

(19) 世界知的所有権機関

国際事務局

(43) 国際公開日
2013年2月28日(28.02.2013)

(10) 国際公開番号

WO 2013/027712 A1

(51) 国際特許分類:

H01L 29/82 (2006.01) *H01L 29/06* (2006.01)
H01L 21/8246 (2006.01) *H01L 29/66* (2006.01)
H01L 27/105 (2006.01)

(21) 国際出願番号:

PCT/JP2012/071025

(22) 国際出願日:

2012年8月21日(21.08.2012)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願 2011-180767 2011年8月22日(22.08.2011) JP

(71) 出願人(米国を除く全ての指定国について): 独立行政法人科学技術振興機構(JAPAN SCIENCE AND TECHNOLOGY AGENCY) [JP/JP]; 〒3320012 埼玉県川口市本町四丁目1番8号 Saitama (JP).

(72) 発明者: および

(75) 発明者/出願人(米国についてのみ): 好田 誠 (KOHDA, Makoto) [JP/JP]; 〒9800813 宮城県仙台市青葉区米ヶ袋3-4-13-201 Miyagi (JP). 新田 淳作(NITTA, Junsaku) [JP/JP]; 〒9800805 宮城県仙台市青葉区大手町2-25-1506

Miyagi (JP). 小林 研介 (KOBAYASHI, Kensuke) [JP/JP]; 〒6110011 京都府宇治市五ヶ庄官有地京大職員宿舎212 Kyoto (JP).

(74) 代理人: 片山 修平 (KATAYAMA, Shuhei); 〒1040031 東京都中央区京橋1-6-1 三井住友海上テプロビル Tokyo (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.


(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR,

[続葉有]

(54) Title: RECTIFYING DEVICE, TRANSISTOR, AND RECTIFYING METHOD

(54) 発明の名称: 整流装置、トランジスタおよび整流方法

[図1]



(57) **Abstract:** A rectifying device comprises: a one-dimensional channel (18) formed of a semiconductor, through which electrons travel; an electrode (26) for generating, by applying an electric field to the one-dimensional channel, an effective magnetic field in a direction intersecting with a direction in which the electrons travel, the effective magnetic field being attributable to spin-orbit coupling and acting on the electrons traveling in the one-dimensional channel; and an external magnetic field generating unit (38) for generating an external magnetic field in the one-dimensional channel.

(57) **要約:** 半導体からなり電子が走行する一次元チャネル18と、前記一次元チャネルに電界を印加することにより、前記一次元チャネルを走行する電子にスピン軌道相互作用に起因する有効磁場を前記電子が走行する方向と交差する方向に生成させる電極26と、前記一次元チャネルに外部磁場を生成する外部磁場生成部38と、を具備する整流装置。

WO 2013/027712 A1



GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT,
NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI
(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR,
NE, SN, TD, TG). 添付公開書類:
— 國際調査報告（条約第 21 条(3)）

明 細 書

発明の名称：整流装置、トランジスタおよび整流方法

技術分野

[0001] 本発明は、整流装置、トランジスタおよび整流方法に関し、特に、スピンドル軌道相互作用を用いた整流装置、トランジスタおよび整流方法に関する。

背景技術

[0002] スピンドルを用いたスピンドルエレクトロニクスはその実用化が期待されている。スピンドルエレクトロニクスの分野において、強磁性体の磁化方向によるメモリ機能を有する装置が開発されている。また、非特許文献1では、スピンドル軌道相互作用に起因する有効磁場を活用したスピンドル電界効果トランジスタが提案されている。このようなスピンドルエレクトロニクスの分野においては、スピンドル偏極率の高いスピンドルインジェクタが求められる。

先行技術文献

非特許文献

[0003] 非特許文献1：APPL. Phys. Lett. 56, 665 (1990)

発明の概要

発明が解決しようとする課題

[0004] このようなスピンドルエレクトロニクスの分野においては、一方方向に電子を流すとスピンドル偏極率の電子が得られるが、反対方向には電子が流れない整流装置が求められている。このような整流装置を用いスピンドルの整流を行なうことができる。本発明は、一方方向に電子を流すとスピンドル偏極率の高い電子が得られるが、反対方向には電子が流れない整流装置および整流方法、並びにそれらを用いたトランジスタを提供することを目的とする。

課題を解決するための手段

[0005] 本発明は、半導体からなり電子が走行する一次元チャネルと、前記一次元チャネルに電界を印加することにより、前記一次元チャネルを走行する電子にスピンドル軌道相互作用に起因する有効磁場を前記電子が走行する方向と交差

する方向に生成させる電極と、前記一次元チャネルに外部磁場を生成する外部磁場生成部と、を具備することを特徴とする整流装置である。本発明によれば、一方方向に電子を流すとスピン偏極率の高い電子が得られるが、反対方向には電子が流れない整流装置を提供することができる。

- [0006] 上記構成において、前記一次元チャネルは量子ポイントコンタクトである構成とすることができます。
- [0007] 上記構成において、前記外部磁場生成部は、前記外部磁場を、前記有効磁場の方向または前記有効磁場と反対方向に生成する構成とすることができます。
- [0008] 上記構成において、前記一次元チャネルは、閃亜鉛鉱型結晶構造を有する構成とすることができます。
- [0009] 上記構成において、前記一次元チャネルは、(001)面または(110)面上に形成されている構成とすることができます。
- [0010] 上記構成において、前記一次元チャネルは、前記電子が走行する方向に対し両側からくびれた箇所に形成される半導体である構成とすることができます。
- [0011] 上記構成において、前記一次元チャネルの前記くびれた箇所の両側に空乏層を形成するサイドゲートを具備する構成とすることができます。
- [0012] 本発明は、上記整流装置を含むトランジスタである。
- [0013] 上記構成において、前記一次元チャネルに電子を注入するソースと、前記一次元チャネルから電子を受けるドレインと、を具備し、前記電極はゲート電極である構成とすることができます。
- [0014] 本発明は、半導体からなり電子が走行している一次元チャネルに、電界を印加することにより、前記一次元チャネルを走行している電子にスピン軌道相互作用に起因する有効磁場を前記電子が走行している方向と交差する方向に生成させるステップと、前記一次元チャネルに外部磁場を生成するステップと、を含むことを特徴とする整流方法である。本発明によれば、一方方向に電子を流すとスpin偏極率の高い電子が得られるが、反対方向には電子が

流れない整流方法を提供することができる。

発明の効果

[0015] 本発明によれば、一方方向に電子を流すとスピン偏極率の高い電子が得られるが、反対方向には電子が流れない整流装置および整流方法、並びにそれらを用いたトランジスタを提供することができる。

図面の簡単な説明

[0016] [図1]図1（a）は、実施例1に係る整流装置の上面図、図1（b）は、図1（a）のX-X断面図、図1（c）は、図1（a）のY-Y断面図である。

[図2]図2は、実施例1に係る整流装置の平面模式図である。

[図3]図3（a）および図3（b）は、量子ポイントコンタクトを走行する電子に加わる有効磁場を説明する図である。

[図4]図4は、サンプルの半導体積層構造を示す図である。

[図5]図5（a）は、サイドゲート電圧に対するソースードレイン間のコンダクタンス、図5（b）は、サイドゲート電圧に対するスピン偏極率を示す図である。

[図6]図6（a）および図6（b）は、実施例1に係る整流装置の原理を説明する図である。

[図7]図7（a）および図7（b）は、電子の走行方向に依存したスピン分裂準位の模式図である。

[図8]図8（a）および図8（b）は、実施例2に係るトランジスタの原理を説明する図である。

[図9]図9（a）および図9（b）は、電子の走行方向に依存したスpin分裂準位の模式図である。

[図10]図10（a）および図10（b）は、実施例3の動作を説明する平面模式図である。

発明を実施するための形態

[0017] 以下、本発明の実施例を、図面を参照に説明する。

実施例 1

- [0018] 図1 (a) は、実施例1に係る整流装置の上面図、図1 (b) は、図1 (a) のX-X断面図、図1 (c) は、図1 (a) のY-Y断面図である。図1 (a) から図1 (c) のように、(001)面半導体基板10上に、半導体層11として障壁層12、井戸層14および障壁層16が順に形成されている。半導体層11には、基板10まで達する溝30が形成されている。井戸層14のバンドギャップを障壁層12および16より小さくすることにより、電子を井戸層14付近に閉じ込めることができる。これにより、井戸層14内には二次元チャネルが形成される。井戸層14に接するようにソース20およびドレイン22が形成されている。
- [0019] 溝30は、ソース20からドレイン22に走行する電子が通過する一次元チャネル18が形成されるように、半導体層11の両側面からV字状に形成されている。これにより、半導体層11(特に井戸層14)にくびれが形成される。このように、井戸層14により二次元チャネルを形成し、溝30によりくびれからなる一次元チャネル18を形成する。障壁層16上には絶縁膜24が形成されている。絶縁膜24上には、金属からなるゲート電極26が形成されている。ゲート電極26は、一次元チャネル18に電界を印加する。溝30によりチャネルから分離された半導体層11の領域34には、サイドゲート32が接触している。サイドゲート32により、領域34の半導体層11にサイドゲート電圧を印加することができる。さらに、一次元チャネル18に外部磁場 B_{ex} を印加する外部磁場生成部38が設けられている。外部磁場生成部38としては、磁化した強磁性体を用いることができる。また、電流により外部磁場を生成するものでもよい。
- [0020] 図2は、実施例1に係る整流装置の平面模式図である。図2には、半導体層11、ソース20、ドレイン22およびサイドゲート32が図示されている。図2の左から右方向(ソース20からドレイン22方向)を+X方向、の下から上方向を+Y方向、奥行きから手前方向を+Z方向とする。サイドゲート32は、図1 (a) の領域34と一体に図示している。ドレイン22

にはソース 20 に対しドレイン電圧 V_{ds} が印加される。サイドゲート 32 には、ソース 20 に対しサイドゲート電圧 V_{SG} が印加されている。正のドレイン電圧 V_{ds} を印加することにより、ソース 20 からドレイン 22 に電子が走行する。負のドレイン電圧 V_{ds} を印加することにより、ドレイン 22 からソース 20 に電子が走行する。なお、このとき、ドレイン 22 およびソース 20 は実質的にはそれぞれソースおよびドレインとして機能する。負のサイドゲート電圧 V_{SG} を印加することにより、溝 30 付近の半導体層 11（特に井戸層 14）に空乏層 36 が形成される。空乏層 36 間に一次元チャネル 18 が形成される。サイドゲート電圧 V_{SG} の大きさにより、一次元チャネル 18 の幅を調整することができる。一次元チャネル 18 として振舞うには、一次元チャネル 18 の幅は、フェルミ波長程度以下の幅であり、50 nm～100 nm 以下の幅とすることが好ましい。図 2 のように、チャネルの幅が 100 nm 程度以下であり、チャネル方向のくびれの長さが 500 nm 程度以下のポイント状に形成された一次元チャネル 18 を量子ポイントコンタクトという。

[0021] 図 3 (a) および図 3 (b) は、量子ポイントコンタクトを走行する電子に加わる有効磁場を説明する図である。図 3 (a) のように、ドレイン電圧 V_{ds} が正であり、電子 40 が +X 方向に走行している。ゲート電極 26 により、一次元チャネルに +Z 方向の電界 E が印加されている。この場合、一次元チャネル 18 を走行（矢印 44）する電子 40 には +Y 方向に有効磁場 B_α が印加される。このように半導体におけるスピン軌道相互作用は電子に対し有効磁場として作用する。有効磁場は、電子が走行することにより受けける磁場である。例えば、閃亜鉛鉱型結晶構造を有する化合物半導体にはラシュバスピン軌道相互作用とドレッセルハウススピンドル轨道相互作用との 2 種類が存在している。ドレッセルハウススピンドル轨道相互作用の強さ β は、電子が走行する方向によって定まり、電界によらず一定である。ラシュバスピン軌道相互作用の強さ α は、電界により可変である。図 3 (a) および図 3 (b) の有効磁場 B_α はラシュバスピン軌道相互作用により生成されるものであ

る。有効磁場 B_α の大きさは、電子の走行速度が速くなると大きくなる。一次元チャネル18を通過した電子42は、有効磁場 B_α により+Y方向にスピニ偏極（矢印41a）する。

[0022] 一次元チャネル18を通過する電子を有効磁場 B_α を用いスピニ偏極させることにより、スピニ偏極率を向上させることができる。一般に、2次元または3次元に走行する電子は、格子振動等の散乱によりドリフト速度により走行する。このため、電子に作用する有効磁場 B_α は小さい。一方、量子ポイントコンタクトにおける一次元チャネル18を走行する電子は、電子の平均自由行程がくびれの長さより十分長くなる。この場合、電子は一次元チャネル18を弾道的に通過する。これにより、電子はフェルミ速度により一次元チャネル18を走行する。フェルミ速度はドリフト速度の100倍以上である。このため、一次元チャネル18においては、電子に作用する有効磁場 B_α を大きくすることができる。よって、電子42のスピニ偏極率を大きくすることができる。

[0023] 図3(b)のように、ドレイン電圧 V_{ds} が負であり電子40が-X方向に走行している。電子40が-X方向に走行する場合、一次元チャネル18において有効磁場 B_α は-Y方向に生成される。よって、電子42は-Y方向にスピニ偏極（矢印41b）する。電子42のスピニ偏極率を向上できるのは、図3(a)と同様である。なお、ゲート電極26に印加される電圧を反転し、一次元チャネル18に印加される電界を-Z方向とすると、有効磁場 B_α の方向は、逆となる。すなわち、ドレイン電圧 $V_{ds} > 0$ の場合有効磁場 B_α の方向は-Y方向となり、電子42は-Y方向にスピニ偏極される。ドレイン電圧 $V_{ds} < 0$ の場合有効磁場 B_α の方向は+Y方向となり、電子42は+Y方向にスピニ偏極される。

[0024] スピニ偏極率を測定するためサンプルを作成した。図4は、サンプルの半導体積層構造を示す図である。基板10から順に、バッファ層50、障壁層12、第1半導体層52、第2半導体層54、第3半導体層56および障壁層16が積層されている。第1半導体層52から第3半導体層56が井戸層

14に対応する。基板10は半絶縁性InP基板であり、(001)面を正面としている。バッファ層50は、膜厚が200nmでアンドープのIn_{0.5}₂Al_{0.48}As層と、電子濃度が $4 \times 10^{18} \text{ cm}^{-3}$ で膜厚が6nmのIn_{0.52}Al_{0.48}As層である。障壁層12は、膜厚が15nmでアンドープのIn_{0.52}Al_{0.48}As層である。第1半導体層52は膜厚が5nmでアンドープの(In_{0.53}Ga_{0.47}As)_{0.41}(InP)_{0.59}層である。第2半導体層54は、膜厚が5nmでアンドープのIn_{0.5}Ga_{0.2}As層である。第3半導体層56は、膜厚が3nmでアンドープの(In_{0.52}Al_{0.48}As)_{0.3}(In_{0.53}Ga_{0.47}As)_{0.7}層である。障壁層16は、膜厚が25nmでアンドープのIn_{0.52}Al_{0.48}As層である。In_{0.53}Al_{0.47}AsおよびIn_{0.53}Ga_{0.47}Asは、InPと格子整合するため、第2半導体層54以外はInPと格子整合し、図4の半導体積層構造は、格子歪の少ない構造となる。

[0025] 絶縁膜24は、原子層堆積装置を用い形成された、膜厚が150nmの酸化アルミニウム(Al₂O₃)である。ゲート電極26は、絶縁膜24側から膜厚が10nmのCr膜、膜厚が200nmのAu膜である。ソース20およびドレイン22は、膜厚が200nmのAuGeNi膜である。サイドゲート32は、障壁層16の上に形成された膜厚が200nmのAuGeNi膜である。溝30は、幅が約400nmであり、図1(a)の幅W1が400nm、幅W2が800nmとなるように形成する。

[0026] 作製したサンプルを用い、Fan因子からスピン偏極率を測定した。ドレイン電圧Vdsは $10 \mu\text{V}$ 、ゲート電圧は 1.7 V とした。測定温度は 3.6 K である。図5(a)は、サイドゲート電圧VSGに対するソースドレイン間のコンダクタンスG、図5(b)は、サイドゲート電圧VSGに対するスピン偏極率を示す図である。量子ポイントコンタクトにおいては、電気伝導が離散化される。コンダクタンスGが $(2e^2/h)$ を単位として整数倍のところにステップ構造があらわれる。コンダクタンスGが $1 \times (2e^2/h)$ の場合は、量子ポイントコンタクトの部分に電子が伝導するチャネルが

一本のみ存在すること示している。この状態において、電子の有効磁場が働くと、アップスピンまたはダウンスピンのみが通過することになる。よって、コンダクタンスGは $0.5 \times (2e^2/h)$ となる。

- [0027] 図5（a）のように、サイドゲート電圧VSGが、-3.26Vから-3.17Vの範囲において、 $(2e^2/h)$ で規格化したコンダクタンスGがほぼ0.5となっている。これは、量子ポイントコンタクトがアップスピンまたはダウンスピンのみの一次元チャネルとして機能していることを示している。図5（b）のように、一次元チャネル18として機能しているサイドゲート電圧VSGが、-3.26Vから-3.17Vの範囲において、0.5～0.7と高いスピニ偏極率が得られる。以上のように、強磁性体を用いずに高い偏極率の電子を生成することができる。
- [0028] 図6（a）および図6（b）は、実施例1に係る整流装置の原理を説明する図である。図7（a）および図7（b）は、電子の走行方向に依存したスピニ分裂準位の模式図である。図6（a）および図6（b）のように、外部磁場生成部38により、-Y方向に外部磁場Be×が生成されている。図6（a）のように、ドレイン電圧Vdsが正であり、電子が+X方向に走行している。この場合、電子40に加わる有効磁場Bαは+Y方向である。図7（a）のように、外部磁場Be×が0の場合、電子40は有効磁場Bαにより準位がスピニ分離する。この場合、+Y方向にスピニ偏極したスピニ準位E1が-Y方向にスピニ偏極したスピニ準位E2に対し低くなる。外部磁場Be×が-Y方向に印加された場合（すなわちBe×<0の場合）、外部磁場Be×の方向が有効磁場Bαの方向とは反対となる。このため、Be×=0に比べ、スピニ準位E1は高くなり、スピニ準位E2は低くなる。外部磁場Be×が印加されることにより、スピニ準位E1が高くなるエネルギー△Eは、 $1/2 g \mu_B Be \times$ である。ここで、gはg因子、 μ_B は透磁率である。
- [0029] 図6（b）のように、ドレイン電圧Vdsが負であり、電子が-X方向に走行している。この場合、電子40に加わる有効磁場Bαは-Y方向である

。図7（b）のように、外部磁場 $B_{e\times}$ が0の場合、電子40は有効磁場 B_α により準位がスピン分離する。この場合、-Y方向のスピン準位E2がY方向のスpin準位E1に対し低くなる。外部磁場 $B_{e\times}<0$ が印加された場合、外部磁場 $B_{e\times}$ の方向が有効磁場 B_α の方向と同じである。このため、 $B_{e\times}=0$ に比べ、スpin準位E2は低くなり、スpin準位E1は高くなる。外部磁場 $B_{e\times}$ が印加されることにより、スpin準位E2が低くなるエネルギー ΔE は、 $1/2 g \mu_B B_{e\times}$ である。

[0030] 図7（a）においては、電子40は有効磁場 B_α によりY方向にスpin偏極する（図6（a）参照）。しかし、外部磁場 $B_{e\times}$ により、+Y方向のスpin準位E1のエネルギーが高くなる。例えば、スpin準位E1がフェルミ準位EFより高くなる。このため、-Y方向にスpin偏極した電子のX方向への走行は妨げられる。一方、図7（b）においては、電子40は有効磁場 B_α により、-Y方向にスpin偏極する（図6（b）参照）。外部磁場 $B_{e\times}$ により、-Y方向のスpin準位E2のエネルギーが低くなる。例えば、スpin準位E2がフェルミ準位EFより低くなる。このため、電子の-X方向への走行は促進される。このように、同じ電圧を印加しても電子スpinの方向により電子の流れ易さが異なるスpinラチエット状態を実現できる。以上のように、実施例1の整流装置は、-X方向に電子を流すと-Y方向にスpin偏極（図6（b）の矢印41b）したスpin偏極率の高い電子が得られるが、+X方向には電子が流れない整流装置となる。また、ゲート電極26に印加する電圧を反転し、一次元チャネル18における電界を-Z方向とすることにより、X方向に電子を流すとY方向にスpin偏極したスpin偏極率の高い電子が得られるが、-X方向には電子が流れない整流装置となる。

[0031] 実施例1によれば、ゲート電極26が、一次元チャネル18に電界を印加することにより、一次元チャネル18を走行する電子にスpin軌道相互作用に起因する有効磁場 B_α を電子が走行する方向に交差する方向に生成させる。外部磁場生成部38が、一次元チャネル18に外部磁場 $B_{e\times}$ を生成させる。これにより、図6（a）から図7（b）を用い説明したように、一方方

向に電子を流すとスピン偏極率の高い電子が得られるが、反対方向には電子が流れない整流装置が得られる。

- [0032] 一次元チャネル18は、図2のように、量子ポイントコンタクトを用い形成することができる。
- [0033] 外部磁場生成部38が生成する外部磁場 B_{ex} は、有効磁場 B_α に対し直交していないことが好ましい。これにより、 ΔE を大きくでき、より整流特性を向上できる。特に、外部磁場 B_{ex} は、図7（b）のように有効磁場 B_α の方向または図7（a）のように有効磁場 B_α と反対方向に生成することが好ましい。これにより、図7（a）および図7（b）の ΔE を最も大きくでき、より整流特性を向上できる。
- [0034] ラシュバスピント軌道相互作用を用いるため、一次元チャネル18は、閃亜鉛鉱型結晶構造を有することが好ましい。特に、III-V族化合物半導体であることが好ましい。例えば、一次元チャネル18としてGaAs、InAs、AlAs、GaP、InP、AlP、GaSb、InSb、AlSb、GaN、InNおよびAlNを用いることができる。また、これらの混晶を用いることができる。また、一次元チャネル18として、II-IV族化合物半導体を用いることもできる。
- [0035] 一次元チャネル18が閃亜鉛鉱型結晶構造を有する場合、有効磁場 B_α を得るため(001)面、(110)面、またはこれらの面に等価な面上に形成されていることが好ましい。一次元チャネル18における電子の走行方向は、面内方向のいずれの方向でもよい。
- [0036] 図2のように、一次元チャネル18は、電子が走行する方向に対し両側からくびれた箇所に形成される半導体である。このように、半導体層11（特に井戸層14）にくびれを設けることにより量子ポイントコンタクトを形成することができる。
- [0037] さらに、井戸層14のくびれた箇所の両側に空乏層を形成するサイドゲート32を設ける。これにより、くびれた箇所の両側の空乏層のより、図5（a）のように、一次元チャネル18を形成することができる。

[0038] 実施例1に係る整流装置を用いれば、例えば量子コンピューティングにおける量子ビットの初期化に用いることができる。量子コンピューティングにおいては、最初に電子スピンを一方向に揃えて（これを初期化という）から計算を行なう。量子コンピューティングにおいては、例えば量子ビットを1量子ビットとして用いられる。量子ビットの中にスピン偏極した電子を注入するには、量子ビットと同程度のサイズ（例えば数100nm）のスピン注入源を用いることが好ましい。例えば、強磁性体を用い半導体にスpin注入を行なう場合、数100nmサイズでのスpin注入は実現されていない。実施例1においては、100nm程度の一次元チャネルによりスpin注入できることから、スpinの方向が揃った電子を量子ビットに注入することができる。これにより、本整流装置を例えば量子コンピューティングにおける量子ビットの初期化に用いることができる。

[0039] さらに、実施例1に係る整流装置は、例えばスpin電界効果トランジスタなどに用いることもできる。スpin電界効果トランジスタにおいては、強磁性体を用い半導体にスpin注入を行なう。このため、強磁性体と半導体との高品位ヘテロ接合を形成することになる。よって、高度な薄膜形成技術を要する。一方、本整流装置においては、半導体のみを用いスpin偏極を生成することができる。よって、本整流装置は、強磁性体を用いる場合に比べ、より半導体デバイスに適したスpin偏極源となる。さらに、本整流装置においては、スpin整流効果を利用することにより、ランダムエネルギー変化を利用して、スpinが揃った電流を生成できるため、省電力スpin偏極源として利用することもできる。

実施例 2

[0040] 実施例1に係る整流装置をスピントランジスタとして用いる例を説明する。図8(a)および図8(b)は、実施例2に係るトランジスタの原理を説明する図である。図9(a)および図9(b)は、電子の走行方向に依存したスpin分裂準位の模式図である。図8(a)および図8(b)を参照し、ゲート電極26により、一次元チャネルに-Z方向の電界Eが印加されてい

る。外部磁場生成部38により、-Y方向に外部磁場 B_{ex} が生成されている。図8(a)のように、ドレイン電圧 V_{ds} が正であり、電子40が+X方向に走行している。この場合、電子40に加わる有効磁場 B_α は-Y方向である。

- [0041] 図9(a)のように、外部磁場 B_{ex} が0の場合、電子40は有効磁場 B_α により準位がスピン分離する。この場合、-Y方向にスピン偏極したスピン準位 E_2 が+Y方向にスpin偏極したスpin準位 E_2 に対し低くなる。外部磁場 B_{ex} が-Y方向に印加された場合($B_{ex} < 0$ の場合)、外部磁場 B_{ex} の方向が有効磁場 B_α の方向と同じとなる。このため、 $B_{ex} = 0$ に比べ、スpin準位 E_2 は ΔE 低くなり、スpin準位 E_1 は高くなる。
- [0042] 図8(b)のように、ドレイン電圧 V_{ds} が負であり、電子が-X方向に走行している。この場合、電子40に加わる有効磁場 B_α は+Y方向である。図9(b)のように、外部磁場 B_{ex} が0の場合、電子40は有効磁場 B_α により準位がスpin分離する。この場合、+Y方向のスpin準位 E_1 が-Y方向のスpin準位 E_2 に対し低くなる。外部磁場 $B_{ex} < 0$ が印加された場合、外部磁場 B_{ex} の方向は有効磁場 B_α の方向とは反対である。このため、 $B_{ex} = 0$ に比べ、スpin準位 E_1 は ΔE 高くなり、スpin準位 E_2 は低くなる。
- [0043] ゲート電極26により、一次元チャネルに-Z方向の電界 E が印加されている場合は、図8(a)、図9(a)のように、外部磁場 B_{ex} により、-Y方向のスpin準位 E_2 のエネルギーがフェルミ準位 E_F より低くなる。このため、-Y方向にスpin偏極(矢印41b)した電子42のX方向への走行が促進される。一方、図8(b)、図9(b)のように、外部磁場 B_{ex} により、+Y方向のスpin準位 E_1 のエネルギーがフェルミ準位 E_F より高くなる。これにより、+Y方向にスpin偏極した電子のX方向への走行は妨げられる。
- [0044] 以上のように、実施例2によれば、ソース20が一次元チャネル18に電子を注入し、ドレイン22が一次元チャネル18から電子を受ける場合(す

なわち $V_{ds} > 0$ の場合）、ゲート電極 26 に負の電圧を印加すると、図 6 (a) および図 7 (a) のように、ソース 20 からドレイン 22 へ -Y 方向のスピンを有する電子の走行が抑制される。一方、ゲート電極に正の電圧を印加すると、図 8 (a) および図 9 (a) のように、ソース 20 からドレイン 22 へ -Y 方向にスピン偏極した（矢印 41b）電子 42 が走行する。このように、ゲート電圧により、-Y 方向にスピン偏極した電子の流れをオンまたはオフするトランジスタを実現することができる。

実施例 3

[0045] 実施例 2 のトランジスタを 2 つ用いた例を説明する。図 10 (a) および図 10 (b) は、実施例 3 の動作を説明する平面模式図である。図 10 (a) および図 10 (b) 中のクロスは半導体層 11 上にゲート電極 26 が形成されていることを示している。図 10 (a) および図 10 (b) に示すように、実施例 2 において説明したトランジスタ 60 および 62 が複数接続されている。2 つのトランジスタ 60 および 62 のソース 20 は共有されている。

[0046] 図 10 (a) に示すように、ソース 20 とドレイン 22 との間に正のドレン電圧 V_{ds} を印加する。これにより、トランジスタ 60 においては -X 方向に、トランジスタ 62 においては X 方向に電子が移動しようとする。ゲート電極 26 に正の電圧 V_{gs} を印加する。外部磁場 B_{ex} が -Y 方向に印加されている場合、図 8 (a) および図 8 (b) を用い説明したように、トランジスタ 60 においては、-X 方向に電子 40 は流れない。一方、トランジスタ 62 においては、X 方向に -Y 方向にスピン偏極した電子が流れる。よって、トランジスタ 60 は遮断状態となる。トランジスタ 62 は導通状態となり、スピン偏極した電子がソース 20 からドレイン 22 に流れる。

[0047] 図 10 (b) に示すように、ソース 20 とドレイン 22 との間に正のドレン電圧 V_{ds} を印加し、かつゲート電極 26 に負の電圧 V_{gs} を印加する。外部磁場 B_{ex} が -Y 方向に印加されている場合、図 6 (a) および図 6 (b) を用い説明したように、トランジスタ 60 においては、-X 方向に -

Y方向にスピン偏極した電子42が流れる。トランジスタ62においては、X方向に電子40は流れない。よって、トランジスタ62は遮断状態となる。トランジスタ60は導通状態となり、スピン偏極した電子がソース20からドレイン22に流れる。

[0048] 実施例3によれば、実施例2に係るトランジスタを複数用いることにより、簡単に、1入力2出力のスイッチ回路を実現できる。実施例3以外にも、実施例1の整流装置を用いることにより様々な電子回路を実現することができる。

[0049] 以上、実施例1を用いたトランジスタおよび複数のトランジスタの例を説明したが、トランジスタは、実施例1に係る整流装置を備えていれば他の構成でもよい。また、実施例1の整流装置は、磁気センサ等に用いることもできる。さらに、実施例1から3は、モニタ、テレビジョン等の家庭用電気機器、通信機器およびコンピュータ等の電子機器を構成する電子部品として使用できる。

[0050] 以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

符号の説明

[0051]	11	半導体層
	18	一次元チャネル
	20	ソース
	22	ドレイン
	26	ゲート電極
	32	サイドゲート
	38	外部磁場生成部
	60、62	トランジスタ


請求の範囲

- [請求項1] 半導体からなり電子が走行する一次元チャネルと、
前記一次元チャネルに電界を印加することにより、前記一次元チャ
ネルを走行する電子にスピン軌道相互作用に起因する有効磁場を前記
電子が走行する方向と交差する方向に生成させる電極と、
前記一次元チャネルに外部磁場を生成する外部磁場生成部と、
を具備することを特徴とする整流装置。
- [請求項2] 前記一次元チャネルは量子ポイントコンタクトであることを特徴と
する請求項1記載の整流装置。
- [請求項3] 前記外部磁場生成部は、前記外部磁場を、前記有効磁場の方向また
は前記有効磁場と反対方向に生成することを特徴とする請求項1記載
の整流装置。
- [請求項4] 前記一次元チャネルは、閃亜鉛鉱型結晶構造を有することを特徴と
する請求項1から3のいずれか一項記載の整流装置。
- [請求項5] 前記一次元チャネルは、(001)面または(110)面上に形成
されていることを特徴とする請求項4記載の整流装置。
- [請求項6] 前記一次元チャネルは、前記電子が走行する方向に対し両側からく
びれた箇所に形成される半導体であることを特徴とする請求項1から
5のいずれか一項記載の整流装置。
- [請求項7] 前記一次元チャネルの前記くびれた箇所の両側に空乏層を形成する
サイドゲートを具備することを特徴とする請求項6記載の整流装置。
- [請求項8] 請求項1から7のいずれか一項記載の整流装置を含むトランジスタ
。
- [請求項9] 前記一次元チャネルに電子を注入するソースと、
前記一次元チャネルから電子を受けるドレインと、を具備し、
前記電極はゲート電極であることを特徴とする請求項8記載のト
ランジスタ。
- [請求項10] 半導体からなり電子が走行している一次元チャネルに、電界を印加


することにより、前記一次元チャネルを走行している電子にスピン軌道相互作用に起因する有効磁場を前記電子が走行している方向と交差する方向に生成させるステップと、

前記一次元チャネルに外部磁場を生成するステップと、
を含むことを特徴とする整流方法。


[図1]



[図2]




[図3]




[図4]

層名	材料	膜厚 [nm]
障壁層 16	In _{0.52} Al _{0.48} As	25
第3半導体層 56	(In _{0.52} Al _{0.48} As) _{0.3} (In _{0.53} Ga _{0.47} As) _{0.7}	3
第2半導体層 54	In _{0.8} Ga _{0.2} As	5
第1半導体層 52	(In _{0.53} Ga _{0.47} As) _{0.41} (InP) _{0.59}	5
障壁層 12	In _{0.52} Al _{0.48} As	15
ハーフラ居 50	n-In _{0.52} Al _{0.48} As (N _d =4×10 ¹⁸ cm ⁻³)	6
	In _{0.52} Al _{0.48} As	200
基板 10	InP	-

[図5]




[図6]




[図7]


(a)



(b)



[図8]




[図9]

(a)

$$V_{ds} > 0$$

$$B_{ex} < 0$$

$$B_{ex} = 0$$




(b)


$$V_{ds} < 0$$

$$B_{ex} = 0$$

$$B_{ex} < 0$$



[図10]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2012/071025

A. CLASSIFICATION OF SUBJECT MATTER

*H01L29/82 (2006.01) i, H01L21/8246 (2006.01) i, H01L27/105 (2006.01) i,
H01L29/06 (2006.01) i, H01L29/66 (2006.01) i*

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L29/82, H01L21/8246, H01L27/105, H01L29/06, H01L29/66

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2012
Kokai Jitsuyo Shinan Koho	1971-2012	Toroku Jitsuyo Shinan Koho	1994-2012

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2006-32570 A (Nippon Telegraph and Telephone Corp.), 02 February 2006 (02.02.2006), entire text; all drawings (Family: none)	1-10
A	JP 2011-71255 A (Japan Science and Technology Agency), 07 April 2011 (07.04.2011), entire text; all drawings (Family: none)	1-10
A	JP 2011-82388 A (Saitama University), 21 April 2011 (21.04.2011), paragraphs [0078] to [0080]; fig. 16 (Family: none)	1-10

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:

- “A” document defining the general state of the art which is not considered to be of particular relevance
- “E” earlier application or patent but published on or after the international filing date
- “L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- “O” document referring to an oral disclosure, use, exhibition or other means
- “P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search
14 November, 2012 (14.11.12)

Date of mailing of the international search report
27 November, 2012 (27.11.12)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H01L29/82(2006.01)i, H01L21/8246(2006.01)i, H01L27/105(2006.01)i, H01L29/06(2006.01)i, H01L29/66(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H01L29/82, H01L21/8246, H01L27/105, H01L29/06, H01L29/66

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2012年
日本国実用新案登録公報	1996-2012年
日本国登録実用新案公報	1994-2012年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2006-32570 A (日本電信電話株式会社) 2006.02.02, 全文, 全図 (ファミリーなし)	1-10
A	JP 2011-71255 A (独立行政法人科学技術振興機構) 2011.04.07, 全文, 全図 (ファミリーなし)	1-10

 C欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
 「O」口頭による開示、使用、展示等に言及する文献
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
 「&」同一パテントファミリー文献

国際調査を完了した日

14. 11. 2012

国際調査報告の発送日

27. 11. 2012

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号 100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

50 4065

羽鳥 友哉

電話番号 03-3581-1101 内線 3559

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2011-82388 A (国立大学法人埼玉大学) 2011.04.21, 段落【0078】－【0080】，図16 (ファミリーなし)	1-10