

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5160268号
(P5160268)

(45) 発行日 平成25年3月13日(2013.3.13)

(24) 登録日 平成24年12月21日(2012.12.21)

(51) Int. Cl.		F I	
H03K 17/16	(2006.01)	H03K 17/16	G
H03K 17/04	(2006.01)	H03K 17/04	B
H03K 4/94	(2006.01)	H03K 4/94	

請求項の数 8 (全 18 頁)

(21) 出願番号	特願2008-53994 (P2008-53994)	(73) 特許権者	000004765
(22) 出願日	平成20年3月4日(2008.3.4)		カルソニックカンセイ株式会社
(65) 公開番号	特開2009-212846 (P2009-212846A)		埼玉県さいたま市北区日進町二丁目191
(43) 公開日	平成21年9月17日(2009.9.17)		7番地
審査請求日	平成23年2月22日(2011.2.22)	(73) 特許権者	304036743
			国立大学法人宇都宮大学
			栃木県宇都宮市峰町350番地
		(73) 特許権者	504173471
			国立大学法人北海道大学
			北海道札幌市北区北8条西5丁目
		(74) 代理人	100119644
			弁理士 綾田 正道

最終頁に続く

(54) 【発明の名称】 スイッチング回路及び波形最適化方法

(57) 【特許請求の範囲】

【請求項1】

スイッチング素子を駆動して負荷を作動させるスイッチング回路において、
前記負荷との接続部分で計測される前記スイッチング回路の出力を、特定の高調波周波数成分の小さい波形にする出力信号生成手段を備え、

該出力信号生成手段は、複数箇所ではれた波形形状で前記特定の高調波周波数成分が凹む形状で小さくなる部分が設けられた折線波形を出力する折線波形生成手段を有する、

ことを特徴とするスイッチング回路。

【請求項2】

請求項1に記載のスイッチング回路において、
前記折線波形生成手段が出力する折線波形を規範電圧波形として入力し、入力した規範電圧波形に追従した電圧波形を出力する規範電圧波形追従駆動手段を備えた、

ことを特徴とするスイッチング回路。

【請求項3】

請求項2に記載のスイッチング回路において、
前記規範電圧波形追従駆動手段は、フィードバック回路構成であり、負荷下流の負荷との接続部分における電圧波形を追従した出力波形にする、

ことを特徴とするスイッチング回路。

【請求項4】

請求項1に記載のスイッチング回路において、

前記折線波形生成手段は、
初期値となる前記折線波形を設定し、高調波成分を小さくする特定の周波数 ω_n を設定する第 1 処理と、

折れ点の値 X_i に対して、離散フーリエ係数 x_n を設定し、 n を次数とし、 N をサンプリング数とし、 k を 0 から増加する変数とし、

下記の式
 【数 1】

$$X_n = \frac{1}{N} \sum_{k=0}^{N-1} X_k \exp(j2\pi \frac{nk}{N})$$

10

に基づいて離散フーリエ変換を行う第 2 処理と、
評価関数を I とし、

下記の式
 【数 2】

$$I = \sum_{n=0}^m W_n X_n^2$$

20

に基づいて評価関数 I の演算値を算出する第 3 処理と、
前記評価関数 I の演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、前記第 2 処理へ戻る第 4 処理と、
により評価関数 I の演算値が最小となる折線波形を出力する回路構成とした、
 ことを特徴とするスイッチング回路。

30

【請求項 5】

請求項 4 に記載のスイッチング回路において、

前記折線波形生成手段は、

前記評価関数 I の演算値が最小となる折線波形を、

基準電圧を出力する電源と、

該電源の基準電圧によりオンオフを行うトランジスタと、

を前記折線波形の折曲数に合わせて複数組並列状に配置する回路構成とした、

ことを特徴とするスイッチング回路。

40

【請求項 6】

請求項 4 に記載のスイッチング回路において、

評価関数 I の演算値が最小となる折線波形の立上り波形部分と立下り波形部分をデータとして備え、

所定の矩形波と前記立上り波形部分及び前記立下り波形部分を組み合わせて折線波形を生成する構成とした、

ことを特徴とするスイッチング回路。

【請求項 7】

請求項 4 ~ 請求項 6 のいずれか 1 項に記載のスイッチング回路において、

前記は、

50

前記評価関数 I の演算値が最小となる折線波形の立上り時は電圧増加方向のみに変化するものであり、立下り時は電圧減少方向のみに変化する波形である、

ことを特徴とするスイッチング回路。

【請求項 8】

スイッチング素子を駆動して負荷を作動させるスイッチング回路の出力信号波形最適化方法において、

前記負荷との接続部分で計測される前記スイッチング回路の出力信号を、複数箇所で折れた波形形状の折線波形で、該折線波形が特定の高調波周波数成分が凹む形状で小さくなる部分を有する折線波形から生成する、

ことを特徴とするスイッチング回路の出力信号波形最適化方法。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スイッチング回路及び波形最適化方法の技術分野に属する。

【背景技術】

【0002】

従来のスイッチング回路では、電界効果型出力トランジスタのゲート電圧をフィードバックしている（例えば、特許文献 1 参照。）。

【0003】

また、ランプに流れる電流を制御する FET をスイッチング制御する際にランプ駆動電流の立ち上がり、立下り部分が正弦波状となる制御信号を生成して FET に出力しているものもある（例えば、特許文献 2 参照。）。

20

【特許文献 1】特開 2005 - 218068 号公報（第 2 - 7 頁、全図）

【特許文献 2】特開 2007 - 13916 号公報（第 2 - 13 頁、全図）

【発明の開示】

【発明が解決しようとする課題】

【0004】

しかしながら、従来にあっては、サイン波の場合は特定の帯域以上を台形波よりも低減する効果はあるが、必要以上の帯域も小さくしてしまう。言い換えると、高調波成分が低下すると波形が鈍る傾向になることから、より低い周波数まで低減を狙うと、立上り及び立下り時間が長くなりスイッチング損失が増加するものであった（トレードオフの関係）。

30

【0005】

本発明は、上記問題点に着目してなされたもので、その目的とするところは、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができるスイッチング回路及び波形最適化方法を提供することにある。

【課題を解決するための手段】

【0006】

上記目的を達成するため、本発明では、スイッチング素子を駆動して負荷を作動させるスイッチング回路において、前記負荷との接続部分で計測される前記スイッチング回路の出力を、特定の高調波周波数成分の小さい波形にする出力信号生成手段を備え、該出力信号生成手段が、複数箇所で折れた波形形状で前記特定の高調波周波数成分が凹む形状で小さくなる部分が設けられた折線波形を出力する折線波形生成手段を有する、ことを特徴とする。

40

【発明の効果】

【0007】

よって、本発明にあっては、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。この場合、折れた波形形状を最適なものにすることで、負荷の特定周波数成分を小さくし、ノイズを低減するなどを行うが、折線波形が、特定の高調波周波数成分が凹む形状で小さくなる部分を有するため、この凹む部分の周

50

波数特性によって、特定の帯域の高調波近傍を低減することができる。

【発明を実施するための最良の形態】

【0008】

以下、本発明のスイッチング回路を実現する実施の形態を、請求項1～9, 14に係る発明に対応する実施例1と、請求項1, 10～12に係る発明に対応する実施例2と、請求項1, 10～13に係る発明に対応する実施例3、実施例4に基づいて説明する。

【実施例1】

【0009】

まず、構成を説明する。

図1は実施例1のスイッチング回路のブロック図である。

10

実施例1のスイッチング回路1は、制御パルス生成部2、規範電圧波形生成部3、規範電圧波形追従駆動部4、負荷5、電源6を主要な構成としている。

制御パルス生成部2は、規範電圧波形追従駆動部4を駆動制御するための波形となる制御パルスを生成し出力する。

規範電圧波形生成部3は、予めノイズと損失が要求される所定の値を満たす入力波形（本明細書において規範波形と呼ぶ）を生成し出力する。

規範電圧波形追従駆動部4は、入力される規範波形によりオンオフのスイッチングを行う駆動部である。

負荷5は、スイッチングによる電圧のオンオフで駆動するものである。

電源6は、負荷5の駆動のための電源を供給する。

20

【0010】

実施例1のスイッチング回路の規範電圧波形生成部3について、さらに詳細に説明する。

図2は実施例1のスイッチング回路のブロック図である。

実施例1のスイッチング回路1において、規範電圧波形生成部3は、折線波形生成部31と最適波形記憶部32を備えている。

折線波形生成部31は、時間軸に対して複数の電圧ポイントで折曲するようにした立上り波形部分と立下り波形部分を有する折線波形を生成する。この立上り波形部分と立下り波形部分は、最適波形記憶部32から出力される波形を用いるようにする。

【0011】

30

最適波形記憶部32は、立上り記憶部321と立下り記憶部322を備え、予め求められた最適波形を記憶し、折線波形生成部31へ出力する。

立上り記憶部321は、予め求められた最適波形の立上り波形部分を記憶し、必要に応じて出力する。

立下り記憶部322は、予め求められた最適波形の立下り波形部分を記憶し、必要に応じて出力する。

【0012】

図3に示すのは、スイッチング回路1の折線波形生成部31及び最適波形記憶部32の具体的な回路構造を示す図である。折線波形生成部31と最適波形記憶部32は、例えばメモリとデータ処理を行うICやマイコン等によるものであってもよいが、ここでは、予め最適化された折線波形の立上りを生成する回路例について説明しておく。なお、立下りを同じ折線波形としてもよく、別の折線波形としてもよい。

40

【0013】

以下折線波形回路311として説明する。

折線波形回路311は、制御パルス生成部2からの入力出力ライン上に設けた抵抗R1と、PNP型で、ベースに電源V3を接続し、エミッタに抵抗R2を介して抵抗R1の下流と接続し、コレクタを接地したトランジスタQ1と、PNP型で、ベースに電源V4を接続し、エミッタに抵抗R3を介して抵抗R1の下流と接続し、コレクタを接地したトランジスタQ2と、PNP型で、ベースに電源V5を接続し、エミッタに抵抗R4を介して抵抗R1の下流と接続し、コレクタを接地したトランジスタQ3を備えている。

50

【 0 0 1 4 】

さらに、折線波形回路 3 1 1 は、NPN型で、ベースに電源 V 6 を接続し、コレクタに電源 V 2 を接続し、エミッタに抵抗 R 5 を介して抵抗 R 1 の下流に接続したトランジスタ Q 4 と、NPN型で、ベースに電源 V 7 を接続し、コレクタに電源 V 2 を接続し、エミッタに抵抗 R 6 を介して抵抗 R 1 の下流に接続したトランジスタ Q 5 と、NPN型で、ベースに電源 V 8 を接続し、コレクタに電源 V 2 を接続し、エミッタに抵抗 R 7 を介して抵抗 R 1 の下流に接続したトランジスタ Q 6 を備えている。

【 0 0 1 5 】

図 4 に示すのは、スイッチング回路 1 の規範電圧波形追従駆動部 4、負荷 5、電源 6 の回路構成例を示す図である。

規範電圧波形追従駆動部 4 は、抵抗 R 8 ~ R 1 3、電源 V 9、コンデンサ C 1、トランジスタ Q 7 ~ Q 1 2、ダイオード D 1、D 2、パワートランジスタ M 1 (スイッチング素子) により構成されており、トランジスタ Q 7、Q 8 とトランジスタ Q 9、Q 1 0 がカレントミラー回路を構成したフィードバック構成である。

負荷 5 は、モータを想定し、抵抗 R 1 4、R 1 5、インダクタンス L 1、パワートランジスタ M 2 により構成し、電源 6 (V 1 0) に接続する構成である。

【 0 0 1 6 】

作用を説明する。

[最適波形生成処理]

図 5 に示すのは、実施例 1 のスイッチング回路の最適波形記憶部 3 2 の立上り記憶部 3 2 1 及び立下り記憶部 3 2 2 に記憶させているデータを求める処理の流れを示すフローチャートである。言い換えると、折線波形回路 3 1 1 の折線数、折線基準電圧を決める処理の流れを示すフローチャートである。以下に各ステップについて説明する。

【 0 0 1 7 】

ステップ S 1 では、初期値となる折線の用意を行う。この折線の用意では、複数の時間点に対する波形の折曲点の基準電圧を、立上りと立下りにおいて、設定する。また、必要な帯域の高調波成分のみを低減する目的の周波数特性を w_n として設定する。

【 0 0 1 8 】

ステップ S 2 では、折れ点の値 X_i に対して離散フーリエ係数 x_n を次のように設定する。

【 0 0 1 9 】

【数 3】

$$X_n = \frac{1}{N} \sum_{k=0}^{N-1} X_k \exp(j2\pi \frac{nk}{N})$$

なお、 n は次数であり、 N はサンプリング数である。

つまり、必要周波数を考慮して、 $x_0 \sim x_n$ を求める離散フーリエ変換を実施する。

【 0 0 2 0 】

ステップ S 3 では、評価関数 I を下記のように設定する。

【 0 0 2 1 】

10

20

30

40

【数 4】

$$I = \sum_{n=0}^m W_n X_n^2$$

このとき、所望の周波数特性は、重み関数 w_n で設定されることになる。

10

そして、ステップ S 2 で求めた、 $x_0 \sim x_n$ を用いて I の値を求める。

【 0 0 2 2 】

ステップ S 4 では、値 I が最小かどうかを判断し、最小ならばステップ S 6 へ進み、最小でないならばステップ S 5 へ進む。

【 0 0 2 3 】

ステップ S 5 では、折線波形を初期状態から折れ点を値の大小方向、時間方向に変更するようにして調整する。

【 0 0 2 4 】

ステップ S 6 では、値 I が最小になっているため、その際の折線状態が最適なものであるとする。

20

なお、値 I の最小を求める手法としては、ニュートンラプソン法を例として挙げておく。

図 6 に示すのは、立上り時の折線波形の最適化の説明図である。

実施例 1 の上記ステップ S 1 ~ S 6 の処理による折線波形の最適化では、立上り、立下り時間の長さから、図 6 (a) に示すように立上り時には、増加方向のみ、立下り時には、低下方向のみとする。そのため、図 6 (b) に示すように増加方向、低下方向の両方を含む波形としないものとする。

これにより、短い立上り、立下り時間の要求に充分対応できるものにする。

【 0 0 2 5 】

[折線波形回路の動作]

30

ここで、図 3 に例として示した折線波形回路の動作について、説明しておく。

電源 V_1 からの出力波形（制御パルス生成部 2 からの制御パルス）が 0 V の時は、トランジスタ Q_4 、 Q_5 、 Q_6 がオンとなり、出力は電源 V_2 の電圧（例えば 5 V）に対して、 R_1 対 R_4 、 R_5 、 R_6 の並行接続の抵抗分圧した値が出力される。この時、 Q_1 、 Q_2 、 Q_3 はオフである。

【 0 0 2 6 】

そして、徐々に電源 V_1 の電圧が上昇すると、トランジスタ Q_6 、トランジスタ Q_5 、トランジスタ Q_4 の順にオフしていき、波形の立上りの傾斜が急になる。さらに、電源 V_1 の電圧が上昇すると、トランジスタ Q_3 、トランジスタ Q_2 、トランジスタ Q_1 の順にオンして行くので、波形の傾斜はゆるくなる。これにより、入力される台形波の制御パルスを複数段で線を折った波形にする。

40

なお、折線波形は、折線を短くして行き、連続的に変化する波形を得たものであってもよい。つまり、各折線が微小長さのものであり、これが多数組み合わせられて折線波形を構成するものであってもよい。

【 0 0 2 7 】

[規範電圧波形追従駆動部の動作について]

ここで、図 4 に示す規範電圧波形追従駆動部 4 の回路例の動作について説明しておく。

規範電圧波形追従駆動部 4 では、カレントミラーの回路構成部分により、入力される折線波形と出力電圧波形を近づけるようにした波形によりパワートランジスタ M_1 （スイッチング素子）を駆動することで、規範電圧波形に追従した出力電圧が得られる。

50

なお、規範電圧波形追従駆動部 4 はフィードバック回路構成となっているため、駆動波形に対して、ほぼそのままの出力波形を得ることができる特性を持つ。

そのため、目標とする周波数成分を低下させる規範電圧波形が入力されれば、負荷 5 の下流（出力電圧測定点 150）では、ほぼそのままの出力波形を得ることができることになる。

【0028】

[必要な帯域の高調波成分のみを低減する作用]

図 7 は実施例 1 における規範電圧波形生成部 3 の出力波形と他の波形を比較した波形図である。図 8 は実施例 1 における規範電圧波形生成部 3 の出力波形の立上り部分と他の波形の立上り部分を比較した波形図である。図 9 は実施例 1 における規範電圧波形生成部 3 の出力波形の立下り部分と他の波形の立下り部分を比較した波形図である。

原信号を同じ台形波の制御パルス生成部 2 の出力とし、まず第 1 にサイン波で、立上り時間、立下り時間を $2 \mu s$ としたものをサイン波 100 とする。

次にサイン波 100 に対してサイン波の立上り、立下りの時間を延ばしたサイン波で、（立上り時間、立下り時間を $4 \mu s$ としたものをサイン波 200 とする。

さらに、サイン波 100 と同じ立上り、立下り時間にして、上記ステップ S1 ~ S6 により最適化した折線波形を折線波形 300 とする。

さらに、サイン波 100 にできるだけ近い波形となるように、台形波を基準に帯域除去フィルタ（ツイン T フィルタ）をかけたものをツイン T フィルタ波形 400 とする。

【0029】

ここで、ツイン T フィルタの回路構成例について説明する。図 10 はツイン T フィルタの構成例の回路図である。

ツイン T フィルタ 7 は、信号ラインに直列に設けた抵抗 R16 及び抵抗 R17 と、抵抗 R16、R17 と並行に設けたコンデンサ C2 及びコンデンサ C3 と、抵抗 R16 と抵抗 R17 の間とグラウンドの間に設けたコンデンサ C4 と、コンデンサ C2 及び C3 の間とグラウンドの間に設けた抵抗 R18 とからなる。

ツイン T フィルタは、図 10 に示すような構成となり、いわゆるノッチ周波数近傍の周波数成分の通過を抑制するものである。

【0030】

サイン波 100、サイン波 200、折線波形 300、ツイン T フィルタ波形 400 は、図 7 ~ 図 9 のようになる。

サイン波 100 に対して、折線波形 300 の立上り、立下り時間はあまり変わらないようにできている。ツイン T フィルタ波形 400 では、サイン波 100 よりもサイン波 200 に近い立上り、立下り時間となっている。

【0031】

図 11 は 2 つのサイン波、折線波形、ツイン T ノッチフィルタ波形の周波数特性を示すグラフ図である。

実施例 1 では、例えば AM ラジオで使用する 1 MHz を特定の周波数帯としてノイズの低減を狙ったものである。図 11 において、サイン波 100、サイン波 200、折線波形 300、ツイン T フィルタ波形 400 を比較した場合、サイン波 100 の立上り、立下りを緩やかにしたサイン波 200、折線波形 300、ツイン T フィルタ波形 400 のいずれも 10 dB 以上のノイズ低減効果を確認できる。

【0032】

図 12 は 2 つのサイン波、折線波形、ツイン T ノッチフィルタ波形の時間軸波形である。

図 12 において、サイン波 100、サイン波 200、折線波形 300、ツイン T フィルタ波形 400 を比較した場合、サイン波 100 に対して、折線波形 300 は、時間軸の変化終了までの時間、つまりスイッチング時間がほとんど変化しない。これは、サイン波 100 と変わらないよう設定し、最適化したためであり、良好に最適化ができていることが確認できる。

10

20

30

40

50

サイン波100に対して、サイン波200は立上り、立下り時間を長くしたため、変化終了までの時間、つまりスイッチング時間が長くなっている。

また、サイン波100に対してツインTフィルタ波形400も、変化終了までの時間、つまりスイッチング時間が長くなっている。

【0033】

ここで、スイッチング損失について説明する。

PWM方式により例えばモータなど大きなインダクタンスを駆動する場合、1パルス毎にみると電流の変化はごくわずかであるため、電流一定とみなせる。すなわちスイッチング時の電圧波形の積分値を損失とみなすことができる。

このことを踏まえて、サイン波100、サイン波200、折線波形300、ツインTフィルタ波形400を比較し、サイン波100のスイッチング損失を1とした場合の相対比較結果を以下の表1に示す。

【0034】

【表1】

損失比較の比較 サイン波(2 μ)のスイッチング損失を1とした場合の相対値

サイン波(2 μ)	1	損失は同じ
サイン波(4 μ)	2	
接線波	1	
ツインTフィルタ	2以上	

表1から明らかなように、サイン波100に対して、最適化により求めた折線波形300は、損失が同じであるのに対して、サイン波200、ツインTフィルタ波形400は損失が2倍か2倍以上となっている。

【0035】

次に、例として行った1MHzのノイズ低減と、スイッチング損失の結果について相対比較した結果を表2に示す。

【0036】

【表2】

	1MHzノイズ低減	スイッチング損失
サイン波(2 μ)	0	1
サイン波(4 μ)	10dB以上	2
接線波	10dB以上	1
ツインTフィルタ	10dB以上	2以上

表2から明らかなように、実施例1の規範電圧波形生成部3から出力され、これが負荷5の下流の波形となるようフィードバックされる折線波形では、スイッチング損失を増加させることなく、目的とする特定の周波数成分のノイズを抑制している。なお、他の帯域についてはノイズが増える可能性がある。

【0037】

サイン波は、一般的な台形波に比べて特定の帯域以上の高調波成分を低下できる作用はあるが、必要以外の帯域も小さくしてしまう。言い換えると高調波成分が低下すると波形

が鈍るため、より低い周波数まで低下を狙うと、立上り、立下り時間が長くなりスイッチング損失が増加するトレードオフの関係にあることが確認できた。

【 0 0 3 8 】

さらに言い換えて説明する。

図 1 3 は台形波をサイン波に変更した場合の波形と周波数特性を示す説明グラフ図である。図 1 4 は台形波をサイン波にし、さらに緩やかなサイン波にした場合の波形と周波数特性を示す説明グラフ図である。図 1 5 は台形波を実施例 1 の最適化した折線波形にした場合の波形と周波数特性を示す説明グラフ図である。

【 0 0 3 9 】

よく用いられる台形波 5 1 をサイン波 5 2 にすれば、高周波数域でノイズレベルを低下できる（図 1 3 参照）。さらに、サイン波 5 2 を緩やかなサイン波 5 3 にして高調波を低減させようとする、立上り、立下り時間が増加する（図 1 4 参照）。実施例 1 の最適化した折線波形 5 4 では、立上り、立下り時間を変えずに特定周波数帯で台形波 5 1 よりもノイズレベルを低くする（図 1 5 参照）。

【 0 0 4 0 】

[フィルタについて]

原信号の制御パルス上台形波として、このような波形整形を行う場合には、フィルタがよく用いられる。実施例 1 の最適化した折線波形を用いるのに対してフィルタを用いる場合について、以下に説明しておく。

図 1 6 は、説明に用いた負荷 8 の回路構成を示す図である。図 1 7 はフィルタの性質を表わす説明図である。

【 0 0 4 1 】

ここで、負荷 8 がインダクタンス L 2 とダイオード D 1 で表わされるものとし、負荷 8 は上流に電源 9 が電源を供給するよう接続され、下流に駆動のためにスイッチング素子 M 3 が接続される回路構成であるとする。

なお、インダクタンス L 2 はモータのように大きなインダクタンスであるとする。

【 0 0 4 2 】

スイッチング素子 M 3 がオンのとき、すなわちスイッチング素子 M 3 が導通しているときは、出力電圧測定点 1 5 0 は、GND レベルになっており、インダクタンス L 2 の両端に電源電圧 V 1 が掛かり、スイッチング素子 M 3 に掛かる電圧は 0 である。すなわちスイッチング素子 M 1 は電流を通すが電圧が 0 のため、スイッチング素子 M 3 の損失は 0 である。

【 0 0 4 3 】

次に、スイッチング素子 M 3 がオフのときは、スイッチング素子 M 3 がオンの時とは逆となり、スイッチング素子 M 3 の両端には、電圧が発生する。言い換えると、電源 9 の電圧 V 1 1 の電圧 + ダイオード D 1 の順方向電圧降下の分、電圧が発生するが、電流が 0 のため、やはりスイッチング素子 M 3 の損失は 0 である。

【 0 0 4 4 】

次に、スイッチング素子 M 3 がスイッチングをしているときは、スイッチング素子 M 3 の両端には中間的な電圧と、中間的な電流が発生するため損失が生じる。スイッチング素子 M 3 がオンからオフになる時の最後はスイッチング素子 M 3 の出力電圧が電源 9 の電圧 V 1 1 + ダイオード D 1 の順方向の電圧にならないとダイオード D 1 に転流（電流の流れが切り替わる）が起こらないので、スイッチング波形の最後がずるずると引きずる間は、スイッチング素子 M 3 に損失が出続ける。

ここで、フィルタの性質上、ステップ応答波形が引きずることは避けられないので、折線やサイン波と比較して損失が増加することになる。

【 0 0 4 5 】

このように、実施例 1 のスイッチング回路の規範電圧波形生成部 3 で生成される折線波形は、フィルタを用いるもの、ツイン T フィルタを用いるもの、サイン波を用いるものに比較して有利である。

10

20

30

40

50

【 0 0 4 6 】

次に、効果を説明する。

実施例 1 のスイッチング回路にあっては、下記に列挙する効果を得ることができる。

【 0 0 4 7 】

(1)スイッチング素子 M 1 を駆動して負荷 5 を作動させるスイッチング回路 1 において、負荷 5 との接続部分で計測されるスイッチング回路 1 の出力を、特定の高調波周波数成分の小さい波形にする規範電圧波形生成部 3 を備えたため、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。この場合、規範電圧波形生成部 3 にて折れた波形形状を最適なものにすることで、負荷 5 の特定周波数成分を小さくし、ノイズを低減するなどを行うが、規範電圧波形生成部 3 が出力する折線波形が、特定の高調波周波数成分が凹む形状で小さくなる部分を有するため、この凹む部分の周波数特性によって、特定の帯域の高調波近傍を低減することができる。

10

必要な特定の帯域の高調波成分のみを低減すると、例えば、AM ラジオノイズ 1 MHz の近傍のみを低減したい場合に非常に有効である。

【 0 0 4 8 】

(2)上記(1)において、規範電圧波形生成部 3 は、初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数 w_n を設定するステップ S 1 の処理と、折れ点の値 X_i に対して、離散フーリエ係数 x_n を設定し、 n を次数とし、 N をサンプリング数とし、 k を 0 から増加する変数とし、

【 0 0 4 9 】

下記の式

【 0 0 5 0 】

【数 5】

$$X_n = \frac{1}{N} \sum_{k=0}^{N-1} X_k \exp(j2\pi \frac{nk}{N})$$

20

30

に基づいて離散フーリエ変換を行うステップ S 2 の処理と、

【 0 0 5 1 】

評価関数を I とし、

【 0 0 5 2 】

下記の式

【 0 0 5 3 】

【数 6】

$$I = \sum_{n=0}^m W_n X_n^2$$

40

に基づいて評価関数 I の演算値を算出するステップ S 3 の処理と、

【 0 0 5 4 】

評価関数 I の演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、ステップ S 2 の処理へ戻るステップ S 4 ~

50

S 6 の処理と、により評価関数 I の演算値が最小となる折線波形を出力する回路構成としたため、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。

【 0 0 5 5 】

(3)上記(2)において、規範電圧波形生成部 3 は、評価関数 I の演算値が最小となる折線波形を、基準電圧を出力する電源 V 3 ~ V 8 と、電源の基準電圧によりオンオフを行うトランジスタ Q 1 ~ Q 6 を折線波形の折曲数に合わせて複数組並列状に配置する回路構成としたため、最適化された折線波形を複数点で波形を折曲させる折線回路により行い、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。

10

【 0 0 5 6 】

(4)上記(1)において、規範電圧波形生成部 3 は、初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数 ω_n を設定するステップ S 1 の処理と、折れ点の値 X_i に対して、離散フーリエ係数 x_n を設定し、 n を次数とし、 N をサンプリング数とし、 k を 0 から増加する変数とし、

【 0 0 5 7 】

下記の式

【 0 0 5 8 】

【数 7】

20

$$x_n = \frac{1}{N} \sum_{k=0}^{N-1} X_k \exp(j2\pi \frac{nk}{N})$$

に基づいて離散フーリエ変換を行うステップ S 2 の処理と、

【 0 0 5 9 】

評価関数を I とし、

30

【 0 0 6 0 】

下記の式

【 0 0 6 1 】

【数 8】

$$I = \sum_{n=0}^m W_n X_n^2$$

40

に基づいて評価関数 I の演算値を算出するステップ S 3 の処理と、評価関数 I の演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、ステップ S 2 の処理へ戻るステップ S 4 ~ S 6 の処理により評価関数 I の演算値が最小となる折線波形の立上り波形部分と立下り波形部分をデータとして立上り記憶部 3 2 1 及び立下り記憶部 3 2 2 に備え、所定の矩形波と立上り波形部分及び立下り波形部分を組み合わせて折線波形を生成する構成としたため、例えば PWM 制御信号のようにデューティ比の異なる波形を常に最適化した波形に容易な処理でできるようにし、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、

50

必要な帯域の高調波成分のみを低減することができる。

【0062】

(5)上記(2)～(4)において、評価関数 I の演算値が最小となる折線波形は、立上り時は電圧増加方向のみに変化するものであり、立下り時は電圧減少方向のみに変化する波形であるため、短い立上り時間、立下り時間の要求に対応して、回路構成を複雑にしないようにでき、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。

【0063】

(6)上記(1)～(5)において、規範電圧波形生成部 3 が出力する折線波形を規範電圧波形として入力し、入力した規範電圧波形に追従した電圧波形を出力する規範電圧波形追従駆動部 4 を備えたため、出力波形がこの最適化された折線波形となるように負荷を駆動することができる。

10

【0064】

(7)上記(6)において、規範電圧波形追従駆動部 4 は、フィードバック回路構成であり、負荷下流の負荷との接続部分における電圧波形を追従した出力波形にするため、負荷下流の負荷との接続部分における電圧波形を、この最適化された折線波形となるようにして、負荷を駆動することができる。

【0065】

(8)初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数 ω_n を設定するステップ S 1 の手順と、折れ点の値 X_i に対して、離散フーリエ係数 x_n を設定し、 n を次数とし、 N をサンプリング数とし、 k を 0 から増加する変数とし、

20

【0066】

下記の式

【0067】

【数 9】

$$x_n = \frac{1}{N} \sum_{k=0}^{N-1} X_k \exp(j2\pi \frac{nk}{N})$$

30

に基づいて離散フーリエ変換を行うステップ S 2 の手順と、評価関数を I とし、

【0068】

下記の式

【0069】

【数 10】

$$I = \sum_{n=0}^m W_n X_n^2$$

40

に基づいて評価関数 I の演算値を算出するステップ S 3 の手順と、評価関数 I の演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、ステップ S 2 の手順へ戻るステップ S 4～S 6 の手順を備え、スイッチング回路における折線波形の最適化を行うため、スイッチング損失を増加させるこ

50

となく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。

【0070】

以上、本発明のスイッチング回路を実施例1に基づき説明してきたが、具体的な構成については、上記実施例に限られるものではなく、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。

例えば実施例1では、負荷の例としてモータを挙げているが、照明や他の動作装置など、他のものであってもよい。

また例えば、実施例1では、基準電圧とトランジスタを複数組としたものを規範電圧波形生成部の折線回路の例として示したが、メモリとIC、マイコン等により最適化波形をデータとして備えて、矩形波と立上り、立下りを加えるようにして波形形成を行うものであってもよい。

【0071】

また例えば、実施例1では、制御パルスを台形波としたが、デジタル信号等であってもよい。

また例えば、実施例1では、立上りと立下りを最適化するとともに、同じ波形としたが、立上りと立下りの一方のみを最適化してもよい。また、要求によっては、立上りと立下りをそれぞれ別に最適化し、立上りと立下りが異なる波形にしたものであってもよい。

【産業上の利用可能性】

【0072】

本発明のスイッチング回路は、自動車産業、電気機器産業、家電、新エネルギー、産業機器、車両等、電源を必要とするあらゆる産業に利用することができる。

【図面の簡単な説明】

【0073】

【図1】実施例1のスイッチング回路のブロック図である。

【図2】実施例1のスイッチング回路のブロック図である。

【図3】スイッチング回路の折線波形生成部及び最適波形記憶部の具体的な回路構造を示す図である。

【図4】スイッチング回路の規範電圧波形追従駆動部、負荷、電源の回路構成例を示す図である。

【図5】実施例1のスイッチング回路の最適波形記憶部の立上り記憶部及び立下り記憶部に記憶させているデータを求める処理の流れを示すフローチャートである。

【図6】立上り時の折線波形の最適化の説明図である。

【図7】実施例1における規範電圧波形生成部の出力波形と他の波形を比較した波形図である。

【図8】実施例1における規範電圧波形生成部の出力波形の立上り部分と他の波形の立上り部分を比較した波形図である。

【図9】実施例1における規範電圧波形生成部の出力波形の立下り部分と他の波形の立下り部分を比較した波形図である。

【図10】ツインTフィルタの構成例の回路図である。

【図11】2つのサイン波、折線波形、ツインTノッチフィルタ波形の周波数特性を示すグラフ図である。

【図12】2つのサイン波、折線波形、ツインTノッチフィルタ波形の時間軸波形である。

【図13】台形波をサイン波に変更した場合の波形と周波数特性を示す説明グラフ図である。

【図14】台形波をサイン波にし、さらに緩やかなサイン波にした場合の波形と周波数特性を示す説明グラフ図である。

【図15】台形波を実施例1の最適化した折線波形にした場合の波形と周波数特性を示す説明グラフ図である。

10

20

30

40

50

【図 1 6】説明に用いた負荷の回路構成を示す図である。


【図 1 7】フィルタの特性を表わす説明図である。

【符号の説明】


【 0 0 7 4 】

1	スイッチング回路	
2	制御パルス生成部	
3	規範電圧波形生成部	
3 1	折線波形生成部	
3 1 1	折線波形回路	
3 2	最適波形記憶部	10
3 2 1	立上り記憶部	
3 2 2	立下り記憶部	
4	規範電圧波形追従駆動部	
5	負荷	
6	電源	
7	ツイン T フィルタ	
8	負荷	
9	電源	
<u>5 1</u>	台形波	
5 2	サイン波	20
5 3	(サイン波 5 2 より緩やかに変化させた) サイン波	
5 4	(実施例 1 の最適化された) 折線波形	
1 0 0	サイン波	
1 5 0	出力電圧測定点	
2 0 0	サイン波	
3 0 0	折線波形	
4 0 0	<u>ツイン T フィルタ波形</u>	
<u>C 1 ~ C 4</u>	コンデンサ	
D 1 , D 2	ダイオード	
I	評価関数	30
L 1 , L 2	インダクタンス	
M 1 , M 2	スイッチング素子 (パワートランジスタ)	
Q 1 ~ Q 1 2	トランジスタ	
R 1 ~ R 1 8	抵抗	
V 1 ~ V 9	電源	
w_n	狙いの周波数 (数 1 において重み関数となる)	
X_i	折れ点	
x_n	離散フーリエ係数	


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図12】




【図11】




【図13】




【図14】




【図16】



【図15】



【図17】



フロントページの続き

- (72)発明者 菊地 義行
東京都中野区南台5丁目24番15号
カルソニックカンセイ株式会社内
- (72)発明者 小笠原 悟司
北海道札幌市北区北14条西9丁目
報科学研究科内
国立大学法人北海道大学大学院情
- (72)発明者 船渡 寛人
栃木県宇都宮市峰町350番地
国立大学法人宇都宮大学内

審査官 栗栖 正和

- (56)参考文献 特開2007-013916(JP,A)
特開2006-319753(JP,A)

- (58)調査した分野(Int.Cl., DB名)
H03K 17/00 - 17/70
H03K 4/94