

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5540349号
(P5540349)

(45) 発行日 平成26年7月2日(2014.7.2)

(24) 登録日 平成26年5月16日(2014.5.16)

(51) Int. Cl. F I
 H O 1 L 21/20 (2006.01) H O 1 L 21/20
 C 3 O B 19/04 (2006.01) C 3 O B 19/04
 C 3 O B 29/36 (2006.01) C 3 O B 29/36 A

請求項の数 10 (全 31 頁)

<p>(21) 出願番号 特願2009-274910 (P2009-274910) (22) 出願日 平成21年12月2日(2009.12.2) (65) 公開番号 特開2011-119412 (P2011-119412A) (43) 公開日 平成23年6月16日(2011.6.16) 審査請求日 平成24年8月2日(2012.8.2)</p> <p>(出願人による申告) 国等の委託研究の成果に係る特許出願(平成20年度独立行政法人新エネルギー・産業技術総合開発機構「エネルギー使用合理化技術戦略的開発/エネルギー有効利用基盤技術先導研究開発/大面積SiC革新的基盤技術の研究開発」に関する業務委託研究、産業技術力強化法第19条の適用を受ける特許出願)</p>	<p>(73) 特許権者 503092180 学校法人関西学院 兵庫県西宮市上ヶ原一番町1番155号 (74) 代理人 100118784 弁理士 桂川 直己 (72) 発明者 金子 忠昭 兵庫県三田市学園二丁目一番地 関西学院 大学理工学部内 審査官 豊田 直樹</p>
--	--

最終頁に続く

(54) 【発明の名称】 半導体ウエハの製造方法

(57) 【特許請求の範囲】

【請求項1】

少なくとも表面が3C-SiC多結晶層で構成されるとともに、当該表面には4H-SiC単結晶で構成された種結晶が配置された基板に、前記種結晶を覆うように前記基板の表面にSi層を形成するSi層形成工程と、

前記種結晶を覆うように前記Si層が形成された前記基板に3C-SiC多結晶層を形成することで、前記Si層を密閉するSi層密閉工程と、

前記Si層密閉工程で形成された3C-SiC多結晶層に、炭素供給源にならない耐熱板を積層する積層工程と、

前記基板を加熱することで、前記3C-SiC多結晶層の内側で前記Si層を溶解させてSi融液層を形成する加熱工程と、

加熱制御を行うことで、前記Si融液層が、前記3C-SiC多結晶層からCとSiとを取り込むとともに、取り込んだCとSi融液層中のSiとを結合させることで、前記4H-SiC単結晶を、前記種結晶を起点として前記3C-SiC多結晶層の厚み方向にエピタキシャル成長させ、前記耐熱板に到達すると前記厚み方向に直交する方向に4H-SiC単結晶層が拡大するようにエピタキシャル成長させる成長工程と、

前記成長工程後に、エピタキシャル成長した4H-SiC単結晶層を露出させる露出処理と、

を含むことを特徴とする半導体ウエハの製造方法。

【請求項2】

10

20

請求項 1 に記載の半導体ウエハの製造方法であって、
前記基板には凹部が複数形成されており、前記凹部のそれぞれに前記種結晶を配置し、
前記 Si 層形成工程では、前記種結晶を覆うように前記 Si 層を前記凹部ごとに形成し

、
前記 Si 層密閉工程では、前記基板に 3 C - Si C 多結晶層を形成することで、凹部ごとに形成される前記 Si 層を密閉することを特徴とする半導体ウエハの製造方法。

【請求項 3】

複数の凹部が形成されており、少なくとも当該凹部の表面は 3 C - Si C 多結晶で構成された基板の当該凹部のそれぞれに、単一又は複数の 4 H - Si C 種結晶を局所的に生成するための Si 片を配置する配置工程と、

10

前記 Si 片が配置された前記凹部に 3 C - Si C 多結晶層を形成することで、前記 Si 片を密閉する Si 片密閉工程と、

前記基板を加熱することで、前記 3 C - Si C 多結晶層の内側で前記 Si 片を溶融させて Si 融液にする Si 片加熱工程と、

加熱制御を行うことで、前記 Si 融液が、前記 3 C - Si C 多結晶層から C と Si とを取り込むとともに、取り込んだ C と Si 融液中の Si とを結合させることで、4 H - Si C 単結晶を前記 3 C - Si C 多結晶層の厚み方向にエピタキシャル成長させて 4 H - Si C 単結晶で構成される種結晶を局所的に形成する種結晶成長工程と、

前記種結晶を覆うように Si 層を前記凹部ごとに形成する Si 層形成工程と、

前記基板に 3 C - Si C 多結晶層を形成することで、凹部ごとに形成される前記 Si 層を密閉する Si 層密閉工程と、

20

前記 Si 層密閉工程で形成された 3 C - Si C 多結晶層に、炭素供給源にならない耐熱板を積層する積層工程と、

前記基板を加熱することで、前記 3 C - Si C 多結晶層の内側で前記 Si 層を溶融させて Si 融液層を形成する加熱工程と、

加熱制御を行うことで、前記 Si 融液層が、前記 3 C - Si C 多結晶層から C と Si とを取り込むとともに、取り込んだ C と Si 融液層中の Si とを結合させることで、前記 4 H - Si C 単結晶を、前記種結晶を起点として前記 3 C - Si C 多結晶層の厚み方向にエピタキシャル成長させ、前記耐熱板に到達すると前記厚み方向に直交する方向に 4 H - Si C 単結晶層が拡大するようにエピタキシャル成長させる成長工程と、

30

前記成長工程後に、エピタキシャル成長した 4 H - Si C 単結晶層を露出させる露出処理と、

を含むことを特徴とする半導体ウエハの製造方法。

【請求項 4】

複数の凹部が形成されており、少なくとも当該凹部の表面は 3 C - Si C 多結晶で構成された基板の当該凹部の表面を局所的に加熱することで、3 C - Si C 多結晶を多形制御して 4 H - Si C 単結晶又は 6 H - Si C 単結晶で構成される局所的な核部分を単一又は複数形成する核部分形成工程と、

前記核部分を覆うように Si 層を前記凹部ごとに形成する Si 層形成工程と、

前記基板に 3 C - Si C 多結晶層を形成することで、凹部ごとに形成される前記 Si 層を密閉する Si 層密閉工程と、

40

前記 Si 層密閉工程で形成された 3 C - Si C 多結晶層に、炭素供給源にならない耐熱板を積層する積層工程と、

前記基板を加熱することで、前記 3 C - Si C 多結晶層の内側で前記 Si 層を溶融させて Si 融液層を形成する加熱工程と、

加熱制御を行うことで、前記 Si 融液層が、前記 3 C - Si C 多結晶層から C と Si とを取り込むとともに、取り込んだ C と Si 融液層中の Si とを結合させることで、前記 4 H - Si C 単結晶を、前記種結晶を起点として前記 3 C - Si C 多結晶層の厚み方向にエピタキシャル成長させ、前記耐熱板に到達すると前記厚み方向に直交する方向に 4 H - Si C 単結晶層が拡大するようにエピタキシャル成長させる成長工程と、

50

前記成長工程後に、エピタキシャル成長した4H-SiC単結晶層を露出させる露出処理と、
を含むことを特徴とする半導体ウエハの製造方法。

【請求項5】

複数の凹部が形成されており、少なくとも当該凹部の表面は3C-SiC多結晶で構成されるとともに、その底部には、単一又は複数の4H-SiC種結晶を局所的に生成するための突起部分が形成された基板の当該突起部分を覆うようにSi層を前記凹部ごとに形成するSi層形成工程と、

前記基板に3C-SiC多結晶層を形成することで、凹部ごとに形成される前記Si層を密閉するSi層密閉工程と、

前記Si層密閉工程で形成された3C-SiC多結晶層に、炭素供給源にならない耐熱板を積層する積層工程と、

前記基板を加熱することで、前記3C-SiC多結晶層の内側で前記Si層を溶融させてSi融液層を形成する加熱工程と、

加熱制御を行うことで、前記Si融液層が、前記3C-SiC多結晶層からCとSiとを取り込むとともに、取り込んだCとSi融液層中のSiとを結合させることで、4H-SiC単結晶を、前記種結晶を起点として前記3C-SiC多結晶層の厚み方向にエピタキシャル成長させ、前記耐熱板に到達すると前記厚み方向に直交する方向に4H-SiC単結晶層が拡大するようにエピタキシャル成長させる成長工程と、

前記成長工程後に、エピタキシャル成長した4H-SiC単結晶層を露出させる露出処理と、
を含むことを特徴とする半導体ウエハの製造方法。

【請求項6】

請求項1から5までの何れか一項に記載の半導体ウエハの製造方法であって、

前記基板は、導電性部材の表面に3C-SiC多結晶層をCVD法により成膜して構成されることを特徴とする半導体ウエハの製造方法。

【請求項7】

請求項6に記載の半導体ウエハの製造方法であって、

前記導電性部材は、W、Ta又は等方性グラファイトであることを特徴とする半導体ウエハの製造方法。

【請求項8】

請求項1から7までの何れか一項に記載の半導体ウエハの製造方法であって、

前記耐熱板には、前記Si融液を蒸発させるための1又は複数の貫通孔が形成されていることを特徴とする半導体ウエハの製造方法。

【請求項9】

請求項1から8までの何れか一項に記載の半導体ウエハの製造方法であって、

前記耐熱板は、Ti又は耐熱セラミックによって構成されていることを特徴とする半導体ウエハの製造方法。

【請求項10】

少なくとも表面がSiCで構成される基板の表面にSi層を形成するSi層形成工程と

前記Si層が形成された前記基板に3C-SiC多結晶層を形成することで、前記Si層を密閉するSi層密閉工程と、

前記基板を加熱することで、前記3C-SiC多結晶層の内側で前記Si層を溶融させてSi融液層を形成する加熱工程と、

加熱制御を行うことで、前記Si融液層が、前記3C-SiC多結晶層からCとSiとを取り込むとともに、取り込んだCとSi融液層中のSiとを結合させることで、当該基板に4H-SiC単結晶をエピタキシャル成長させる成長工程と、

を含み、

前記成長工程は、

10

20

30

40

50

加熱温度を一定温度に保持することでSi融液層の過飽和度の変動を制限して、ヘテロ結晶多形の単一の4H-SiC単結晶が厚み方向にエピタキシャル成長するように制御する厚み方向成長工程と、

前記厚み方向成長工程で単一の4H-SiC単結晶がエピタキシャル成長した後に、冷却過程と昇温過程からなる温度変動過程を複数回繰り返すことで、前記基板の表面に水平な方向に単一の微小4H-SiC単結晶の成長を促す水平方向成長工程と、を含むことを特徴とする半導体ウエハの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、少なくとも表面がSiCで構成される基板を用いた半導体ウエハの製造方法に関するものである。

【背景技術】

【0002】

高周波デバイスの半導体材料としては、シリコン(Si)やガリウム砒素(GaAs)等が従来から知られるところである。高周波デバイスの利用分野は近年急速に拡大しており、それに伴って、高温環境等の苛酷な領域で使用される機会も増加している。従って、高温環境に耐えられる高周波デバイスの実現は、幅広い用途環境における動作の信頼性と大量の情報処理・制御性の向上にとって重要な課題の1つである。

【0003】

耐熱性に優れる半導体ウエハを製造する材料の1つとして、炭化ケイ素(SiC)が注目されている。SiCは、機械的強度に優れるとともに、放射線にも強い。また、SiCは、不純物の添加によって電子や正孔の価電子制御も容易にできるとともに、広い禁制帯幅(6H型の単結晶SiCで約3.0eV、4H型の単結晶SiCで3.2eV)を有するという特徴を備えている。このような理由から、SiCは、上述した既存の半導体材料では実現できない高温、高周波、耐電圧・耐環境性を実現できる次世代のパワーデバイスの材料として期待されている。

【0004】

従来から、SiCを用いた半導体ウエハの製造方法において、エピタキシャル層を形成する方法が知られている。この種の製造方法を開示するものとして例えば特許文献1及び特許文献2がある。

【0005】

特許文献1では、以下のようなSiCエピタキシャル層の形成方法が開示されている。即ち、SiCエピタキシャル層の形成方法は、種結晶添加昇華技術を用いてSiCのバルク結晶を成長させる工程と、バルク結晶表面に液相エピタキシャル成長させる工程と、を含む。前記液相エピタキシャル成長させる工程では、熔融成長を行うことで、前記種結晶からバルク結晶基板に伝播したマイクロパイプ欠陥を塞ぐことができ、マイクロパイプ欠陥の少ないSiCのエピタキシャル層を形成させることが可能となる。

【0006】

特許文献2では、単結晶SiCを液相エピタキシャル成長させる方法として準安定溶媒エピタキシー(MSE)法が開示されている。MSE法は、単結晶SiCからなるシード基板と、このシード基板より自由エネルギーの高い炭素供給フィード基板と、を対向配置し、前記シード基板と前記炭素供給フィード基板との間にSi融液層を溶媒(炭素移動媒体)として介在させる。そして、真空高温環境で、シード基板及び炭素供給フィード基板を加熱処理することにより、前記シード基板の表面に単結晶SiCをエピタキシャル成長させる方法である。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開平10-509943号公報

10

20

30

40

50

【特許文献2】特開2008-230946号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

特許文献1の方法は、液相エピタキシャル成長工程に用いられるSi溶融物に対し、当該Si溶融物に溶融しているカーボンの溶解度を上げるために、Ti等の遷移金属を混入させる方法を採用している。この方法は、カーボンの溶解度を上げることができるものの、エピタキシャル成長した結晶の中にTi等が入り込んでしまうことがあった。また、カーボンの溶解度が上がると、エピタキシャル成長によって得ることができる結晶の種類を制御することが困難になり、単結晶のエピタキシャル層（例えば、4H-SiC単結晶層）を効率的に形成できなくなってしまう問題があった。

10

【0009】

この点、特許文献2の方法は、カーボンの溶解度を上げることなく、シード基板とフィード基板との間に極薄のSi融液層を介在させることで、4H-SiC単結晶を効率的にエピタキシャル成長させることができる。しかしながら、前記Si融液層は、MSE法における加熱処理の過程で蒸発してしまうため、エピタキシャル成長を長時間持続させて大口径の半導体ウエハを製造することが難しかった。

【0010】

本発明は、以上の事情に鑑みてなされたものであり、その目的は、基板の表面に4H-SiC単結晶層を効率的にエピタキシャル成長させることができる半導体ウエハの製造方法を提供することにある。

20

【課題を解決するための手段及び効果】

【0011】

本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。

【0022】

(6)本発明の観点によれば、以下の半導体ウエハの製造方法が提供される。即ち、この半導体ウエハの製造方法は、Si層形成工程と、Si層密閉工程と、積層工程と、加熱工程と、成長工程と、露出処理と、を含む。前記Si層形成工程では、少なくとも表面が3C-SiC多結晶層で構成されるとともに、当該表面には4H-SiC単結晶で構成された種結晶が配置された基板に、前記種結晶を覆うように前記基板の表面にSi層を形成する。前記Si層密閉工程では、前記種結晶を覆うように前記Si層が形成された前記基板に3C-SiC多結晶層を形成することで、前記Si層を密閉する。前記積層工程では、前記Si層密閉工程で形成された3C-SiC多結晶層に、炭素供給源にならない耐熱板を積層する。前記加熱工程では、前記基板を加熱することで、前記3C-SiC多結晶層の内側で前記Si層を溶融させてSi融液層を形成する。前記成長工程では、加熱制御を行うことで、前記Si融液層が、前記3C-SiC多結晶層からCとSiとを取り込むとともに、取り込んだCとSi融液層中のSiとを結合させることで、前記4H-SiC単結晶を、前記種結晶を起点として前記3C-SiC多結晶層の厚み方向にエピタキシャル成長させ、前記耐熱板に到達すると前記厚み方向に直交する方向に4H-SiC単結晶層が拡大するようにエピタキシャル成長させる。前記露出処理は、前記成長工程後に、エピタキシャル成長した4H-SiC単結晶層を露出させる。

30

40

【0023】

これにより、エピタキシャル成長によって得ることができる4H-SiC単結晶の形状を種結晶と耐熱板によって制御することができる。従って、様々な要求に応じて4H-SiC単結晶層のアスペクト比を柔軟に制御することができ、所望の形状の4H-SiC単結晶層が形成された半導体ウエハを製造することができる。

【0024】

(7)前記の半導体ウエハの製造方法においては、以下のようにすることが好ましい。即ち、前記基板には凹部が複数形成されており、前記凹部のそれぞれに前記種結晶が配置

50

される。前記Si層形成工程では、前記種結晶を覆うように前記Si層を前記凹部ごとに形成する。前記Si層密閉工程では、前記基板に3C-SiC多結晶層を形成することで、凹部ごとに形成される前記Si層を密閉する。前記加熱工程の前には、前記Si層密閉工程で形成された3C-SiC多結晶層に、炭素供給源にならない耐熱板を積層する積層工程を行う。前記成長工程では、前記4H-SiC単結晶は、前記凹部のそれぞれで、前記種結晶を起点として前記3C-SiC多結晶層の厚み方向にエピタキシャル成長し、前記耐熱板に到達すると前記厚み方向に直交する方向に4H-SiC単結晶層が拡大するようにエピタキシャル成長する。前記成長工程後に、エピタキシャル成長した4H-SiC単結晶層を露出させる処理を行う。

【0025】

これにより、例えば半導体デバイス1チップごとに凹部を形成することで、複数チップ分の4H-SiC単結晶が形成された半導体ウエハを効率的に製造することができる。また、凹部の形状と耐熱板によって、凹部のそれぞれに生成される4H-SiC単結晶層のアスペクト比を柔軟に制御することができる。これによって、所望の形状の4H-SiC単結晶層が形成された半導体ウエハを製造することができる。

【0026】

(8) 本発明の別の観点によれば、以下の半導体ウエハの製造方法が提供される。即ち、この半導体ウエハの製造方法は、配置工程と、Si片密閉工程と、Si片加熱工程と、種結晶成長工程と、Si層形成工程と、Si層密閉工程と、積層工程と、加熱工程と、成長工程と、露出処理と、を含む。前記配置工程では、複数の凹部が形成されており、少なくとも当該凹部の表面は3C-SiC多結晶で構成された基板の当該凹部のそれぞれに、単一又は複数の4H-SiC種結晶を局所的に生成するためのSi片を配置する。前記Si片密閉工程では、前記Si片が配置された前記凹部に3C-SiC多結晶層を形成することで、前記Si片を密閉する。前記Si片加熱工程では、前記基板を加熱することで、前記3C-SiC多結晶層の内側で前記Si片を溶融させてSi融液にする。前記種結晶成長工程では、加熱制御を行うことで、前記Si融液が、前記3C-SiC多結晶層からCとSiとを取り込むとともに、取り込んだCとSi融液中のSiとを結合させることで、4H-SiC単結晶を前記3C-SiC多結晶層の厚み方向にエピタキシャル成長させて4H-SiC単結晶で構成される種結晶を局所的に形成する。前記Si層形成工程では、前記種結晶を覆うようにSi層を前記凹部ごとに形成する。前記Si層密閉工程では、前記基板に3C-SiC多結晶層を形成することで、凹部ごとに形成される前記Si層を密閉する。前記積層工程では、前記Si層密閉工程で形成された3C-SiC多結晶層に、炭素供給源にならない耐熱板を積層する。前記加熱工程では、前記基板を加熱することで、前記3C-SiC多結晶層の内側で前記Si層を溶融させてSi融液層を形成する。前記成長工程では、加熱制御を行うことで、前記Si融液層が、前記3C-SiC多結晶層からCとSiとを取り込むとともに、取り込んだCとSi融液層中のSiとを結合させることで、前記4H-SiC単結晶を、前記種結晶を起点として前記3C-SiC多結晶層の厚み方向にエピタキシャル成長させ、前記耐熱板に到達すると前記厚み方向に直交する方向に4H-SiC単結晶層が拡大するようにエピタキシャル成長させる。前記露出処理は、前記成長工程後に、エピタキシャル成長した4H-SiC単結晶層を露出させる。

【0027】

これにより、例えば半導体デバイス1チップごとに凹部を形成することで、複数チップ分の4H-SiC単結晶が形成された半導体ウエハを効率的に製造することができる。また、Si片を用いて製造される種結晶と耐熱板によって、4H-SiC単結晶層のアスペクト比を柔軟に制御することができる。これによって、所望の形状の4H-SiC単結晶層が形成された半導体ウエハを製造することができる。

【0028】

(9) 本発明の別の観点によれば、以下の半導体ウエハの製造方法が提供される。即ち、この半導体ウエハの製造方法は、核部分形成工程と、Si層形成工程と、Si層密閉工程と、積層工程と、加熱工程と、成長工程と、露出処理と、を含む。前記核部分形成工程

10

20

30

40

50

では、複数の凹部が形成されており、少なくとも当該凹部の表面は3C-SiC多結晶で構成された基板の当該凹部の表面を局所的に加熱することで、3C-SiC多結晶を多形制御して4H-SiC単結晶又は6H-SiC単結晶で構成される局所的な核部分を単一又は複数形成する。前記Si層形成工程では、前記核部分を覆うようにSi層を前記凹部ごとに形成する。前記Si層密閉工程では、前記基板に3C-SiC多結晶層を形成することで、凹部ごとに形成される前記Si層を密閉する。前記積層工程では、前記Si層密閉工程で形成された3C-SiC多結晶層に、炭素供給源にならない耐熱板を積層する。前記加熱工程では、前記基板を加熱することで、前記3C-SiC多結晶層の内側で前記Si層を溶融させてSi融液層を形成する。前記成長工程では、加熱制御を行うことで、前記Si融液層が、前記3C-SiC多結晶層からCとSiとを取り込むとともに、取り込んだCとSi融液層中のSiとを結合させることで、前記4H-SiC単結晶を、前記種結晶を起点として前記3C-SiC多結晶層の厚み方向にエピタキシャル成長させ、前記耐熱板に到達すると前記厚み方向に直交する方向に4H-SiC単結晶層が拡大するようにエピタキシャル成長させる。前記露出処理は、前記成長工程後に、エピタキシャル成長した4H-SiC単結晶層を露出させる。

10

【0029】

これにより、例えば半導体デバイス1チップごとに凹部を形成することで、複数チップ分の4H-SiC単結晶が形成された半導体ウエハを効率的に製造することができる。また、多形制御により形成された核部分と耐熱板によって、4H-SiC単結晶層のアスペクト比を柔軟に制御することができる。これによって、所望の形状の4H-SiC単結晶層が形成された半導体ウエハを製造することができる。

20

【0030】

(10)本発明の別の観点によれば、以下の半導体ウエハの製造方法が提供される。即ち、この半導体ウエハの製造方法は、Si層形成工程と、Si層密閉工程と、積層工程と、加熱工程と、成長工程と、露出処理と、を含む。前記Si層形成工程では、複数の凹部が形成されており、少なくとも当該凹部の表面は3C-SiC多結晶で構成されるとともに、その底部には、単一又は複数の4H-SiC種結晶を局所的に生成するための突起部分が形成された基板の当該突起部分を覆うようにSi層を前記凹部ごとに形成する。前記Si層密閉工程では、前記基板に3C-SiC多結晶層を形成することで、凹部ごとに形成される前記Si層を密閉する。前記積層工程では、前記Si層密閉工程で形成された3C-SiC多結晶層に、炭素供給源にならない耐熱板を積層する。前記加熱工程では、前記基板を加熱することで、前記3C-SiC多結晶層の内側で前記Si層を溶融させてSi融液層を形成する。前記成長工程では、加熱制御を行うことで、前記Si融液層が、前記3C-SiC多結晶層からCとSiとを取り込むとともに、取り込んだCとSi融液層中のSiとを結合させることで、4H-SiC単結晶を、前記種結晶を起点として前記3C-SiC多結晶層の厚み方向にエピタキシャル成長させ、前記耐熱板に到達すると前記厚み方向に直交する方向に4H-SiC単結晶層が拡大するようにエピタキシャル成長させる。前記露出処理は、前記成長工程後に、エピタキシャル成長した4H-SiC単結晶層を露出させる。

30

【0031】

これにより、例えば半導体デバイス1チップごとに凹部を形成することで、複数チップ分の4H-SiC単結晶が形成された半導体ウエハを効率的に製造することができる。突起部分は、突起部分が形成されていない場所に比べて、フィード側に近くなるので、この突起部分に4H-SiC単結晶層が形成され易くなる。このように形成された突起部分と耐熱板によって、4H-SiC単結晶層のアスペクト比を柔軟に制御することができる。これによって、所望の形状の4H-SiC単結晶層が形成された半導体ウエハを製造することができる。

40

【0032】

(11)前記の半導体ウエハの製造方法においては、前記基板は、導電性部材の表面に3C-SiC多結晶層をCVD法により成膜して構成されることが好ましい。

50

【 0 0 3 3 】

これにより、製造コストを低減することができる。

【 0 0 3 4 】

(1 2) 前記の半導体ウエハの製造方法においては、前記導電性部材は、W、T a 又は等方性グラファイトであることが好ましい。

【 0 0 3 5 】

これにより、強度及び耐熱性に優れる材料を用いることで、加熱工程及び成長工程において行われる加熱処理に十分に耐えることができる基板を用いて半導体ウエハを製造することができる。

【 0 0 3 6 】

(1 3) 前記の半導体ウエハの製造方法においては、前記耐熱板には、前記 S i 融液を蒸発させるための 1 又は複数の貫通孔が形成されていることが好ましい。

【 0 0 3 7 】

これにより、3 C - S i C 多結晶層がなくなることで 4 H - S i C 単結晶層の成長が完了すると、貫通孔に S i 融液が到達して、当該 S i 融液が貫通孔を通じて自動的に気化する。従って、S i 残渣除去工程を簡略化することができる。

【 0 0 3 8 】

(1 4) 前記の半導体ウエハの製造方法においては、前記耐熱板は、T i 又は耐熱セラミックによって構成されていることが好ましい。

【 0 0 3 9 】

これにより、耐熱性に優れた T i 又は耐熱セラミックによって、成長工程の加熱制御による 4 H - S i C 単結晶の成長方向を適切に制御することができる。

【 0 0 4 6 】

(1 8) 本発明の別の観点によれば、以下の半導体ウエハの製造方法が提供される。即ち、この半導体ウエハの製造方法は、S i 層形成工程と、S i 層密閉工程と、加熱工程と、成長工程とを含む。前記 S i 層形成工程では、少なくとも表面が S i C で構成される基板の表面に S i 層を形成する。前記 S i 層密閉工程では、前記 S i 層が形成された前記基板に 3 C - S i C 多結晶層を形成することで、前記 S i 層を密閉する。前記加熱工程では、前記基板を加熱することで、前記 3 C - S i C 多結晶層の内側で前記 S i 層を溶融させて S i 融液層を形成する。前記成長工程では、加熱制御を行うことで、前記 S i 融液層が、前記 3 C - S i C 多結晶層から C と S i とを取り込むとともに、取り込んだ C と S i 融液層中の S i とを結合させることで、当該基板に 4 H - S i C 単結晶をエピタキシャル成長させる。また、前記成長工程は、厚み方向成長工程と、水平方向成長工程と、を含む。前記厚み方向成長工程では、加熱温度を一定温度に保持することで S i 融液層の過飽和度の変動を制限して、ヘテロ結晶多形の単一の 4 H - S i C 単結晶が厚み方向にエピタキシャル成長するように制御する。前記水平方向成長工程では、前記厚み方向成長で単一の 4 H - S i C 単結晶がエピタキシャル成長した後に、冷却過程と昇温過程からなる温度変動過程を複数回繰り返すことで、前記基板の表面に水平な方向に単一の微小 4 H - S i C 単結晶の成長を促す。

【 0 0 4 7 】

これにより、単一の微小 4 H - S i C 単結晶を成長させるとともに、その形状を制御することが可能になる。

【 図面の簡単な説明 】

【 0 0 4 8 】

【 図 1 】 半導体ウエハを製造するための加熱処理に用いられる高温真空炉を示す模式図。

【 図 2 】 高温真空炉の本加熱室及び予備加熱室を詳細に示す断面図。

【 図 3 】 炭素ゲッター効果を有する坩堝の外観写真及び断面写真。

【 図 4 】 炭素ゲッター効果を説明する模式図。

【 図 5 】 単結晶 S i C 基板をバルク基板として半導体ウエハを製造する製造方法の前半の工程を示した工程図。

10

20

30

40

50

【図6】単結晶SiC基板をバルク基板として半導体ウエハを製造する製造方法の後半の工程を示した工程図。

【図7】グラフェン層を形成した単結晶SiC基板をバルク基板として半導体ウエハを製造する製造方法の前半の工程を示した工程図。

【図8】グラフェン層を形成した単結晶SiC基板をバルク基板として半導体ウエハを製造する製造方法の後半の工程を示した工程図。

【図9】導電性部材の表面に3C-SiC多結晶層を形成した多結晶SiC基板に、種結晶を用いて4H-SiC単結晶層を形成する半導体ウエハの製造方法の工程の一部を示した工程図。

【図10】導電性部材の表面に3C-SiC多結晶層を形成した多結晶SiC基板に、種結晶を用いて4H-SiC単結晶層を形成する半導体ウエハの製造方法の工程の一部を示した工程図。

10

【図11】導電性部材の表面に3C-SiC多結晶層を形成した多結晶SiC基板に、種結晶を用いて4H-SiC単結晶層を形成する半導体ウエハの製造方法の工程の一部を示した工程図。

【図12】複数チップ分の半導体ウエハと、この半導体ウエハの製造に用いる金属薄板の模式図。

【図13】金属薄板を多結晶SiC基板に積層する様子を模式的に示した斜視図。

【図14】複数の凹部が形成される多結晶SiC基板に、種結晶を用いて4H-SiC単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。

20

【図15】複数の凹部が形成される多結晶SiC基板に、種結晶を用いて4H-SiC単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。

【図16】複数の凹部が形成される多結晶SiC基板に、種結晶を用いて4H-SiC単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。

【図17】複数の凹部が形成される多結晶SiC基板に、Si片を用いて形成した種結晶を用いて4H-SiC単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。

【図18】複数の凹部が形成される多結晶SiC基板に、Si片を用いて形成した種結晶を用いて4H-SiC単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。

30

【図19】複数の凹部が形成される多結晶SiC基板に、Si片を用いて形成した種結晶を用いて4H-SiC単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。

【図20】複数の凹部が形成される多結晶SiC基板に、Si片を用いて形成した種結晶を用いて4H-SiC単結晶層を凹部ごとに形成する半導体ウエハの製造方法の工程の一部を示す工程図。

【発明を実施するための形態】

【0049】

次に、発明の実施形態について説明する。まず、半導体ウエハを製造するための高温真空炉11と坩堝（嵌合容器）2について説明する。図1は、半導体ウエハを製造するための加熱処理に用いられる高温真空炉を示す模式図である。図2は、高温真空炉の本加熱室及び予備加熱室を詳細に示す断面図である。図3(a)は坩堝2を上方から撮影した外観写真であり、図3(b)は坩堝2の断面顕微鏡写真である。図4は、炭素ゲッター効果を説明する模式図である。

40

【0050】

図1及び図2に示すように、高温真空炉11は、被処理物を1000以上2300以下の温度に加熱することが可能な本加熱室21と、被処理物を500以上の温度に予備加熱可能な予備加熱室22と、を備えている。予備加熱室22は本加熱室21の下方に配置され、本加熱室21に対して上下方向に隣接している。また、高温真空炉11は、予備加熱室22の下方に配置された断熱室23を備えている。この断熱室23は予備加熱室

50

22に対して上下方向に隣接している。

【0051】

高温真空炉11は真空チャンバ19を備え、前記本加熱室21と予備加熱室22は、この真空チャンバ19の内部に備えられている。真空チャンバ19には真空形成装置としてのターボ分子ポンプ34が接続されており、例えば10⁻²Pa以下、望ましくは10⁻⁷Pa以下の真空を真空チャンバ19内に得ることができるようになっている。ターボ分子ポンプ34と真空チャンバ19との間には、ゲートバルブ25が介設される。また、ターボ分子ポンプ34には、補助のためのロータリポンプ26が接続される。

【0052】

高温真空炉11は、予備加熱室22と本加熱室21との間で被処理物を上下方向に移動させることが可能な移動機構27を備えている。この移動機構27は、被処理物を支持可能な支持体28と、この支持体28を上下動させることが可能なシリンダ部29と、を備えている。シリンダ部29はシリンダロッド30を備え、このシリンダロッド30の一端が前記支持体28に連結されている。また、高温真空炉11には、真空度を測定するための真空計31、及び、質量分析法を行うための質量分析装置32が設けられている。

10

【0053】

前記真空チャンバ19は、被処理物を保管しておくための図略のストック室と、搬送路65を通じて接続されている。この搬送路65は、ゲートバルブ66によって開閉可能になっている。

【0054】

20

前記本加熱室21は、平面断面視で正六角形に形成されるとともに、真空チャンバ19の内部空間の上部に配置される。図2に示すように、本加熱室21の内部には、加熱ヒータとしてのメッシュヒータ33が備えられている。また、本加熱室21の側壁や天井には第1多層熱反射金属板41が固定され、この第1多層熱反射金属板41によって、メッシュヒータ33の熱を本加熱室21の中央部に向けて反射させるように構成されている。

【0055】

これにより、本加熱室21内において、加熱処理対象としての被処理物を取り囲むようにメッシュヒータ33が配置され、更にその外側に多層熱反射金属板41が配置されるレイアウトが実現されている。従って、被処理物を強力且つ均等に加熱し、1000以上2300以下の温度まで昇温させることができる。

30

【0056】

本加熱室21の天井側は第1多層熱反射金属板41によって閉鎖される一方、底面の第1多層熱反射金属板41には貫通孔55が形成されている。被処理物は、この貫通孔55を介して、本加熱室21と、この本加熱室21の下側に隣接する予備加熱室22との間で移動できるようになっている。

【0057】

前記貫通孔55には、移動機構27の支持体28の一部が挿入されている。この支持体28は、上から順に、第2多層熱反射金属板42、第3多層熱反射金属板43、及び第4多層熱反射金属板44を互いに間隔をあけて配置した構成となっている。

【0058】

40

3つの多層熱反射金属板42～44は、何れも水平に配置されるとともに、垂直方向に設けた柱部35によって互いに連結されている。そして、第2多層熱反射金属板42及び第3多層熱反射金属板43とで挟まれたスペースに受け台36が配置され、この受け台36上に被処理物を載置できるように構成されている。本実施形態において、この受け台36はタンタルカーバイドにより構成されている。

【0059】

前記シリンダ部29のシリンダロッド30の端部にはフランジが形成されて、このフランジが第4多層熱反射金属板44の下面に固定される。この構成により、前記シリンダ部29を伸縮させることで、受け台36上の被処理物を前記3つの多層熱反射金属板42～44とともに上下動させることができる。

50

【0060】

前記予備加熱室22は、本加熱室21の下側の空間を、多層熱反射金属板46で囲うことにより構成されている。この予備加熱室22は、平面断面視で円状となるように構成されている。なお、予備加熱室22内には、前記メッシュヒータ33のような加熱手段は備えられていない。

【0061】

図2に示すように、予備加熱室22の底面部においては、前記多層熱反射金属板46に貫通孔56が形成されている。また、予備加熱室22の側壁をなす多層熱反射金属板46において、前記搬送路65と対面する部位に通路孔50が形成されている。更に、前記高温真空炉11は、前記通路孔50を閉鎖可能な開閉部材51を備えている。

10

【0062】

予備加熱室22の下側で隣接する前記断熱室23は、上側が前記多層熱反射金属板46によって区画され、下側及び側部が多層熱反射金属板47によって区画されている。断熱室23の下側を覆う多層熱反射金属板47には貫通孔57が形成されて、前記シリンダロッド30を挿通できるようになっている。

【0063】

前記貫通孔57の上端部に相当する位置において、多層熱反射金属板47には収納凹部58が形成される。この収納凹部58には、前記支持体28が備える第4多層熱反射金属板44を収納可能になっている。

【0064】

多層熱反射金属板41～44, 46, 47は何れも、金属板(タングステン製)を所定の間隔をあけて積層した構造になっている。前記開閉部材51においても、通路孔50を閉鎖する部分には、同様の構成の多層熱反射金属板が用いられている。

20

【0065】

多層熱反射金属板41～44, 46, 47の材質としては、メッシュヒータ33の熱輻射に対して十分な加熱特性を有し、また、融点が雰囲気温度より高い物質であれば、任意のものをを用いることができる。例えば、前記タングステンのほか、タンタル、ニオブ、モリブデン等の高融点金属材料を多層熱反射金属板41～44, 46, 47として用いることができる。また、タングステンカーバイド、ジリコニウムカーバイド、タンタルカーバイド、ハフニウムカーバイド、モリブデンカーバイド等の炭化物を、多層熱反射金属板41～44, 46, 47として用いることもできる。また、その反射面に、金やタングステンカーバイド等からなる赤外線反射膜を更に形成しても良い。

30

【0066】

そして、支持体28に備えられる多層熱反射金属板42～44は、小さな貫通孔を多数有するパンチメタル構造のタングステン板を、当該貫通孔の位置を異ならせつつ所定の間隔をあけて積層した構造になっている。

【0067】

また、支持体28の最も上層に備えられる第2多層熱反射金属板42の積層枚数は、本加熱室21の第1多層熱反射金属板41の積層枚数よりも少なくなっている。

【0068】

この構成で、被処理物(例えばSiC基板)を、真空チャンバ19内の汚染を防止するために適宜の容器に収納する。なお、容器は後述の坩堝2であっても良いし、それ以外の容器であっても良い。そして、この状態で被処理物を搬送路65から真空チャンバ19の内部へ導入し、予備加熱室22内にある前記受け台36上に載置する。この状態で前記メッシュヒータ33を駆動すると、本加熱室21が1,000以上2300以下の所定の温度(例えば約1800)に加熱される。またこのとき、前記ターボ分子ポンプ34の駆動によって、真空チャンバ19内の圧力は10⁻³以下、好ましくは10⁻⁵以下となるように調整されている。

40

【0069】

ここで前述したとおり、支持体28の第2多層熱反射金属板42の積層枚数は、前記第

50

1 多層熱反射金属板 4 1 の積層枚数よりも少なくなっている。従って、メッシュヒータ 3 3 が発生する熱の一部が第 2 多層熱反射金属板 4 2 を介して予備加熱室 2 2 に適度に供給 (分配) され、予備加熱室 2 2 内の単結晶 S i C 基板を 5 0 0 以上の所定の温度 (例えば 8 0 0) となるように予備加熱することができる。即ち、予備加熱室 2 2 にヒータを設置しなくても予備加熱を実現でき、予備加熱室 2 2 の簡素な構造が実現できている。

【 0 0 7 0 】

上記の予備加熱処理を所定時間行った後、シリンダ部 2 9 を駆動し、支持体 2 8 を上昇させる。この結果、単結晶 S i C 基板が下側から貫通孔 5 5 を通過して本加熱室 2 1 内に移動する。これにより、直ちに本加熱処理が開始され、本加熱室 2 1 内の単結晶 S i C 基板を所定の温度 (約 1 8 0 0) に急速に昇温させることができる。

10

【 0 0 7 1 】

次に、坩堝 (収容容器) 2 について説明する。図 3 (a) に示すように、坩堝 2 は互いに嵌合可能な上容器 2 a と下容器 2 b とを備えている。また、この坩堝 2 は、真空下で高温処理を行う場合に後述の炭素ゲッター効果を発揮するように構成されており、具体的には、タンタル金属からなるとともに、炭化タンタル層を内部空間に露出させるようにして備えている。これにより、坩堝 (嵌合容器) 2 に炭素ゲッター機能を良好に発揮させて、その内部空間を高純度のシリコン雰囲気を保つことができる。

【 0 0 7 2 】

更に詳細に説明すると、坩堝 2 は図 3 (b) に示すように、その最表層の部分に T a C 層を形成し、この T a C 層の内側に T a 2 C 層を形成し、更にその内側に基材としてのタンタル金属を配置した構成となっている。なお、タンタルと炭素の結合状態は温度依存性を示すため、前記坩堝 2 は、炭素濃度が高い T a C を最も表層の部分に配置するとともに、炭素濃度が若干低い T a 2 C が内側に配置され、更に内側には、炭素濃度がゼロである基材のタンタル金属を配置した構成となっている。

20

【 0 0 7 3 】

坩堝 2 を加熱処理する際には、図 2 の鎖線で示すように高温真空炉 1 1 の予備加熱室 2 2 に配置し、適宜の温度 (例えば約 8 0 0) で予備加熱する。次に、予め設定温度 (例えば、約 1 8 0 0) まで昇温させておいた本加熱室 2 1 へ、予備加熱室 2 2 内の坩堝 2 をシリンダ部 2 9 の駆動によって移動させ、急速に昇温させる。

【 0 0 7 4 】

なお、本加熱室 2 1 での加熱時において、坩堝 2 内の雰囲気は約 1 P a 以下に維持されることが好ましい。また、上容器 2 a と下容器 2 b とを嵌め合わせたときの嵌合部分の遊びは、約 3 m m 以下であることが好ましい。これによって、実質的な密閉状態が実現され、前記本加熱室 2 1 での加熱処理において坩堝 2 内のシリコン圧力を高めて外部圧力 (本加熱室 2 1 内の圧力) よりも高い圧力とし、不純物がこの嵌合部分を通じて坩堝 2 内に侵入するのを防止することができる。

30

【 0 0 7 5 】

この昇温により、坩堝 2 の内部空間がシリコンの飽和蒸気圧に保たれる。また、前記坩堝 2 は上述したように、その表面が炭化タンタル層に覆われており、当該炭化タンタル層 (T a C 層) が坩堝 2 の内部空間に露出する構成になっている。従って、上述のように真空下で高温処理を続ける限りにおいて、坩堝 2 は図 4 に示すように、炭化タンタル層の表面から連続的に炭素原子を吸着して取り込む機能を奏する。この意味で、本実施形態の坩堝 2 は炭素原子吸着イオンポンプ機能 (イオンゲッター機能) を有するということができる。これにより、加熱処理時に坩堝 2 内の雰囲気に含まれているシリコン蒸気及び炭素蒸気のうち、炭素蒸気だけが坩堝 2 に選択的に吸蔵されるので、坩堝 2 内を高純度のシリコン雰囲気を保つことができる。

40

【 0 0 7 6 】

本実施形態においては、以上のように構成される高温真空炉 1 1 と坩堝 2 を用いて基板から半導体ウエハを製造する。以下の説明において、単に C V D (C h e m i c a l V a p o r D e p o s i t i o n) 法や加熱処理等といった場合は上述した高温真空炉 1

50

1を用いて行うものとする。

【0077】

まず、単結晶SiC基板70をバルク基板として用いて半導体ウエハを製造する第1実施形態について説明する。図5及び図6は、単結晶SiC基板70をバルク基板として半導体ウエハを製造する製造方法の工程を示した工程図である。

【0078】

図5(a)に示すように、バルク基板として4H-SiC単結晶又は6H-SiC単結晶で構成される単結晶SiC基板70を用意する。この単結晶SiC基板70は、直径が2インチ以上の真円度の高い円形の板状に形成されている。本実施形態で用いられるSiC基板10の表面は、(0001)Si面又は(000-1)C面であるとともに、その表面の[1-100]方向及び[11-20]方向のオフ角が4度以下の面であるように構成されている。

10

【0079】

図5(b)に示すように、用意した単結晶SiC基板70の表面にSiをCVD法で蒸着させ、これによってSi層71を形成する。なお、このSi層71の厚みは、50μm以下であることが好ましい。

【0080】

次に、単結晶SiC基板70に3C-SiC多結晶層72をCVD法で形成する。図5(c)に示すように、3C-SiC多結晶層72は、前記Si層71を覆うように蒸着されており、これによってSi層71は外部から遮断された密閉状態になる。なお、3C-SiC多結晶層72の厚みは、100μm以上であることが好ましい。

20

【0081】

次に、前記高温真空炉11を用いた加熱処理を行う。本実施形態においては、加熱処理は、真空中に不活性ガスを導入した希薄ガス雰囲気下で行う。また、加熱処理は、1600以上2300以下の範囲で行うことが好ましい。

【0082】

図5(d)に示すように、加熱処理されることによって、3C-SiC多結晶層72の内側でSi層71が熔融し、Si融液層71aが3C-SiC多結晶層72の内側で形成される。

【0083】

このSi融液層71aは、準安定溶媒エピタキシー法における溶媒(炭素移動媒体)のように機能し、単結晶SiC基板70の表面に4H-SiC単結晶層がエピタキシャル成長する。

30

【0084】

ここでいう準安定溶媒エピタキシー(MSE)法は、シード基板と、このシード基板よりも自由エネルギーが大きいフィード基板と、を対向配置し、両基板の間に厚みの極めて小さいSi熔融層を溶媒として介在させて真空高温環境で加熱処理する方法のことである。この方法により、自由エネルギーの差に基づいてSi熔融層に発生する濃度勾配(温度勾配に基づかない濃度勾配)を駆動力として、シード基板側に単結晶SiCを液相エピタキシャル成長させることができるのである。

40

【0085】

本実施形態においては、単結晶SiC基板70よりも自由エネルギーが高い3C-SiC多結晶層72がフィード基板として機能する。より具体的には、単結晶SiC基板70と3C-SiC多結晶層72との自由エネルギーの差に基づいてSi熔融層に濃度勾配が発生し、この濃度勾配が駆動力となって、3C-SiC多結晶層72からSi融液層71aにSiとCが溶出する。Si融液層71aに取り込まれたCは、単結晶SiC基板70側に移動し、そこでSiと結合することで、4H-SiC単結晶層75が単結晶SiC基板70の表面側で析出するのである。

【0086】

このとき、Si融液層71a中のSiは、4H-SiC単結晶層75の成長に使用され

50

て消費される一方、フィードとして機能する3C-SiC多結晶層72から消費される量と同じ量のSiが供給される。従って、3C-SiC多結晶層72からSiが供給される限りにおいて、Si融液層71aは常に一定の量に保たれることになる。

【0087】

図6(e)に示すように、フィードである3C-SiC多結晶層72がなくなるまでエピタキシャル成長が進行すると、Si融液層71aは外部に露出し、気化して蒸発する。また、4H-SiC単結晶層75は、Si融液層71a側からエピタキシャル成長していくので、単結晶SiC基板70の表面に結晶欠陥があったとしても、その結晶欠陥が4H-SiC単結晶層75に伝播する事態を効果的に防止できる。このように、単結晶SiC基板70の表面の悪影響を効果的に抑制して、高品質なエピタキシャル層を形成することができる。

10

【0088】

次に、平坦化処理を行う。本実施形態においては、上述した坩堝2に当該単結晶SiC基板70を収容して高温真空炉11で加熱処理することで、4H-SiC単結晶層75の表面が自己組織化し、平坦化処理される。より具体的には、坩堝2に4H-SiC単結晶層75が形成された単結晶SiC基板70を収容し、高温真空炉11の予備加熱室22に配置する。そして、坩堝2内を真空かつSi蒸気圧下にした状態で1600以上2300以下の温度範囲で加熱処理を行う。これによって、図6(f)に示すように、4H-SiC単結晶層75の表面が平坦化されて良好な品質の半導体ウエハを得ることができる。

20

【0089】

以上に示したように、第1実施形態の半導体ウエハを製造するための製造方法は、Si層形成工程と、Si層密閉工程と、加熱工程と、成長工程と、を含む。Si層形成工程では、表面がSiCで構成される単結晶SiC基板70の表面にSi層71を形成する。Si層密閉工程では、Si層71が形成された単結晶SiC基板70に3C-SiC多結晶層72を形成することで、Si層71を密閉する。加熱工程では、単結晶SiC基板70を加熱することで、3C-SiC多結晶層72の内側でSi層71を溶融させてSi融液層71aを形成する。成長工程では、加熱制御を行うことで、Si融液層71aが、3C-SiC多結晶層72からCとSiとを取り込むとともに、取り込んだCとSi融液層中のSiとを結合させることで、当該単結晶SiC基板70に4H-SiC単結晶をエピタキシャル成長させる。

30

【0090】

これにより、成長工程において、3C-SiC多結晶層72からSi融液層71aに取り込まれるSiと、Si融液層71aにおいて4H-SiC単結晶の成長のために消費されるSiと、が等量になるように反応が進行する。従って、フィードとして機能する3C-SiC多結晶層72がなくなるまでの間、当該3C-SiC多結晶層72の内側でSi融液が一定量に保たれ、Si融液層71aが炭素移動媒体として適切に機能し続けることになる。これによって、エピタキシャル成長を長時間持続する必要がある大口径ウエハの製造も容易に行うことができる。また、Si融液層71aは密閉されているので、外部から異物が混入するおそれもなく、エピタキシャル成長を良好に進行させることができる。更に、成長工程が進行し、フィードである3C-SiC多結晶層72がなくなると、Si融液層71aが外部に露出してSiが気化するので、Si融液の残渣を除去する作業を省略でき、又は残渣除去作業の負担を効果的に低減することができる。

40

【0091】

また、第1実施形態の半導体ウエハの製造方法においては、単結晶SiC基板70は、4H-SiC単結晶又は6H-SiC単結晶で構成されている。

【0092】

これにより、4H-SiC単結晶基板又は6H-SiC単結晶基板をバルク基板に用いて大口径の半導体ウエハを製造することができる。

【0093】

50

また、第1実施形態の半導体ウエハの製造方法においては、単結晶SiC基板70の表面は、(0001)Si面又は(000-1)C面で構成されている。

【0094】

これにより、4H-SiC単結晶をエピタキシャル成長させる面に(0001)Si面又は(000-1)C面を用いることで、より効率的にエピタキシャル成長を進行させることができる。

【0095】

また、第1実施形態の半導体ウエハの製造方法においては、単結晶SiC基板70の表面が、[11-20]方向及び[1-100]方向のオフ角が4度以下の面となっている。

10

【0096】

即ち、Si融液層71a側から4H-SiC単結晶層75を自発的に多形制御してエピタキシャル成長させることができるので、単結晶SiC基板70の表面にオフ角度を設ける必要がない。これにより、オフ角度が小さくジャスト面に近い下地となる単結晶SiC基板70の表面に結晶欠陥があったとしても、Si融液層71a側からエピタキシャル成長する4H-SiC単結晶層75には、その結晶欠陥が伝播しないので、より高精度なエピタキシャル層を形成することができるのである。このように、本発明の半導体ウエハの製造方法によれば、基板の表面の状態に依存しない高品質な半導体ウエハの製造が可能になる。

【0097】

なお、本発明によって半導体ウエハを製造する場合に特に有利な点の1つは、上述したように、エピタキシャル成長する4H-SiC単結晶層が基板の表面の状態から悪影響を受けることを効果的に抑制できることである。従って、本実施形態ではオフ角度が4度以下の単結晶SiC基板70を用いているが、本発明の製造方法によれば、オフ角度が8度以下の単結晶SiC基板についても、4H-SiC単結晶層を良好に成長させることができる。更には、SiC単結晶基板の表面がジャスト面(オフ角度が0度)のものについても、本発明の製造方法を当然に適用することができる。

20

【0098】

また、第1実施形態の半導体ウエハの製造方法においては、前記成長工程は、真空中又は真空に不活性ガスを導入した希薄ガス雰囲気下であって、1600以上2300以下で加熱制御を行う。

30

【0099】

これにより、エピタキシャル成長を効率的に行うことができる環境で成長工程を進行させることで、高品質な半導体ウエハを製造することができる。

【0100】

また、本実施形態の半導体ウエハの製造方法は、收容工程と、平坦化処理工程と、を含む。前記收容工程では、前記成長工程後に、4H-SiC単結晶が形成された単結晶SiC基板70をTaCで構成される坩堝2に收容する。前記平坦化処理工程では、坩堝2の内部を真空状態でSi蒸気圧下にし、1600以上2300以下の温度範囲で加熱処理を行う。

40

【0101】

これにより、4H-SiC単結晶層75の表面が自発的に分子レベルで平坦化されるので、極めて平滑な表面を持った半導体ウエハを製造することが可能になる。

【0102】

次に、単結晶SiC基板70にグラフェン層(炭化層)77を形成して半導体ウエハを製造する第2実施形態について説明する。図7及び図8は、グラフェン層77を形成した単結晶SiC基板70をバルク基板として半導体ウエハを製造する製造方法の工程を示した工程図である。

【0103】

図7(a)に示すように、第1実施形態と同様の単結晶SiC基板70をバルク基板と

50

して用意する。そして、図7(b)に示すように、この単結晶SiC基板70にグラフェン層(炭化層)77を形成するための炭化処理工程を行う。炭化処理工程は高温真空炉11と坩堝2を用いて行う。まず、単結晶SiC基板70を坩堝2に収容する。そして、高温真空炉11によって坩堝2内を高温かつ真空状態に保つことで、単結晶SiC基板70の表面のSiが昇華し、残留したCによって、単結晶SiC基板70の表面にグラフェン層77が形成される。

【0104】

なお、前記炭化処理工程の加熱処理は、予備加熱工程と、本加熱工程と、を含むことが好ましい。前記予備加熱工程では、単結晶SiC基板70を収容した坩堝2を、予備加熱室において800以上の温度で加熱する。前記本加熱工程では、予め1500以上2300以下の温度で加熱されている本加熱室に前記予備加熱室から前記坩堝2を移動することで、単結晶SiC基板70を1500以上2300以下の温度で加熱する。このように、予備加熱室から本加熱室へ移動させることで急速に昇温させて加熱処理を行うことにより、炭化処理工程を短時間で効率良く行うことができる。更に、炉内圧力が10⁻³Pa以下の減圧下であって、酸素分圧が10⁻⁵Pa以下の状態で加熱処理することが好ましい。

【0105】

次に、図7(c)に示すように、グラフェン層77の表面にSiをCVD法により蒸着させてSi層71を形成する。そして、図7(d)に示すように、Si層71を覆うように、3C-SiC多結晶層72を単結晶SiC基板70にCVD法により蒸着させる。

【0106】

次に、加熱処理を行う。図8(e)に示すように、この加熱処理によってSi層71が溶融しSi融液層71aが形成されると、第1実施形態と同様のエピタキシャル成長が開始される。このエピタキシャル成長によって、単結晶SiC基板70の表面に4H-SiC単結晶層75が形成される。なお、グラフェン層77は、エピタキシャル成長が開始されることによってCが消費される形になって消滅する。

【0107】

ところで、Si層71と単結晶SiC基板70は熱膨張係数の差が大きく、この熱膨張係数の差が原因となって生じる歪みによって、単結晶SiC基板70の表面がダメージを受ける等して、4H-SiC単結晶層の成長に悪影響が生じることがある。この点、第2実施形態の製造方法は、柔軟性のあるグラフェン層77がSi層71と単結晶SiC基板70との間に介在するように構成されている。これにより、図8(e)の加熱処理によってSi層71及び単結晶SiC基板70が熱膨張したとしても、当該グラフェン層77によって歪みが吸収される形になり、4H-SiC単結晶層の成長に悪影響が生じることを効果的に防止できるようになっている。

【0108】

エピタキシャル成長が進行することによって、フィードである3C-SiC多結晶層72がなくなると、図8(f)に示すように、Si融液層71aが外部に露出して気化する。次に、図8(g)に示すように、4H-SiC単結晶層75が形成された単結晶SiC基板70を平坦化処理する。以上の処理によって、4H-SiC単結晶層75が形成された半導体ウエハを得ることができる。なお、平坦化処理については第1実施形態で説明した処理と同様の内容であるのでその説明を省略する。

【0109】

以上に示したように、第2実施形態の半導体ウエハの製造方法において行われるSi形成工程は、単結晶SiC基板70にグラフェン層77を形成する第1工程と、前記第1工程で形成されたグラフェン層77の表面にSi層71を形成する第2工程と、を含む。

【0110】

これにより、加熱工程において、Si層71と単結晶SiC基板70の間に挟まれるグラフェン層77が、Si層71と単結晶SiC基板70の熱膨張係数の差によって生じる歪みを吸収する。これによって、良好な4H-SiC単結晶層75を得ることができる。

10

20

30

40

50

【0111】

次に、導電性の基板に多結晶層を形成することで、表面がSiC多結晶で構成された多結晶SiC基板を形成し、この多結晶SiC基板をバルク基板として半導体ウエハを製造する方法について説明する。

【0112】

まず、4H-SiC単結晶で構成された種結晶を用いて4H-SiC単結晶層75を形成する第3実施形態について説明する。図9、図10及び図11は、導電性部材78の表面に3C-SiC多結晶層79を形成した多結晶SiC基板80に、種結晶を用いて4H-SiC単結晶層75を形成する半導体ウエハの製造方法の工程を示した工程図である。

【0113】

図9(a)に示す導電性部材78は、金属又は黒鉛で構成されたものである。例えば、導電性部材78の材料としては、金属ではW、Ta等が好ましく、黒鉛では等方性グラファイト等が好ましい。図9(b)に示すように、この導電性部材78の表面にCVD法により3C-SiC多結晶層79を成膜させて多結晶SiC基板80を形成する。

【0114】

次に、図9(c)に示すように、4HSiC単結晶で構成される種結晶85を3C-SiC多結晶層79の表面に適宜の方法で設置する。本実施形態の種結晶85は、直径1mmであって厚みが20 μ mに構成されている。そして、この種結晶85を中心に、3C-SiC多結晶層79の表面全体にSi層71をCVD法により成膜する。図9(d)に示すように、種結晶85を覆うようにSi層71を形成することで、種結晶85が外部から遮断された密閉状態になる。なお、Si層71の厚みは50 μ m以下であることが好ましい。

【0115】

次に、多結晶SiC基板80に3C-SiC多結晶層72をCVD法により成膜する。図10(e)に示すように、Si層71を覆うように3C-SiC多結晶層72を形成し、これによってSi層71が外部から遮断された状態にする。なお、3C-SiC多結晶層72の厚みは100 μ m以下であることが好ましい。

【0116】

次に、図10(f)に示すように、耐熱性を有する金属薄板(耐熱板)95を3C-SiC多結晶層72に積層する。なお、この金属薄板95としては、Tiで構成されているものを用いる。本実施形態においては、図10(f)に示す積層状態で後述の加熱処理を行うことで、分子拡散結合が生じ、金属薄板95が3C-SiC多結晶層72に貼り付く形になる。

【0117】

次に、Si層71を熔融させるために加熱処理を行う。この加熱処理によって、Si層71が熔融し、Si融液層71aが形成される。このSi融液層71aは炭素移動媒体として機能する。即ち、自由エネルギーの低い4H-SiC単結晶で構成される種結晶85に対して自由エネルギーが高い3C-SiC多結晶層72がフィード基板として機能し、Si融液層71aを介して炭素を種結晶85側に供給するのである。これにより、種結晶85を中心として4H-SiC単結晶のエピタキシャル成長が開始される。

【0118】

図10(g)に示すように、エピタキシャル成長が開始されると、種結晶85は、3C-SiC多結晶層72の厚み方向(垂直方向)に成長し、やがて金属薄板95まで到達する。図10(h)に示すように、金属薄板95まで成長した後は、種結晶85は前記厚み方向に直交する直交方向(水平方向)に成長し、4H-SiC単結晶層85aを形成する。エピタキシャル成長が進行し、多結晶SiC基板80と金属薄板95との間の3C-SiC多結晶層72が全て消費されると、種結晶85から成長した4H-SiC単結晶層85aの成長が停止する。このとき、成長が停止するのは多結晶SiC基板80の外周又は外周の内側である。このエピタキシャル成長の停止と並行してSi融液層71aは外部に露出し、Siが気化して消滅し、図11(i)に示す状態になる。このように、金属薄板

10

20

30

40

50

95まで垂直方向にエピタキシャル成長した後、水平方向にエピタキシャル成長していくので、基板の表面の悪影響を効果的に抑制して、高品質なエピタキシャル層の形成が可能になっている。

【0119】

次に、4H-SiC単結晶層85aが形成された多結晶SiC基板80を冷却し、図11(j)に示すように、金属薄板95をエッチング等適宜の方法で除去して4H-SiC単結晶層85aの表面を露出させるための露出処理を行う。これにより、高品質な半導体ウエハを得ることができる。なお、図11(j')に示すように、多結晶SiC基板80側をエッチング等することで、金属薄板95が積層されている面と反対側の面(4H-SiC単結晶層85aの表面)を露出させて半導体ウエハとして用いることも可能である。

10

【0120】

以上に示したように、第3実施形態の半導体ウエハは以下のような方法によって製造される。即ち、多結晶SiC基板80の表面は3C-SiC多結晶層72で構成されるとともに、当該表面には4H-SiC単結晶で構成された種結晶85が配置される。Si層形成工程では、種結晶85を覆うように多結晶SiC基板80の表面にSi層71を形成する。Si層密閉工程では、種結晶85を覆うようにSi層71が形成された多結晶SiC基板80に3C-SiC多結晶層72を形成することで、Si層71を密閉する。加熱工程の前には、Si層密閉工程で形成された3C-SiC多結晶層72に、炭素供給源にならない耐熱性の金属薄板95を積層する積層工程を行う。成長工程では、4H-SiC単結晶は、種結晶85を起点として3C-SiC多結晶層72の厚み方向(垂直方向)にエピタキシャル成長し、金属薄板95に到達すると前記厚み方向に直交する方向(水平方向)に4H-SiC単結晶層85aが拡大するようにエピタキシャル成長する。成長工程後に、エピタキシャル成長した4H-SiC単結晶層85aを露出させる処理を行う。

20

【0121】

これにより、エピタキシャル成長によって得ることができる4H-SiC単結晶の形状を種結晶85と金属薄板95によって制御することができる。従って、様々な要求に応じて4H-SiC単結晶層85aのアスペクト比を柔軟に制御することができ、所望の形状の4H-SiC単結晶層が形成された半導体ウエハを製造することができる。

【0122】

また、第3実施形態の半導体ウエハの製造方法においては、多結晶SiC基板80は、導電性部材78の表面に3C-SiC多結晶層79をCVD法により成膜して構成される。

30

【0123】

これにより、製造コストを低減することができる。

【0124】

また、第3実施形態の半導体ウエハの製造方法においては、導電性部材78は、W、Ta又は等方性グラファイトで構成されている。

【0125】

これにより、強度及び耐熱性に優れた材料を用いることで、加熱工程及び成長工程において行われる加熱処理に十分に耐えることができる基板を用いて半導体ウエハを製造することができる。

40

【0126】

また、第3実施形態の半導体ウエハの製造方法においては、金属薄板95は、Tiによって構成されている。

【0127】

これにより、耐熱性に優れたTiによって、成長工程の加熱制御による4H-SiC単結晶の成長方向を適切に制御することができる。

【0128】

次に、複数の凹部が形成されている多結晶SiC基板を用いて半導体ウエハを製造する方法について説明する。図12(a)は、複数チップ分の半導体ウエハの模式図である。

50

図12(b)は、複数チップ分の半導体ウエハの製造に用いる金属薄板105の模式図である。図13は、金属薄板105を多結晶SiC基板100に積層する様子を模式的に示した斜視図である。

【0129】

図12に示すように、半導体ウエハは、半導体デバイスの複数チップ分のもとなるものであり、この半導体ウエハが切り分けられることで、半導体デバイスの1チップに必要なサイズを得ることができるのである。

【0130】

まず、第3実施形態で説明した種結晶を用いて4H-SiC単結晶層を形成する方法を、複数チップ分の半導体ウエハの製造に適用した第4実施形態の製造方法について説明する。図14、図15及び図16は、複数の凹部が形成される多結晶SiC基板100に、種結晶85を用いて4H-SiC単結晶層85aを凹部ごとに形成して半導体ウエハを製造する製造方法の工程の一部を示す工程図である。

【0131】

図14(a)に示すように、複数の凹部が形成された導電性部材98を用意する。この導電性部材98には、熱エッチングや研磨等の適宜の手段によって、半導体デバイス1チップサイズに対応した凹部が形成されている。なお、導電性部材98は、第3実施形態で説明した導電性部材78と同様の材料で構成されている。

【0132】

次に、図14(b)に示すように、導電性部材98の表面に3C-SiC多結晶層99をCVD法により成膜させる。上述したように、導電性部材98には複数の凹部が形成されているので、3C-SiC多結晶層99は、この凹部の形状に応じて成膜される。従って、多結晶SiC基板100は、その表面に複数の凹部を有するように構成されることになる。

【0133】

次に、図14(c)に示すように、凹部の中心に直径1mmであって厚みが20μmの種結晶85を配置する。この種結晶85は、凹部のそれぞれに配置される。次に、図14(d)に示すように、凹部のそれぞれにSi層71を形成する。本実施形態においては、機械的なマスクを用いたCVD法によって、凹部のそれぞれにSi層71が種結晶85を覆うように形成される。

【0134】

次に、CVD法により、3C-SiC多結晶層99を多結晶SiC基板100に蒸着して、凹部のそれぞれに形成されるSi層71を密閉状態にする。

【0135】

次に、図15(f)に示す金属薄板105を多結晶SiC基板100に積層する。図12(b)及び図13に示すように、金属薄板105には、貫通孔106が複数形成されている。貫通孔106は、多結晶SiC基板100の凹部を構成する壁部の端面に対面するように形成されている。本実施形態においては、凹部は平面視において矩形状に形成されており、貫通孔106はこの矩形の4隅に対応するように配置されている。なお、この金属薄板105は、第3実施形態で説明した金属薄板95と同様の材料で構成されている。

【0136】

次に、それぞれの凹部に形成されたSi層71を溶融させるための加熱処理を行う。図15(g)に示すように、加熱処理によって種結晶85が凹部のそれぞれでエピタキシャル成長する。種結晶85は、最初は垂直方向に成長するが、垂直方向の3C-SiC多結晶層99がなくなると(金属薄板105まで到達すると)、水平方向の成長を始める。図15(h)に示すように、水平方向に消費する3C-SiC多結晶層99がなくなると(凹部を形成している壁部まで4H-SiC単結晶層85aが到達すると)、エピタキシャル成長は停止する。なお、この時点でSi融液層71aは、金属薄板105に形成される貫通孔106の部分まで移動するので、Si融液層71aの密閉状態が解除される。従って、上記エピタキシャル成長の停止とほぼ同時に、Si融液は当該貫通孔106を通じて

10

20

30

40

50

気化する。

【0137】

以上の処理によって、凹部にSi融液層71aの残渣が残ることなく、凹部の形状に応じた4H-SiC単結晶層85aが当該凹部のそれぞれに生成されることになる。次に、図16(i)に示すように金属薄板105を除去することで、4H-SiC単結晶層85aを露出させる。なお、図16(i')に示すように、多結晶SiC基板100側をエッチング又は研磨等により除去することで、4H-SiC単結晶層85aを露出させても良い。

【0138】

以上に示したように、第4実施形態の半導体ウエハは以下のような製造方法によって製造される。即ち、多結晶SiC基板100には凹部が複数形成されており、凹部のそれぞれに種結晶85が配置される。Si層形成工程では、種結晶85を覆うようにSi層71を凹部ごとに形成する。Si層密閉工程では、多結晶SiC基板100に3C-SiC多結晶層99を形成することで、凹部ごとに形成されるSi層71を密閉する。加熱工程の前に積層される金属薄板105には、隣り合う凹部の間にある壁部の位置に対応させて複数の貫通孔106が形成されている。

10

【0139】

これにより、半導体デバイス1チップごとに凹部を形成することで、複数チップ分の4H-SiC単結晶が形成された半導体ウエハを効率的に製造することができる。また、3C-SiC多結晶層99がなくなると、壁部の位置に応じて形成された貫通孔106からSi融液が気化するので、4H-SiC単結晶層85aの成長を邪魔することなく、凹部にSi融液が残ってしまう事態を効果的に防止できる。

20

【0140】

次に、Si片111を用いて種結晶を局所的に複数生成し、それぞれの種結晶をエピタキシャル成長させることで、多結晶SiC基板100に4H-SiC単結晶層85aを形成する第5実施形態について説明する。図17から図20までは、複数の凹部が形成される多結晶SiC基板100に、Si片111を用いて形成した種結晶125を用いて4H-SiC単結晶層125aを凹部ごとに形成する半導体ウエハの製造方法の工程を示す工程図である。

【0141】

図17(a)及び図17(b)に示すように、CVD法により導電性部材98に3C-SiC多結晶層99を成膜する。なお、導電性部材98は、第4実施形態と同様のものを用いる。これによって、第4実施形態と同様に、表面に複数の凹部が形成された多結晶SiC基板100を得ることができる。

30

【0142】

次に、図17(c)に示すように、Si片111を凹部ごとに配置する。本実施形態においては、直径10mm以下の開口部を有するマスクを用いてCVD法によりSi片111を凹部に蒸着する。マスクの開口部が凹部の中心部に一致するようにマスク処理がなされ、これにより、Si片111は凹部の底面の中心に形成されることになる。また、Si片111の厚みは20µm以下であることが好ましい。

40

【0143】

次に、CVD法により、多結晶SiC基板100のそれぞれの凹部に3C-SiC多結晶層99を形成する。これにより、図17(d)に示すように、Si片111が外部から密閉された状態になり、凹部の一部が3C-SiC多結晶層99に塞がれたような状態になる。なお、このとき蒸着させる3C-SiC多結晶層99の厚みは20µm以下であることが好ましい。

【0144】

次に、種結晶を得るための加熱処理を行う。この加熱処理によってSi片111が溶融し、微小なSi融液111aが3C-SiC多結晶層99の内側に形成される。この微小なSi融液111aは炭素移動媒体として機能し、図18(e)に示すように、当該Si

50

融液 111a と多結晶 SiC 基板 100 との間に微小な種結晶 125 がエピタキシャル成長する。

【0145】

図 18 (f) に示すように、種結晶 125 は垂直方向に成長し、多結晶 SiC 基板 100 の上面に達してその一部が外部に露出する形になる。このとき、Si 融液 111a は外部に露出し、気化する。なお、この種結晶 125 の高さは、10 μm 以下であることが好ましい。

【0146】

次に、図 18 (g) に示すように、凹部に Si 層 71 を再び形成する。本実施形態においては、Si 層 71 は、露出した種結晶 125 が外部から隠れるように形成する。Si 層 71 は、マスクを用いた CVD 法により凹部ごとに形成される。この Si 層 71 の厚みは、50 μm 以下であることが好ましい。更に、図 18 (h) に示すように、この Si 層 71 が外部から遮断されるように 3C-SiC 多結晶層 99 を成膜する。このとき、蒸着される 3C-SiC 多結晶層 99 の厚みは 100 μm 以上であることが好ましい。

【0147】

次に、図 19 (i) に示すように、3C-SiC 多結晶層 99 に金属薄板 105 を積層する。この金属薄板 105 は、第 4 実施形態で用いたものと同様のものであり、複数の貫通孔 106 が形成されたものである。次に、Si 層 71 を溶融させるための加熱処理を行う。図 19 (j) に示すように、この加熱処理によって Si 層 71 が溶融し、Si 融液層 71a が 3C-SiC 多結晶層 99 の内側に形成される。

【0148】

更に加熱を継続すると、Si 融液層 71a が炭素移動媒体として機能し、フィード側となる 3C-SiC 多結晶層 99 から C を取り込み、当該 C を、シード側となる種結晶 125 に供給する。これにより、種結晶 125 がエピタキシャル成長する。図 19 (k) に示すように、種結晶 125 は、当初は垂直方向にエピタキシャル成長するが、その後、凹部を埋めるように水平方向にエピタキシャル成長する。フィード側の 3C-SiC 多結晶層 99 がなくなったところでエピタキシャル成長が停止し、それとほぼ同時に、Si 融液層 71a は金属薄板 105 の貫通孔 106 を通じて気化する。

【0149】

そして、図 20 (l) に示すように金属薄板 105 を除去し、又は図 20 (l') に示すように SiC 基板 100 側を除去することで、4H-SiC 単結晶層 125a を露出させる。これにより、目的に応じた半導体ウエハを得ることができる。

【0150】

以上に示したように、第 5 実施形態の半導体ウエハは以下の工程を含む製造方法によって製造される。即ち、多結晶 SiC 基板 100 に複数の凹部が形成されており、当該凹部の表面は 3C-SiC 多結晶で構成されている。また、当該製造方法は、配置工程と、Si 片密閉工程と、Si 片加熱工程と、種結晶成長工程と、を含む。前記配置工程では、凹部のそれぞれに、単一又は複数の 4H-SiC 種結晶を局所的に生成するための Si 片 111 を配置する。前記 Si 片密閉工程では、Si 片 111 が配置された凹部に 3C-SiC 多結晶層を形成することで、Si 片 111 を密閉する。前記 Si 片加熱工程では、SiC 基板 100 を加熱することで、3C-SiC 多結晶層の内側で Si 片を溶融させて Si 融液 111a にする。前記種結晶成長工程では、加熱制御を行うことで、Si 融液 111a が、前記 3C-SiC 多結晶層から C と Si とを取り込むとともに、取り込んだ C と Si 融液層中の Si とを結合させる。これにより、4H-SiC 単結晶を 3C-SiC 多結晶層 99 の厚み方向にエピタキシャル成長させて、4H-SiC 単結晶で構成される種結晶 125 を局所的に形成する。そして、前記 Si 層形成工程では、種結晶 125 を覆うように Si 層 71 を凹部ごとに形成する。前記 Si 層密閉工程では、SiC 基板 100 に 3C-SiC 多結晶層 99 を形成することで、凹部ごとに形成される Si 層 71 を密閉する。前記加熱工程の前には、前記 Si 層密閉工程で形成された 3C-SiC 多結晶層に、炭素供給源とならない金属薄板 105 を積層する積層工程を行う。前記成長工程では、前記

10

20

30

40

50

4H-SiC単結晶は、前記種結晶を起点として3C-SiC多結晶層99の厚み方向にエピタキシャル成長し、金属薄板105に到達すると、前記厚み方向に直交する方向に4H-SiC単結晶層125aが拡大するようにエピタキシャル成長する。前記成長工程後に、エピタキシャル成長した4H-SiC単結晶層を露出させる処理を行う。

【0151】

これにより、半導体デバイス1チップごとに凹部を形成することで、複数チップ分の4H-SiC単結晶が形成された半導体ウエハを効率的に製造することができる。また、Si片を用いて製造される種結晶125と金属薄板105によって、4H-SiC単結晶層125aのアスペクト比を柔軟に制御することができる。これによって、所望の形状の4H-SiC単結晶層が形成された半導体ウエハを製造することができる。

10

【0152】

また、本実施形態の半導体ウエハの製造方法においては、耐熱板としての金属薄板105には、Si融液を蒸発させるために、隣り合う凹部の間にある壁部の位置に対応させて複数の貫通孔106が形成されている。

【0153】

これにより、3C-SiC多結晶層99がなくなると、壁部の位置に応じて形成された貫通孔106からSi融液が気化するので、4H-SiC単結晶層125aの成長を邪魔することなく、凹部にSi融液が残ってしまう事態を効果的に防止できる。

【0154】

以上に本発明の実施形態を説明したが、上記の構成は更に以下のように変更することができる。

20

【0155】

上記実施形態の製造方法は、多形制御を利用して4H-SiC単結晶層を基板に形成するように変更することができる。より具体的には、多結晶SiC基板100の凹部に紫外線レーザを照射することで、凹部の一部(例えば中心部)を局所的に加熱する。このときの局所の範囲は、直径10 μ m以下のサイズであることが好ましい。この加熱によって多形制御が行われ、4H-SiC単結晶又は6H-SiC単結晶で構成される核部分が形成される。次に、このようにして形成された核部分を覆うようにSi層を形成する。以降は、第4実施形態で説明した種結晶125をエピタキシャル成長させるための工程と同様の工程を行うことで、紫外線レーザと金属板によって形状が制御された4H-SiC単結晶層を得ることができる。加熱部分を精密に制御できる紫外線レーザを用いることで、エピタキシャル成長の起点となる部分を正確に制御することができ、4H-SiC単結晶層の形状をより精密に制御できる。なお、局部を加熱する手段は紫外線レーザに限定される訳ではなく、適宜の手段を用いることができる。

30

【0156】

また、多結晶SiC基板100に複数形成されるそれぞれの凹部の中心部に突起部分が形成されるように構成し、4H-SiC単結晶のエピタキシャル成長の起点としてこの突起部分を利用することもできる。即ち、突起部分の上にSi層を形成し、このSi層を覆うように、3C-SiC多結晶層を形成する。以降は、第1実施形態や第4実施形態と同様の工程を経ることで、多結晶SiC基板100上に4H-SiC単結晶を形成することができる。凹部の底面から突出する突起部分は、フィード基板との間の距離が短くなってエピタキシャル成長が進行し易い環境になるので、この突起部分を起点として効率的なエピタキシャル成長が可能になるのである。なお、多結晶SiC基板100を形成した後に、凹部に4H-SiC単結晶又は6H-SiC単結晶を成長させ、この成長させた微小突起を前記突起部分とすることもできる。なお、この突起部分の大きさとしては、直径が10 μ mであって、高さが20 μ m程度であることが好ましい。

40

【0157】

また、上記実施形態の製造方法に加えて、CVD法により蒸着させる3C-SiC多結晶の不純物濃度を調整しておくことで、エピタキシャル成長させる4H-SiC単結晶の不純物濃度を調整するように構成することもできる。

50

【 0 1 5 8 】

これにより、例えば、高濃度エピタキシャル層（窒素濃度換算 1 0 の 1 7 ~ 1 9 乗）又は高純度活性層エピタキシャル層（窒素濃度換算 1 0 の 1 3 ~ 1 5 乗）の 4 H - S i C 単結晶層が形成された基板ウエハの製造が可能になる。

【 0 1 5 9 】

また、上記実施形態の製造方法において、成長工程に、以下のような工程を含めることができる。即ち、前記成長工程は、厚み方向成長工程と、水平方向成長工程と、を含む。前記厚み方向成長工程では、加熱温度を一定温度に保持することで S i 融液層の過飽和度の変動を制限して、ヘテロ結晶多形の単一の 4 H - S i C 単結晶が厚み方向にエピタキシャル成長するように制御する。前記水平方向成長工程では、前記厚み方向成長で単一の 4 H - S i C 単結晶がエピタキシャル成長した後に、冷却過程と昇温過程からなる温度変動過程を複数回繰り返すことで、前記基板の表面に水平な方向に単一の微小 4 H - S i C 単結晶の成長を促す。

10

【 0 1 6 0 】

これにより、単一の微小 4 H - S i C 単結晶を成長させるとともに、その形状を制御することが可能になる。

【 0 1 6 1 】

また、上記実施形態では、耐熱板としての金属薄板は T i によって構成されているが、耐熱セラミックで金属薄板を構成することもできる。これ以外にも、耐熱板は、成長工程において、炭素供給源とならず、加熱処理に耐える耐熱性を有する適宜の材料を用いて構成することができる。

20

【 0 1 6 2 】

また、金属薄板 1 0 5 に形成する貫通孔 1 0 6 の構成は事情に応じて適宜変更することができる。また、第 3 実施形態の金属薄板 9 5 に貫通孔を形成するように構成することもできる。

【 0 1 6 3 】

ところで、公知の準安定溶媒エピタキシー（M S E）法によるエピタキシャル成長は、真空環境下で加熱制御することが条件である。この点、本発明の半導体ウエハの製造方法においては、エピタキシャル成長を行わせる工程（成長工程）では S i 層 7 1 を密閉した状態で加熱処理を行うので、S i 融液層 7 1 a が存在する 3 C - S i C 多結晶層 7 2 の内側が真空状態と同等の状態になっている。従って、上記実施形態を、加熱制御のみによって 4 H - S i C 単結晶をエピタキシャル成長させる構成に変更することも可能である。また、本発明の半導体ウエハの製造方法によれば、S i 融液層 7 1 a を保持するための構成も必要なく、半導体ウエハを製造するための工程及び処理の簡素化を容易に実現できる。このように、従来の準安定溶媒エピタキシー法に比べ、本発明の製造方法は、効率性の観点から有利な構成であるといえる。

30

【 0 1 6 4 】

また、本発明を適用する限りにおいて、以上に説明してきた製造方法の一部を変更することができることは勿論である。また、上記実施形態で説明した温度条件や圧力条件等は一例であって、装置の構成や製造する半導体ウエハの用途等の事情に応じて適宜変更することができる。

40

【 符号の説明 】


【 0 1 6 5 】

- 7 0 単結晶 S i C 基板（基板）
- 7 1 S i 層
- 7 1 a S i 融液層
- 7 8 導電性部材
- 7 9 3 C - S i C 多結晶層
- 8 0 多結晶 S i C 基板（基板）
- 9 5 金属薄板（耐熱板）


50

- 9 8 導電性部材
- 9 9 3 C - S i C 多結晶層
- 1 0 0 多結晶 S i C 基板 (基板)
- 1 1 1 S i 片
- 1 1 1 a S i 融液
- 1 0 5 金屬薄板


【 図 1 】



【 図 2 】




【 図 4 】



【 図 5 】


(a)




(b)



(c)




(d)




【 図 6 】

(e)



(f)



【 図 7 】


(a)




(b)




(c)




(d)




【図 8】




【図 9】




【図 10】




【図 11】




【図 1 2】




【図 1 3】




【図 1 4】




【図 1 5】




【図 16】




【図 17】





【図 18】



【図 19】




【 図 20 】




【図3】

(a)



(b)



フロントページの続き

- (56)参考文献 特開2005-001899(JP,A)
特開2004-292305(JP,A)
特開2009-062247(JP,A)
特開2010-265126(JP,A)
特開2009-188117(JP,A)
特開2006-117512(JP,A)
北田 知己 他,エピタキシャル膜4H-SiCの三角欠陥の構造解析と3C分布,第70回応用物理学会学術講演会講演予稿集,2009年9月8日,Vol.1,390,11a-M-5

(58)調査した分野(Int.Cl.,DB名)

H01L 21/20
H01L 21/205
H01L 21/208
H01L 21/368
C30B 1/00 - 35/00
JSTPlus/JSTChina/JST7580(JDreamIII)