

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2014-225194
(P2014-225194A)

(43) 公開日 平成26年12月4日(2014.12.4)

(51) Int.Cl.	F I	テーマコード (参考)
G06F 17/50 (2006.01)	G06F 17/50 654A	5B046
H01L 21/82 (2006.01)	H01L 21/82 C	5F064

審査請求 未請求 請求項の数 10 O L (全 18 頁)

(21) 出願番号 (22) 出願日 (出願人による申告)平成24年度、独立行政法人科学技術振興機構、戦略的創造研究推進事業(個人型研究(さきがけ))に関する委託研究、産業技術力強化法第19条の適用を受ける特許出願	特願2013-105024 (P2013-105024) 平成25年5月17日 (2013.5.17)	(71) 出願人 504171134 国立大学法人 筑波大学 茨城県つくば市天王台一丁目1番1 (74) 代理人 100100549 弁理士 川口 嘉之 (74) 代理人 100123319 弁理士 関根 武彦 (74) 代理人 100105407 弁理士 高田 大輔 (72) 発明者 山際 伸一 茨城県つくば市天王台一丁目1番1 国立 大学法人筑波大学内 Fターム(参考) 5B046 AA08 BA02 BA03 DA06 5F064 AA04 BB40 EE47 HH01 HH06 HH08 HH10 HH11 HH13 HH14 HH15 HH17
---	--	---


(54) 【発明の名称】 ハードウェア設計装置、及びハードウェア設計用プログラム

(57) 【要約】

【課題】パイプライン処理の演算内容に応じたパイプラインハードウェアのモデルを自動生成可能とする。

【解決手段】ストリームデータを処理するためのパイプライン処理に使用可能な複数のハードウェアコンポーネントの定義を含むコンポーネント情報と、前記パイプライン処理で行われる演算が記述されたプログラムと、前記演算における入力及び出力の定義を少なくとも含む定義情報とを用いて、前記演算の内容及び前記定義情報に応じた2以上のハードウェアコンポーネントを前記コンポーネント情報に基づき特定し、前記2以上のハードウェアコンポーネントが前記パイプライン処理を行うように合成されたパイプラインハードウェアのハードウェア記述言語による記述を生成する。

【選択図】 図2



【特許請求の範囲】**【請求項 1】**

ストリームデータを処理するためのパイプライン処理に使用可能な複数のハードウェアコンポーネントの定義を含むコンポーネント情報と、前記パイプライン処理で行われる演算が記述されたプログラムと、前記演算における入力及び出力の定義を少なくとも含む定義情報とを用いて、前記演算の内容及び前記定義情報に応じた 2 以上のハードウェアコンポーネントを前記コンポーネント情報に基づき特定し、前記 2 以上のハードウェアコンポーネントが前記パイプライン処理を行うように合成されたパイプラインハードウェアのハードウェア記述言語による記述を生成する制御装置を含むハードウェア設計装置。

10

【請求項 2】

前記プログラムは、前記演算を行うプロセッサを識別子の記述により指定可能なストリームコンピューティング向けのプログラム言語で記述され、

前記制御装置は、前記プログラム中の演算に関して識別子の指定が記述されている場合には、当該演算によって得られる出力データの書き込みアドレスを示すカウンタ値を出力するカウンタを含む前記パイプラインハードウェアのハードウェア記述言語による記述を生成し、

前記カウンタから出力されるカウンタ値は、前記演算の実行毎に変更される

請求項 1 に記載のハードウェア設計装置。

20

【請求項 3】

前記制御装置は、前記プログラムに記述された前記パイプライン処理で実行される演算の構文解析を行い、前記演算の代入部分を幹ノードとし、この幹ノードの左側に前記パイプライン処理の出力データを示す葉ノードが置かれ、且つ幹ノードの右側が前記パイプライン処理に係る複数の入力データのそれぞれを示す葉ノードと前記複数の入力データを用いて前記出力データを算出するために使用される演算子を示す枝ノードとを含む二分木構造で表された抽象構文木の生成を試行し、前記抽象構文木が生成されないときにエラーを出力する

請求項 1 又は 2 に記載のハードウェア設計装置。

【請求項 4】

前記制御装置は、前記抽象構文木が生成されたときに、前記枝ノードに対する 2 つの入力のそれぞれにおける遅延が均等になるように遅延を挿入し、挿入した遅延を含む前記パイプラインハードウェアのハードウェア記述言語による記述を生成する

請求項 3 に記載のハードウェア設計装置。

30

【請求項 5】

前記制御装置は、前記コンポーネント情報が同一の演算タイプを有する複数のハードウェアコンポーネントの定義を含むときに、演算による遅延が最も小さいハードウェアコンポーネントを前記 2 以上のハードウェアコンポーネントの 1 つとして選択する

請求項 1 から 4 のいずれか 1 項に記載のハードウェア設計装置。

【請求項 6】

ストリームデータを処理するためのパイプライン処理に使用可能な複数のハードウェアコンポーネントの定義を含むコンポーネント情報と、前記パイプライン処理で行われる演算が記述されたプログラムと、前記演算における入力及び出力の定義を少なくとも含む定義情報とを用いて、前記演算の内容及び前記定義情報に応じた 2 以上のハードウェアコンポーネントを前記コンポーネント情報に基づき特定するステップと、

特定された 2 以上のハードウェアコンポーネントが前記パイプライン処理を行うように合成されたパイプラインハードウェアのハードウェア記述言語による記述を生成するステップと

をコンピュータに実行させるハードウェア設計用プログラム。

40

【請求項 7】

前記プログラムは、前記演算を行うプロセッサを識別子の記述により指定可能なストリ

50

ームコンピューティング向けのプログラム言語で記述され、

前記制御装置は、前記プログラム中の演算に関して識別子の指定が記述されている場合には、当該演算によって得られる出力データの書き込みアドレスを示すカウンタ値を出力するカウンタを含む前記パイプラインハードウェアのハードウェア記述言語による記述を生成するステップを前記コンピュータに実行させ、

前記カウンタから出力されるカウンタ値は、前記演算の実行毎に変更される請求項 6 に記載のハードウェア設計用プログラム。

【請求項 8】

前記プログラムに記述された前記パイプライン処理で実行される演算の構文解析を行うステップと、

前記演算の代入部分を幹ノードとし、この幹ノードの左側に前記パイプライン処理の出力データを示す葉ノードが置かれ、且つ幹ノードの右側が前記パイプライン処理に係る複数の入力データのそれぞれを示す葉ノードと前記複数の入力データを用いて前記出力データを算出するために使用される演算子を示す枝ノードとを含む二分木構造で表された抽象構文木の生成を試行するステップと、

前記抽象構文木が生成されないときにエラーを出力するステップと

を前記コンピュータに実行させる請求項 6 又は 7 に記載のハードウェア設計用プログラム。

【請求項 9】

前記抽象構文木が生成されたときに、前記枝ノードに対する 2 つの入力のそれぞれにおける遅延が均等になるように遅延を挿入するステップと、

挿入した遅延を含む前記パイプラインハードウェアのハードウェア記述言語による記述を生成するステップと

を前記コンピュータに実行させる請求項 8 に記載のハードウェア設計用プログラム。

【請求項 10】

前記コンポーネント情報が同一の演算タイプを有する複数のハードウェアコンポーネントの定義を含むときに、演算による遅延が最も小さいハードウェアコンポーネントを前記 2 以上のハードウェアコンポーネントの 1 つとして選択するステップ

を前記コンピュータに実行させる請求項 6 から 9 のいずれか 1 項に記載のハードウェア設計用プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ハードウェア設計装置、及びハードウェア設計用プログラムに関する。

【背景技術】

【0002】

現在、ネットワークには、様々なセンサ及びデバイスが接続され、これらのセンサ及びデバイスから刻々と出力されるデータがネットワーク上でデータストリームを形成する。データストリームを形成するデータ（ストリームデータと呼ばれる）を滞りなく処理する（リアルタイムに処理する）手法として、ストリームコンピューティングがある。

【0003】

ストリームコンピューティングでは、ストリームデータに関して所定のデータ単位が入力として決定され、このデータ単位に対する複数の処理（演算）が直列に実行されるパイプライン処理が行われる。

【0004】

パイプライン処理を実行する典型的な環境として、GPU（Graphical Processing Unit）を用いたソフトウェア処理がある。GPUは、並列処理を実行可能な複数のプロセッサを含んでおり、パイプライン処理の手順を記述したプログラムに従って、各プロセッサにパイプライン処理に係る複数の処理を実行させることで、パイプライン処理結果を得ることができる。

10

20

30

40

50

【 0 0 0 5 】

OpenCLのような、GPU向けのプログラミング言語では、GPUが並列処理を実行可能な複数のプロセッサを有することを考慮した、パイプライン処理手順を記述することができる。例えば、プログラム上で、パイプライン処理に係る複数の演算を、複数のプロセッサに割り当てることができる。

【 先行技術文献 】

【 特許文献 】

【 0 0 0 6 】

【 特許文献 1 】 特開 2 0 1 2 - 1 7 4 2 6 8 号 公 報

【 非特許文献 】

【 0 0 0 7 】

【 非特許文献 1 】 “ OpenCL規格を用いたFPGAデザインの導入 ”、[online]、アルテラ、[平成 2 5 年 5 月 1 3 日 検 索]、インターネット <URL: http://www.altera.co.jp/literature/wp/wp-01173-openc1_j.pdf >

【 非特許文献 2 】 Mencer, O., ASC, "a stream compiler for computing with FPGAs, Computer-Aided Design of Integrated Circuits and Systems," IEEE Transactions on (Volume:25, Issue: 9), pp. 603 - 1617, Sept. 2006.

【 非特許文献 3 】 Shinichi Yamagiwa, leonel Sousa, "Caravela: A Novel Stream-Based Distributed Computing Environment," Computer, vol.40, no.5, pp.70-77, May 2007

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 0 8 】

しかしながら、GPU及びGPUを用いたシステムは、回路規模が大きく、またコストの上昇を招来する。このため、パイプライン処理を行うために、GPU乃至GPUシステムを導入することが困難、又は非現実的である場合が少なくない。

【 0 0 0 9 】

このため、ストリームデータ、ストリームデータに対して行う処理（演算）の内容などに応じたパイプライン処理を実行するハードウェア（パイプライン処理用のデジタル回路：パイプラインハードウェアと呼ぶ）の開発が求められている。

【 0 0 1 0 】

パイプラインハードウェアを設計する際には、パイプライン処理で実行される複数の演算（四則演算等）をそれぞれ実行する複数の演算コンポーネント（「ハードウェアコンポーネント」と呼ぶ。以下単に「コンポーネント」と表記）が用意され、演算の順序に従って複数のコンポーネントが配線により接続される。パイプラインハードウェアにはクロックが入力され、クロック毎に演算が進められる。演算に係る遅延（ディレイ）はクロック数として定義される。

【 0 0 1 1 】

従来におけるハードウェア記述言語（hardware description language : HDL）を用いたパイプラインハードウェアの設計では、設計者がパイプライン処理における演算内容に応じて複数のコンポーネントを選択し、選択したコンポーネント間の配線接続によってパイプラインハードウェアを設計する。このとき、設計者がコンポーネント間のデータ到達タイミングを計りながら、最終的な演算結果が正しく出力されるための遅延（ディレイ）をマニュアル操作で挿入する。

【 0 0 1 2 】

コンポーネントは様々な遅延を持つ。例えば、加算器は、実装技術（LSIのプロセス）の違いにより遅延が異なる。さらに、積算回路については繰り返し処理が伴うことで遅延が可変となることがある。このように、パイプラインハードウェアの設計では、各コンポーネントの遅延を考慮することにより、全体の時間バランスを考慮することが要求される。

10

20

30

40

50

【 0 0 1 3 】

しかしながら、例えば、コンポーネントの入れ替え（選択変更）により、コンポーネント自体の遅延が変化した場合には、この変化をコンポーネント間に挿入されたディレイで吸収できない場合が起こり得る。この影響がパイプライン全体に及ぶ場合には、パイプラインハードウェアの設計を最初からやり直すことが要求される虞があった。このように、設計者に対して、コンポーネントの選択と、挿入する遅延の考慮とを慎重に行うことが要求され、これは設計者にとって大きな負担であった。

【 0 0 1 4 】

現在のところ、パイプライン処理の演算内容に応じたパイプラインハードウェアのひな形となるモデルを自動的に生成する機構はない。このため、コンポーネントの特性と、コンポーネントのパイプラインへの適用を、目的とするパイプラインハードウェアに応じて一意に決定可能な機構、特に、コンポーネントを考慮した遅延を自動的に挿入可能な機構もない。

10

【 0 0 1 5 】

本発明は、上記の事情に鑑みなされたものであり、パイプライン処理の演算内容に応じたパイプラインハードウェアのモデルを自動的に生成可能な技術を提供することを目的とする。

【課題を解決するための手段】

【 0 0 1 6 】

本発明は、上記課題を解決するために以下の手段を採用する。すなわち、本発明は、ストリームデータを処理するためのパイプライン処理に使用可能な複数のハードウェアコンポーネントの定義を含むコンポーネント情報と、前記パイプライン処理で行われる演算が記述されたプログラムと、前記演算における入力及び出力の定義を少なくとも含む定義情報とを用いて、前記演算の内容及び前記定義情報に応じた2以上のハードウェアコンポーネントを前記コンポーネント情報に基づき特定し、前記2以上のハードウェアコンポーネントが前記パイプライン処理を行うように合成されたパイプラインハードウェアのハードウェア記述言語による記述を生成する制御装置を含むハードウェア設計装置である。

20

【 0 0 1 7 】

また、本発明は、上記した制御装置における処理をコンピュータに実行させるハードウェア設計用プログラム、このようなプログラムを記録したコンピュータ読み取り可能な記録媒体、及び上記制御装置によるパイプラインハードウェア記述の生成方法としても特定することができる。

30

【発明の効果】

【 0 0 1 8 】

本発明によれば、パイプライン処理の演算内容に応じたパイプラインハードウェアのモデルを自動的に生成可能な技術を提供することができる。

【図面の簡単な説明】

【 0 0 1 9 】

【図1】図1は、ハードウェア設計用プログラムの実行によってハードウェア設計装置として機能する情報処理装置（コンピュータ）の構成例を示す図である。

40

【図2】図2は、SPCの仕組みを説明する図である。

【図3】図3は、XMLで記述されたフローモデルの例を示す。

【図4】図4は、カウンタ生成に係る処理を説明する図である。

【図5】図5は、コンポーネントの定義ファイルの例を示す。

【図6】図6は、コンポーネントの選択に係る説明図である。

【図7】図7は、抽象構文木の例を示す図である。

【図8】図8は、演算式“ $a[id] = b[id] + c[id] * d[id] - e[id]$ ”に応じて作成されたパイプラインハードウェアのモデル（HAM）における遅延を説明する図である。

【図9】図9は、遅延挿入の例を示す説明図である。

【図10】図10は、CPUによって実行されるSPCにおける処理を大略して示すフロ

50

ーチャートである。

【図 1 1】図 1 1 は、HDL によるパイプラインハードウェアの記述例を示す。

【発明を実施するための形態】

【0020】

以下、図面を参照して本発明の実施形態について説明する。実施形態の構成及び設定は例示であり、本発明は実施形態の構成及び設定に限定されない。

【0021】

以下、実施形態に係るハードウェア設計用プログラム、及びハードウェア設計用プログラムの実行によりハードウェア設計装置として機能する情報処理装置（コンピュータ）について説明する。

【0022】

ハードウェア設計用プログラムは、ストリームデータを処理するためのパイプライン処理に使用可能な複数のハードウェアコンポーネントの定義を含むコンポーネント情報と、上記パイプライン処理で行われる演算が記述されたプログラムと、上記演算における入力及び出力の定義を少なくとも含む定義情報とを用いて、上記演算の内容及び上記定義情報に応じた 2 以上のハードウェアコンポーネントを上記コンポーネント情報に基づき特定する。

【0023】

さらに、ハードウェア設計用プログラムは、上記 2 以上のハードウェアコンポーネントが上記パイプライン処理を行うように合成されたパイプラインハードウェアのハードウェア記述言語による記述を生成する。このようなハードウェア設計用プログラムを“ストリーム・パイプライン・コンパイラ（SPC）”と呼ぶ。

【0024】

< 情報処理装置（ハードウェア設計装置） >

図 1 は、ハードウェア設計用プログラムの実行によってハードウェア設計装置として機能する情報処理装置（コンピュータ）の構成例を示す図である。情報処理装置 10 として、例えば、パーソナルコンピュータ（PC）、ワークステーション、専用又は汎用のサーバマシンを適用することができる。

【0025】

図 1 において、情報処理装置 10 は、例として、バス B を介して相互に接続された、CPU 11 と、主記憶装置 12 と、補助記憶装置 13 と、入力装置 14 と、出力装置 15 と、通信インタフェース回路（通信 I/F）16 とを備える。

【0026】

主記憶装置 12 は、CPU 11 の作業領域として使用されるメインメモリとして機能する。メインメモリは、例えば、RAM（Random Access Memory）及び ROM（Read Only Memory）によって形成される。

【0027】

補助記憶装置 13 は、制御装置に相当する CPU 11 によって実行される、ハードウェア設計用プログラムを含む各種のプログラム、及び各プログラムの実行時に使用されるデータを記憶する。補助記憶装置 13 は、例えば、不揮発性記録媒体であり、例えば、ハードディスク、フラッシュメモリ、EEPROM（Electrically Erasable Programmable Read-Only Memory）の少なくとも 1 つを用いて形成することができる。主記憶装置 12 及び補助記憶装置 13 のそれぞれは、記憶装置、記録媒体の一例である。

【0028】

入力装置 14 は、キーボード、マウスやタッチパネルのようなポインティングデバイスを含み、情報（データ）の入力に使用される。出力装置 15 は、例えば、ディスプレイ装置であり、情報を画面に表示する。通信 I/F 16 は、ネットワークとの通信処理を司る。

【0029】

SPC は、補助記憶装置 13 にインストールされており、CPU 11 が SPC を主記憶

10

20

30

40

50

装置 12 に読み出し、ロードして実行することによって、情報処理装置 10 は、ハードウェア設計装置として機能することができる。

【0030】

< S P C >

図 2 は、S P C の仕組みを説明する図である。図 2 に示すように、S P C に対する入力として、“Flow-model (フローモデル)” と呼ばれる、パイプライン処理のモデルを定義したモデル定義情報と、パイプライン処理で行われる演算が記述されたプログラムとが所定の記述言語で記述されたファイル (パイプライン処理モデルのファイル) が用意される。各ファイルは、補助記憶装置 13 に記憶され、C P U 11 による S P C の実行に際して使用される。

10

【0031】

S P C は、フローモデルのファイルを入力として、フローモデルにおいて定義されたパイプライン処理を行うパイプラインハードウェアの抽象化モデル (Hardware Abstraction Model : H A M) を生成する (図 2 (1))。抽象化モデル (H A M) は、フローモデルにおける演算内容に従った演算を行う演算子である 2 以上のコンポーネントを特定し、2 以上のコンポーネントを合成することによって生成される。さらに、S P C は、H A M をハードウェア記述言語 (H D L) で記述したパイプラインハードウェアの記述 (Hardware Description) を生成して出力する (図 2 (2))。

【0032】

このように、S P C は、パイプラインハードウェアを設計するためのひな形として利用可能な H A M 及びパイプラインハードウェアの記述を自動的に生成することができる。この点で、設計者の負担を減らすことができる。

20

【0033】

図 2 において、パイプラインハードウェア 1 は、所定の複数の入力データを得て、パイプライン処理により所望の出力データを出力するハードウェアである。パイプラインハードウェア 1 は、パイプラインを形成する複数のコンポーネント 2 (ハードウェアコンポーネントとして機能する複数の部分ハードウェア) を含み、コンポーネント 2 間の配線接続によって合成される。

【0034】

<< フローモデル >>

フローモデルの記述言語として、例えば、X M L (Extensible Markup Language) を含む様々なマークアップ言語を適用可能である。

30

【0035】

パイプライン処理で行われる演算が記述されたプログラムの一例として、ストリームコンピューティング向けのプログラム言語である OpenCL (Open Computing Language) で記述されたプログラムを使用することができる。但し、パイプライン処理で行われる演算内容が特定可能に記述される限り、OpenCL 以外の他のプログラム言語を適用することもできる。

【0036】

OpenCL は、G P U (Graphics Processing Unit) 用のプログラムを記述することができる。一般に、G P U は、複数のプロセッサを有し、これらのプロセッサを用いた並列処理を行うことができる。OpenCL は、「プロセッサインデックス」、「プロセッサ I D」と呼ばれる “id” 値を指定する構文 (例えば、id=get_global_id(0) : 括弧内の数字 “0” は id 値 (id 番号)) の記述と、例えば、“c[id]=+a[id]-100+b[id]” のような、id の指定を含む演算内容の記述とにより、並列処理において個々の処理を行うプロセッサを指定することができる。

40

【0037】

“フローモデル” のファイルは、パイプライン処理で行われる演算が記述されたプログラム (カーネルプログラムと呼ばれる) として、OpenCL を用いたカーネルプログラムの記述を含むことができる。カーネルプログラムにおいて、“id” を指定した演算内容が記述

50

される。

【0038】

OpenCLのような、GPUのようなアクセラレータで実行されるストリームコンピューティング向けのプログラミング言語におけるパイプライン処理の手順に係る記述は、ストリームデータを順次、処理していくハードウェア構成の記述と等価である。このため、当該プログラムがカーネルプログラムとしてSPCに入力され、SPCがカーネルプログラムをコンパイルすることで、パイプラインハードウェアのコンポーネント割り出し乃至選択を行うことが可能となる。

【0039】

定義情報は、パイプライン処理に使用される入力データ、パイプライン処理の結果として出力される出力データの定義情報を含む。入力データ及び出力データの定義情報として、カーネルプログラムの関数引数を入力データ又は出力データとする定義情報が記述される。

10

【0040】

図3は、XMLで記述されたフローモデルの例を示す。図3において、カーネルのタグ(<kernel> </kernel>)で挟まれた部分が、OpenCLのプログラム、すなわちカーネルプログラムの記述である。そして、カーネルプログラムに記述された引数“a”及び“b”を入力(input)とし、演算結果の“c”を出力(output)とするモデル定義情報が記述されている。図2の例では、“a”、“b”、“c”のそれぞれの定義(名称、データタイプ、データ長等)が記述されている。

20

【0041】

なお、上記説明では、カーネルプログラムと定義情報とがフローモデルのファイルにおいて一つにまとめられているが、カーネルプログラムと定義情報とは個別のファイルであっても良い。

【0042】

<<パイプラインハードウェアの抽象化モデル(HAM)>>

次に、パイプラインハードウェアの抽象化モデル(HAM)の詳細について説明する。SPCによって生成されるHAMは、以下のように規定(設定)される。

- ・入力は、“(入力)データ”、“(入力)データのアドレス”、“クロック”、及び“リセット”を含む。
- ・出力は、“(出力)データ”、“(出力)データの有効性を示すValid信号”、“(出力)データのアドレス”を含む。
- ・パイプラインハードウェアに対する入力は、メモリ(図1のメモリ3を参照)からの読み出しによって行われる。
- ・出力データは、メモリ(図1のメモリ4を参照)に書き込まれる。
- ・入力時における“(入力)データのアドレス”から読み出された“(入力)データ”のメモリからの読み出し時間 T_{ad} は、SPCの合成変数として与えられる。
- ・パイプラインハードウェアへの入力データを“入力ポート”、パイプラインハードウェアからの出力データを“出力ポート”と呼ぶ。

30

【0043】

[入出力に係る規定]

パイプラインハードウェアに対する入力データ(入力ポート)及び出力データ(出力ポート)に関して、例えば、以下のように規定される。

- ・パイプラインハードウェアを構成するための演算式(例えば、図2のフローモデルにおける $c[id]=+a[id]-100+b[id]$)に現れる入力ポート(a及びb)は必ず演算式の右辺になくてはならない。
- ・上記演算式において、出力ポート(c)は左辺にだけ現れなくてはならない。

40

【0044】

パイプライン構造を作る際に、或る演算の出力データが他の演算の入力データとされると、パイプラインが再帰構造を有する状態となり、過去のデータ(或る演算の出力データ

50

)を再利用するためのメモリが必要となる。そこで、本実施形態では、メモリの使用を回避すべく、データが入力データ(入力ポート)と、出力データ(出力ポート)とのどちらであるかを規定する。

【0045】

上記規定が満たされない場合には、エラーが出力される。例えば、CPU11が、出力装置15にエラーを表示する。これによって、プログラム中のメモリ発生可能性(再帰構造)を検出でき、設計者(プログラマ)に修正を促すことで、メモリを使用しないHAMを生成できる。また、再帰構造の排除によって、HAM生成の際におけるコンポーネントの合成が容易になる。

【0046】

[カウンタの生成]

入力とされるプログラム(上記したフローモデル中のカーネルプログラム)で使用される入力データ(入力ポート)及び出力データ(出力ポート)の各アドレスは、カーネルプログラムで記述されたプロセッサID値(id値:「識別子」に相当)に基づいて指定される。プログラムの構造において、プロセッサIDは連続的な値を有し、カウンタのインクリメントによってプロセッサIDが変更される。変更されたプロセッサIDが次のアドレスとして機能する。

【0047】

図4は、カウンタ生成に係る処理を説明する図である。例えば、図4に示すようなカーネルプログラムを含むフローモデルのファイルがSPCに供給されたと仮定する。この場合、SPC(を実行するCPU11)は、ファイルからカーネルプログラムを抽出し、構文解析を行う。

【0048】

このとき、“id=get_global_id(0)”のようなプロセッサIDを指定する構文がある場合には、SPCは、演算式(“c[id]=a[id]-100+b[id]”)に基づき、図4の下段に図示するようなパイプラインハードウェアのモデルを生成する。

【0049】

図4において、カウンタ値は、入力ポート“a”及び“b”、並びに出力ポート“c”に対するアドレスとして供給される。“a”のアドレス“a_addr”及び“b”のアドレス“b_addr”は、入力ポート側にあるメモリ3(図2)のアドレスとして機能する。そして、アドレスとして指定された箇所から読み出された“a”の値は、即値“100”とともに、減算器(Subtract)に入力される。“b”の値は、減算器の出力とともに、加算器(adder)に入力される。そして、加算器から出力ポートである“c”の値が出力される。

“c”の値は、アドレス“c_addr”として指定されたカウンタ値に対応する、出力ポート側のメモリ4(図2)の記憶領域に書き込まれる。そして、所定の契機(例えば、“c”の出力“書き込み”)で、カウンタ値がインクリメント(現在のカウンタ値に1を加算)される。そして、次のカウンタ値に対応するメモリ3の記憶領域から、入力ポート“a”及び“b”を取得し、次のカウンタ値に対応するメモリ4の記憶領域に出力ポート“b”を書き込むことができる。

【0050】

なお、カウンタ値としての“a”のアドレス“a_addr”及び“b”のアドレス“b_addr”は、同じ値であるが、ポート毎に異なるメモリ空間(記憶領域)をアクセスできるようにして、異なるデータが入力ポートとして得られるようにすることができる。例えば、入力ポート“a”の読み出し用メモリと入力ポート“b”の読み出し用メモリとが物理的に別にされることが考えられる。或いは、ポート毎に異なるバンクを持ったデュアルポートメモリを適用することが考えられる。また、入力ポート“a”及び“b”に関して、意図して同じメモリ空間にアクセスする場合もあり得る。

【0051】

このように、実施形態は、プログラムが演算を行うプロセッサを識別子の記述により指定可能なストリームコンピューティング向けのプログラム言語で記述され、且つプログラ

10

20

30

40

50

ム中の演算に関して識別子の指定が記述されている場合に、当該演算によって得られる出力データの書き込みアドレスを示すカウンタ値を出力するカウンタを含む前記パイプラインハードウェアのハードウェア記述言語による記述を生成し、カウンタから出力されるカウンタ値は、演算の実行毎に変更される構成を含む。

【 0 0 5 2 】

なお、「インクリメント」の用語は、現在のカウンタ値に1を加算することであり、このような動作を行う場合に、カウンタの回路構成が最も簡易となる。但し、実施形態では、“id”番号の指定構文と、当該“id”番号を用いた演算式があるときに、その演算毎に異なるアドレスを生成及び出力するカウンタが生成されるようにすれば良い。このため、カウンタ値は、演算毎に、カウンタ値を変更するようにされていれば良い。このとき、カウンタ値は、例えば“規則的に増加又は減少”するように変更可能であり、1回のカウンタ値の変更において増加又は減少する数値は、1でも2以上であっても良い。また、id値として採り得る値は、本実施形態では連続する値としているが、離散値（規則的に増加、減少する値）であっても良い。

10

【 0 0 5 3 】

カウンタを利用した簡易なアドレス生成回路の作成によって、HAM（パイプラインハードウェア）の回路構成を簡潔にすることができる。なお、カウンタ値は、採り得る値の最大値となったときには、次に採り得る値の最小値が出力されるようにすることができる。また、カウンタ値とメモリの記憶領域とが関連づけられ、或るカウンタ値に対して対応するメモリの記憶領域に対する読み出し/書き込みが行われるようにすることができる。

20

【 0 0 5 4 】

[コンポーネントの指定]

ストリームデータを処理するためのパイプライン処理に使用可能な複数のハードウェアコンポーネントの定義を含むコンポーネント情報として、例えば、コンポーネントの定義ファイルが、コンポーネント毎に用意される。コンポーネント定義ファイルは、以下のような情報を含む。

- ・コンポーネントの実装のファイル（例えば、HDLファイル）。
- ・クロック，イネーブル，リセットのそれぞれの入力と、各入力に合致する実装（コンポーネント）におけるポート（端子）の識別情報（例えばポート名）との組（関連）。
- ・Valid出力と、Valid出力に対応する実装（部分ハードウェア）上のポート識別情報との組（関連）
- ・演算において、演算式の左側（左辺）に位置すべき出力ポート，及び演算式の（右辺）に位置すべき入力ポートにそれぞれ対応する実装上のポート識別情報との組（関連）。
- ・演算に要求されるクロックサイクル数（遅延）
- ・演算タイプ（加算，減算，積算など）

30

【 0 0 5 5 】

コンポーネント定義ファイルは、例えば、フローモデルのXMLファイルから独立したXMLファイルとしてSPCに供給される。但し、フローモデルのXMLに含まれてSPCに供給されるようにしても良い。或いは、コンポーネント定義ファイルは、データベース（DB）上で管理され、必要に応じてSPCによりアクセス（参照）されるようにしても良い。コンポーネント定義ファイルとして、演算タイプが同一であるが仕様が異なる複数のコンポーネントに関する複数のファイルを含むことができる。DBは、例えば、補助記憶装置13に記憶される。

40

【 0 0 5 6 】

図5は、コンポーネント定義ファイルの例を示す図であり、減算器（Subtract）のコンポーネント定義ファイルが例示されている。当該コンポーネント定義ファイルの記述として、コンポーネント名“sub”，演算タイプ（Category：SUB），及びRTL（Register Transfer Level）ファイル名，が記述されている。コンポーネント定義ファイルには、各入力データ“a”及び“b”の定義と、出力データ“c”の定義と、イネーブル（enable），有効（Valid），クロック（ck），リセット（reset）及び遅延（delay）に係る記述が含

50

まれる。

【 0 0 5 7 】

図 6 は、コンポーネントの選択に係る説明図である。SPC は、実行時において、複数のコンポーネント定義ファイルを取得及び参照して、目的のパイプラインの形成に適合する定義ファイルを選択することができる。例えば、図 6 では、SPC は、カウンタ (Counter)、加算器 (adder)、減算器 (Subtract)、積算回路 (Multiplier)、遅延 (Delay)、ネゲート (negate) のような様々なコンポーネントの定義ファイルを受け取り、その中から、演算に適合したコンポーネントを選択 (抽出) し (図 6 では、加算器 (1)、減算器、及び積算回路)、これらを合成 (配線接続) したパイプラインハードウェアを生成する様子が図示されている。

10

【 0 0 5 8 】

このとき、或る演算タイプに関して複数の定義ファイルがある場合には、複数の定義ファイルから、目的に合致した定義ファイルを選択する。例えば、図 6 の例では、加算器に関して二つのコンポーネント定義ファイル (adder(1)、adder(2)) が得られている。ここで、例えば、最小クロックサイクル数でパイプラインを作成する (遅延を最小にする) ことが目的とされる場合には、SPC は、クロックサイクル数が少ない順で複数の定義ファイルをソートし、最小クロックサイクル数のコンポーネントの定義ファイル (図 6 の例では、“adder(1)”) を選択する。これによって、最短の遅延時間でパイプライン処理の演算結果を出力可能なパイプラインハードウェアを作成することができる。

【 0 0 5 9 】

このように、コンポーネントの定義ファイルにおいて、同タイプのコンポーネント間で目的に応じた適用の優先順位を決定可能な情報 (優先情報) が含まれることで、目的に応じたコンポーネントを自動的に選択する (特定する) ことが可能となる。

20

【 0 0 6 0 】

[遅延挿入 (出力タイミング調整)]

SPC は、入力プログラム (カーネルプログラム) に記述されたパイプライン処理で実行される演算の構文解析を行い、二分木構造を有する抽象構文木 (Abstract Syntax Tree : AST) を作成する。AST の作成は、SPC によるカーネルプログラムのコンパイル時に、bison や yacc のようなパーサジェネレータを用いて行うことができる。

【 0 0 6 1 】

図 7 は、抽象構文木の例を示す図であり、プログラム中の演算式 “a[id] = b[id] + c[id] * d[id] - e[id]” に対する抽象構文木を例示する。図 7 に示すように、AST の幹ノードには、代入 (例えば等式における等号) が指定される。代入部分 (幹ノード) の左側の葉ノードには出力ポート “a” が指定される。一方、代入部分の右側には、葉ノードと枝ノードとが配置される。なお、ノード間を結ぶ線 (リンク) は、ハードウェアにおける信号線として宣言される。

30

【 0 0 6 2 】

葉ノードには、入力ポート、プログラム中のローカル変数、即値が指定される。図 7 の例では、入力ポート “b”、“c”、“d” 及び “e” の葉ノードが配置されている。枝ノードには、演算式に従った演算子が配置され、演算子に応じたコンポーネントがマッピングされる。例えば、図 6 において、“c” 及び “d” を入力とする演算子 “*” には、コンポーネントとして、積算回路がマッピングされる。

40

【 0 0 6 3 】

また、枝ノードには、葉ノード又は下位の枝ノードの出力 (演算結果) が入力される。例えば、演算子 “-” の枝ノード (減算器がマッピングされる) は、入力ポート “e” の値と、演算子 “*” の演算結果とが入力される。そして、演算子 “+” (加算器がマッピングされる) には、入力ポート “b” の値と、演算子 “-” の演算結果とが入力される。

【 0 0 6 4 】

このようにして、図 6 の下側に示すような、パイプライン処理に応じた 2 以上のコンポーネントとしての積算回路 (積算器)、減算器、及び加算器が合成されたパイプラインハ

50

ードウェアのモデルが生成される。

【0065】

A S Tの生成に当たっては、上記した入出力に係る規定に従い、幹ノードの左側に入力ポートが現れたり、右側に出力ポートが現れたりした場合には、パイプラインが再帰構造を有することになる。この場合、S P Cを実行するC P U 1 1は、処理を停止して、エラーを出力装置15に出力する。

【0066】

このようにして、演算の代入部分を幹ノードとし、この幹ノードの左側にパイプライン処理の出力データを示す葉ノードが置かれ、且つ幹ノードの右側が前記パイプライン処理に係る複数の入力データのそれぞれを示す葉ノードと前記複数の入力データを用いて出力データを算出するために使用される演算子を示す枝ノードとを含む二分木構造で表された抽象構文木の生成が試行され、このような抽象構文木が生成されない場合に、エラーが出力される。

10

【0067】

これに対し、構文解析によって、入出力の規定に従ったA S Tが生成された場合には、S P Cを実行するC P U 1 1は、幹ノードの右側に関し、各深さにおいて、枝ノードからの出力タイミングが同じとなるように、遅延を挿入する処理を行う。

【0068】

図7は、上記した演算式“ $a[id] = b[id] + c[id] * d[id] - e[id]$ ”に応じて作成されたパイプラインハードウェアのモデル(H A M)における遅延を説明する図である。各入力ポート“b”～“e”のメモリ3(図2)からの読み出し時間は、それぞれ遅延時間 T_{ad} で同じであると仮定する。

20

【0069】

そして、時間 T_{ad} の経過後に積算器(演算子“ $*$ ”)が積算結果を出力するまでの遅延時間が T_1 で、 T_1 から減算器(演算子“ $-$ ”)が減算結果を出力するまでの遅延時間が T_2 で、 T_2 から加算器(演算子“ $+$ ”)が加算結果を出力するまでの遅延時間が T_3 である。

【0070】

このとき、積算器への入力タイミングは同じであるが、減算器及び加算器では、2つのデータの入力タイミングがそれぞれ異なる。このため、2つのデータの双方が入力されるまで、演算処理を開始することができない。この結果、減算器及び加算器の少なくとも一方から正確な演算結果が出力されない虞がある。

30

【0071】

そこで、S P Cは、以下のようにして、遅延(遅延時間)を自動的に挿入する処理を行う。図8は、遅延挿入(出力タイミング調整)の説明図である。図8の上側には、図7に示した各遅延時間をA S Tの各リンクにあてはめた状態を示す。

【0072】

これに対し、各枝ノードに至る2つの入力に関する遅延量が同じになるように、遅延を挿入する。具体的に説明すると、S P Cは、(a)枝ノードにおける2つの入力に係る遅延の差を算出し、(b)差分が生じた場合には、その差分を、遅延が小さい側に挿入する。

40

【0073】

例えば、図8の下側のA S Tにおいて、演算子“ $+$ ”の枝ノードに係る2つの入力に対する各遅延はそれぞれ T_{ad} であるので、遅延の挿入は行われぬ。これに対し、演算子“ $-$ ”の枝ノードに注目すると、演算子“ $+$ ”側の入力に係る遅延時間は、 $T_{ad} + T_1$ であるのに対し、入力ポート“e”側の入力に係る遅延時間は T_{ad} である。このため、差分 $|T_1 + T_{ad} - T_{ad}|$ が生じる。そこで、当該差分を、演算子“ $*$ ”の枝ノードによる遅延D(“ $*$ ”)として、入力ポート“e”側に挿入する。

【0074】

これによって、演算子“ $-$ ”の枝ノードに対するデータの入力タイミングを一致させることができるので、正確な演算結果を出力することが可能となる。同様に、演算子“ $+$ ”

50

の枝ノードに着目した場合には、入力ポート“b”側の入力に関して、遅延の差分 D (“-”) = $|T_2 + T(“+”) - T_{ad}|$ が挿入される。なお、演算子“+”の枝ノードから演算結果が出力されるまでの遅延は、 $T(“+”) = T_1 + T_2 + T_3 + T_{ad}$ である。

【0075】

以上のように、ASTの右側において、各枝ノードへの2つの入力のそれぞれにおける遅延が均等になるように遅延が挿入される。これによって、各枝ノード、すなわちコンポーネント（演算器）における出力タイミングを一致させることが可能となることで、二つの入力のタイミングを合わせることができる。これによって、正確な演算結果が適正なタイミングで出力されるようにすることができる。

【0076】

<SPCの処理フロー>

図9は、CPU11によって実行されるSPCにおける処理を大略して示すフローチャートである。図9において、CPU11は、例えば、入力装置14を用いた操作に応じて、SPCの実行を開始すると、補助記憶装置13に記憶されたパイプライン処理のプログラム及びモデル定義情報（フローモデルのXMLファイル）を取得する（01）。

【0077】

次に、CPU11は、補助記憶装置13に記憶された、複数のコンポーネントの定義ファイル（XMLファイル）を取得する（02）。

【0078】

次に、CPU11は、フローモデルのXMLファイル中のカーネルプログラム（OpenCL）を取り出してコンパイルする。このとき、プログラムからプロセッサID（id）を指定する構文が見つかり（02AのYes）、CPU11は、図4を用いて説明した手法を用いてカウンタの生成を行う（03）。すなわち、OpenCLの“get_global_id”関数を発見したときに、カウンタを生成する。このとき、生成されたカウンタの値は、代入先の変数を使う部分、すなわち、出力データをメモリに書き込むポートに接続する。これによって、出力データの書き込みアドレスがカウンタ値によって制御される。また、カウンタ値は、入力ポートに対するアドレスとして使用することもできる。なお、プロセッサIDを含む構文が発見されない場合（02AのNo）には、CPU11は、処理を04に進める。

【0079】

次に、CPU11は、図7を用いて説明した手法で、ASTを作成する（04）。このとき、作成されたASTが入出力に係る規定に合致するか否かを判定する（05）。ASTが規定に合致しない場合（05, NG）には、エラー出力が行われ（06）、処理が終了する。これによって、設計者（プログラマ）に対し、パイプラインの見直しを行う機会を提供することができる。

【0080】

これに対し、ASTが規定に合致する場合（05, OK）には、CPU11は、コンポーネント及びポートのマッピングを行う（07）。すなわち、CPU11は、図6に示したように、複数のコンポーネントの定義ファイルから、ASTの生成により得られた演算子と演算タイプが合致するコンポーネントを抽出する。このとき、CPU11は、或る演算子について複数のコンポーネントのファイルが抽出された場合には、所定の優先順位の決定ルール（例えば、クロックサイクル数の小さい順）に従って、クロックサイクル数（すなわち遅延）が最も小さいコンポーネントを選択する。そして、選択したコンポーネントを、その定義ファイル中の情報に基づいて演算子にマッピングする。また、CPU11は、或る演算子について1つだけコンポーネントが抽出された場合には、そのまま当該コンポーネントを演算子に対してマッピングする処理を行う。

【0081】

次に、CPU11は、マッピングされたコンポーネント間の配線接続を、AST及びコンポーネント定義ファイル内の情報に基づき行うことで、複数のコンポーネントを合成する。これによって、HAMが作成される（08）。

10

20

30

40

50

【0082】

H A Mが作成されると、次に、C P U 1 1は、遅延（タイミング）調整を行う（09）。すなわち、C P U 1 1は、図8～図10を用いて説明した手法で、遅延の挿入を行う。このとき、遅延は、D F Fを用いた遅延フリップフロップや、ゲートを複数段つないだ遅延器のような、所定の遅延回路の記述がH A Mに含められる。

【0083】

そして、C P U 1 1は、H D Lの生成及び出力処理を行う（10）。H D Lとして、例えば、V H D Lや Verilog HDLを用いることができる。ここでは、V H D Lが使用されていると仮定する。

【0084】

C P U 1 1は、フローモデルのファイルで定義した入出力とプログラムの情報から、V H D Lにおけるentity宣言を出力する。また、C P U 1 1は、H A Mにおいて使用されているコンポーネントについて、V H D Lにおけるcomponent宣言を出力する。また、C P U 1 1は、A S Tにおけるノード間の接続（リンク）をsignal（信号線）として宣言し、さらに、architecture宣言の中で、A S Tにおけるコンポーネント（ノード）の接続状態に基づき、パイプライン構造を作成する。このようにして、パイプラインハードウェアのV H D Lによる記述（Hardware Description）が生成される。当該記述は、出力装置15にて出力（表示又は印刷）されることができる。

【0085】

図11は、H D Lによるパイプラインハードウェアの記述例を示す。図11に示す記述例は、図4の下側に示したパイプラインハードウェアのモデルに対応する。当該記述から、回路図を表すことも可能である。

【0086】

<実施形態の効果>

実施形態によれば、パイプライン処理における演算の内容が記述されたプログラム、パイプライン処理の入出力に係る定義情報、及びコンポーネント情報を用いて、パイプラインハードウェアのH D Lによる記述が自動的に作成される。このため、G P Uを用いたパイプライン処理のプログラムをパイプラインハードウェアのH D L記述に自動的に変換することが可能となる。これによって、ハードウェア設計の作業負担の軽減を図ることができる。

【0087】

また、上記したように、カウンタの生成によって、少なくともパイプラインの出力に関して簡易なアドレス制御を行うことができ、パイプラインハードウェアの回路構成の複雑化を抑えることができる。また、同タイプの複数のコンポーネントの中から、目的に沿った優先順位が最も高いコンポーネントが選択されるようにすることで、例えば、パイプライン処理に要する時間を最短にすることができる。また、コンポーネントへの2つの入力間で遅延が均等になるように遅延の挿入が行われることで、正確な演算結果が得られるようにすることができる。

【0088】

このように、実施形態に係るハードウェア設計装置を用いることで、G P Uを用いたシステムよりも回路規模が小さい、すなわち、G P Uシステムよりも小型化及び簡易化されたパイプラインハードウェアを容易に設計することが可能となる。従って、ストリームデータ、及びストリームデータに対する処理の内容に特化した、様々なパイプラインハードウェアを容易に得ることが可能となる。そして、設計されたパイプラインハードウェアの回路規模は小さいため、その適用に係るコストを抑えることができる。

【0089】

なお、実施形態では、1つの演算式に基づくパイプライン処理を例示したが、2以上の演算式に基づくパイプライン処理に対しても、本実施形態に係るハードウェア設計装置を適用することができる。この場合、或る演算式の次の演算式において、或る演算式の出力が次の演算式の入力として扱われる。このように、ハードウェア設計装置は、複数の演算

10

20

30

40

50

【 図 3 】

```

<?xml version="1.0" encoding="ASCII"?>
<FlowModel xmlns:xsi="http://www.w3.org/2001/XMLSchema-
instance" xmlns:xsd="http://www.w3.org/2001/XMLSchema">
  <Input>
    <Name>a</Name>
    <DataType>INT</DataType>
    <Length>1024</Length>
    <Index>0</Index>
  </Input>
  <Input>
    <Name>b</Name>
    <DataType>INT</DataType>
    <Length>1024</Length>
    <Index>1</Index>
  </Input>
  <Output>
    <Name>c</Name>
    <DataType>INT</DataType>
    <Length>1024</Length>
    <Index>0</Index>
  </Output>
  <Kernel>
    __kernel void test(__global int *a, __global int *b, __global int *c
    )
    {
      int id;
      id = get_global_id(0);
      c[id] = + a[id] -100 + b[id] ;
      return;
    }
  </Kernel>
  <KernelName>test</KernelName>
  <LangType>SHADERLANG_OPENCL1.0</LangType>
  <RuntimeType>RUNTIME_OPENCLCPU</RuntimeType>
  <Binary />
  <TotalNumThreads>1024</TotalNumThreads>
  <TotalNumBlocks>128</TotalNumBlocks>
  <SwapCounter>0</SwapCounter>
</FlowModel>

```


【 図 4 】

```

__kernel void test(__global int *a, __global int *b, __global int *c)
{
  int id;

  id = get_global_id(0);
  c[id] = + a[id] -100 + b[id] ;
  return;
}

```




【 図 5 】

```


<?xml version="1.0" encoding="UTF-8"?>
<Component>
  <Name>sub</Name> <Category>SUB</Category>
  <RTLFile>sub_2.vhd</RTLFile>
  <Port>
    <Name>a</Name> <Format>INT</Format>
    <Length>32</Length> <Direction>INPUT</Direction>
    <Type>DATA_LEFT_TYPE</Type>
  </Port>
  <Port>
    <Name>b</Name> <Format>INT</Format>
    <Length>32</Length> <Direction>INPUT</Direction>
    <Type>DATA_RIGHT_TYPE</Type>
  </Port>
  <Port>
    <Name>c</Name> <Format>INT</Format>
    <Length>32</Length> <Direction>OUTPUT</Direction>
    <Type>DATA_RESULT_TYPE</Type>
  </Port>
  <Port>
    <Name>enable</Name> <Format>INT</Format>
    <Length>1</Length> <Direction>INPUT</Direction>
    <Type>ENABLE_TYPE</Type>
    <Polarity>POSITIVE</Polarity>
  </Port>
  <Port>
    <Name>valid</Name> <Format>INT</Format>
    <Length>1</Length> <Direction>OUTPUT</Direction>
    <Type>VALID_TYPE</Type> <Polarity>POSITIVE</Polarity>
  </Port>
  <Port>
    <Name>clk</Name> <Format>INT</Format>
    <Length>1</Length> <Direction>INPUT</Direction>
    <Type>CLK_TYPE</Type> <Polarity>POSITIVE</Polarity>
  </Port>
  <Port>
    <Name>reset</Name> <Format>INT</Format>
    <Length>1</Length> <Direction>INPUT</Direction>
    <Type>RESET_TYPE</Type> <Polarity>NEGATIVE</Polarity>
  </Port>
  <GenericPort> <Name>delay</Name> <Format>INT</Format>
  <Length>8 </Length> <Value>2</Value>
  </GenericPort>
  <Delay> <Enable2Valid>2</Enable2Valid>
</Delay>
</Component>

```


【 図 6 】




【 図 7 】




【 図 8 】



【 図 9 】



【 図 10 】



【 図 1 1 】

```

library ieee;
use ieee.std_logic_1164.all;

entity test is
port(
  a : in std_logic_vector(31 downto 0);
  a_addr : out std_logic_vector(31 downto 0);
  b : in std_logic_vector(31 downto 0);
  b_addr : out std_logic_vector(31 downto 0);
  c : out std_logic_vector(31 downto 0);
  c_valid : out std_logic;
  c_addr : out std_logic_vector(31 downto 0);
  clock : in std_logic;
  enable : in std_logic;
  reset : in std_logic);
end test;
architecture rtl of test is
component counter00
generic (
  max_val : in std_logic_vector(31 downto 0);
  init_val : in std_logic_vector(31 downto 0));
port (
  nreset : in std_logic;
  clk : in std_logic;
  enable : in std_logic;
  count_out : out std_logic_vector(31 downto 0));
end component;
component sub
generic (
  delay : in std_logic_vector(7 downto 0));
port (
  nreset : in std_logic;
  clk : in std_logic;
  valid : out std_logic;
  enable : in std_logic;
  c : out std_logic_vector(31 downto 0);
  b : in std_logic_vector(31 downto 0);
  a : in std_logic_vector(31 downto 0);
  signal_id : std_logic_vector(31 downto 0);
  signal_node1 : std_logic_vector(31 downto 0);
  signal_node4 : std_logic_vector(31 downto 0);
  signal_node6 : std_logic_vector(31 downto 0);
  signal_node7 : std_logic;
begin
  inst2 : counter00
  generic map (
    max_val =>
      B"000000000000000000000000100000000000",
    init_val =>
      B"000000000000000000000000000000000000");
  port map (
    nreset => reset,
    clk => clock,
    enable => enable,
    count_out => node1);
  id <= node1;
  c_addr <= id;
  a_addr <= id;
  inst3 : sub
  generic map (
    delay => B"00000010");
  port map (
    nreset => reset,
    clk => clock,
    valid => node7,
    enable => enable,
    c => node4,
    b => B"00000000000000000000000000001100100",
    a => a);
  b_addr <= id;
  inst5 : add
  generic map (
    delay => B"000000010");
  port map (
    nreset => reset,
    clk => clock,
    valid => c_valid,
    enable => node7,
    c => node6,
    b => b,
    a => node4);
  c <= node6;
end rtl;

```