

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4090829号
(P4090829)

(45) 発行日 平成20年5月28日(2008.5.28)

(24) 登録日 平成20年3月7日(2008.3.7)

(51) Int.Cl. F I
GO 1 R 33/02 (2006.01) GO 1 R 33/02 D

請求項の数 4 (全 8 頁)

<p>(21) 出願番号 特願2002-267883 (P2002-267883) (22) 出願日 平成14年9月13日(2002.9.13) (65) 公開番号 特開2004-108778 (P2004-108778A) (43) 公開日 平成16年4月8日(2004.4.8) 審査請求日 平成16年6月22日(2004.6.22)</p>	<p>(73) 特許権者 503360115 独立行政法人科学技術振興機構 埼玉県川口市本町4丁目1番8号 (74) 代理人 100089635 弁理士 清水 守 (72) 発明者 毛利 佳年雄 愛知県名古屋市天白区島田黒石1213番 地 審査官 堀 圭史</p>
---	--

最終頁に続く

(54) 【発明の名称】 周波数変調形磁界センサー

(57) 【特許請求の範囲】

【請求項1】

(a) 第1のCMOSインバータと第2のCMOSインバータとの直列回路と、
 (b) 前記第1のCMOSインバータと第2のCMOSインバータの直結端子に接続される高透磁率磁性体と抵抗との直列回路と、
 (c) 該高透磁率磁性体と抵抗との直列回路に接続される直結端子とは反対側の端子と前記第2のCMOSインバータの入力端が接続されるとともに、前記直結端子とは反対側の端子と前記第1のCMOSインバータの出力端に接続されるキャパシタンスよりなるマルチバイブレータ発振回路を備え、
 (d) 電源電圧を3V以下、前記高透磁率磁性体と抵抗との直列回路の抵抗を500以下に設定し、前記第1及び第2のCMOSインバータの入力電圧が前記第1及び第2のCMOSインバータの閾値電圧に保持される時間幅が外部印加磁界によって変化するように構成したことを特徴とする周波数変調形磁界センサー。

10

【請求項2】

請求項1記載の周波数変調形磁界センサーにおいて、前記直結端子と接地との間に小容量キャパシタンスを挿入し、周波数変調感度を向上させたことを特徴とする周波数変調形磁界センサー。

【請求項3】

請求項1記載の周波数変調形磁界センサーにおいて、前記高透磁率磁性体としてアモルファスワイヤまたは薄膜を用いることを特徴とする周波数変調形磁界センサー。

20

【請求項 4】

請求項 1 記載の周波数変調形磁界センサーにおいて、前記高透磁率磁性体が磁気インピーダンス効果を利用することを特徴とする周波数変調形磁界センサー。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、周波数変調形磁界センサーに係り、特に小形な磁気ヘッドなど磁界検出センサーに関するものである。

【0002】

【従来技術】

周波数変調回路にはキャリア周波数発振回路が必要であり、1990年ごろからはCMOSインバータCRマルチバイブレータ回路が、パーソナルコンピュータや携帯電話機CPUなどのタイミング回路として広く使用され、2000年以降は、年間数億個が生産されており、最も一般的な発振回路となっている。

【0003】

【特許文献 1】

特開平 9 - 329655号公報（第 3 - 5 頁、図 1）

【0004】

【発明が解決しようとする課題】

しかしながら、このCMOSマルチバイブレータ回路に高透磁率磁性体を挿入して通常使用される回路パラメータで動作（インバータの入力電圧が閾値に一致した瞬間に出力電圧が跳躍的变化する動作）させても、周波数変化形磁界センサーとして動作させることは困難である。

【0005】

なぜなら、通常使用されている回路パラメータは、CMOSマルチバイブレータ回路に接続される抵抗Rが数キロ（オーム）以上であり、このオーダーの抵抗値を外部磁界で変化させるためには、非常に長尺の磁性体が必要になり、時代が要求するヘッドがマイクロ寸法の磁界センサーを実現することは出来ない。

【0006】

また、仮に長尺ヘッドを用いても通常の回路動作では周波数変調感度が低く、実用可能性がない。

【0007】

本願発明者は、CMOSマルチバイブレータ回路の抵抗Rを500以下、電源電圧を3V（ボルト）以下に設定した場合にインバータ入力電圧が閾値電圧に保持される時間が現れること、そして、この閾値電圧に保持される時間幅が外部印加磁界によって高感度に変化することを発見し、これを基礎に、上記特許文献 1 に示す小型の磁性体ヘッド構成で高感度の周波数変調形磁界センサーを実現したものである。

【0008】

さらに、この閾値保持現象の解明を進める過程でインバータ出力側の寄生ダイオードの逆電圧キャパシタンスが閾値保持の要因であることに着目し、新たにインバータ出力端子に小容量キャパシタンスを接続することにより、より高感度の周波数変調形磁界センサーを得た。これらの発明により、従来技術の課題を解決した。

【0009】

本発明は、上記状況に鑑み、小型の磁性体ヘッドで高感度な周波数変調形磁界センサーを提供することを目的とする。

【0010】

【課題を解決するための手段】

本発明は、上記した目的を達成するために、

〔1〕周波数変調形磁界センサーにおいて、第1のCMOSインバータと第2のCMOSインバータとの直列回路と、前記第1のCMOSインバータと第2のCMOSインバー

10

20

30

40

50

タの直結端子に接続される高透磁率磁性体と抵抗との直列回路と、この高透磁率磁性体と抵抗との直列回路に接続される直結端子とは反対側の端子と前記第2のCMOSインバータの入力端が接続されるとともに、前記直結端子とは反対側の端子と前記第1のCMOSインバータの出力端に接続されるキャパシタンスよりなるマルチバイブレータ発振回路を備え、電源電圧を3V以下、前記高透磁率磁性体と抵抗との直列回路の抵抗を500以下に設定し、前記第1及び第2のCMOSインバータの入力電圧が前記第1及び第2のCMOSインバータの閾値電圧に保持される時間幅が外部印加磁界によって変化するように構成したことを特徴とする。

【0011】

〔2〕上記〔1〕記載の周波数変調形磁界センサーにおいて、前記直結端子と接地との間に小容量キャパシタンスを挿入し、周波数変調感度を向上させたことを特徴とする。

10

【0012】

〔3〕上記〔1〕記載の周波数変調形磁界センサーにおいて、前記高透磁率磁性体としてアモルファスワイヤまたは薄膜を用いることを特徴とする。

【0013】

〔4〕上記〔1〕記載の周波数変調形磁界センサーにおいて、前記高透磁率磁性体が磁気インピーダンス効果を利用することを特徴とする。

【0014】

【発明の実施の形態】

以下、本発明の実施の形態を図面に従って詳細に説明する。

20

【0015】

図1は本発明の第1実施例を示すCMOSマルチバイブレータ発振回路を有する周波数変調形磁界センサーの回路図である。

【0016】

この図1に示すように、マルチバイブレータ発振回路Aは、以下のような構成となっている。1, 2は2個のCMOSインバータIC(74AC04P)であり、 Q_1 は第1のインバータ、 Q_2 は第2のインバータである。また、3はコンデンサC(0.01 μ F以下)、4は固定抵抗R(50 Ω)、5は15 μ m径の零磁歪アモルファスワイヤ(a-wire、長さ11mm、直流抵抗 R_{dc} =90 Ω)、電源電圧 V_{dd} =3Vである。なお、6は2個のCMOSインバータICの直結端子(インバータ出力端子)、7はマルチバイブレータ発振回路Aの出力端子である。

30

【0017】

図2は図1に示すマルチバイブレータ発振回路Aの各部の電圧、電流波形を示す図であり、図2(a)は電圧 V_2 (第2のCMOSインバータ Q_2 の入力電圧)の波形図、図2(b)は電圧 V_1 (第1のCMOSインバータと第2のCMOSインバータの直結端子の電圧)の波形図、図2(c)はマルチバイブレータ発振回路の出力電圧 V_o の波形図、図2(d)は電圧 $V_o - V_2$ (コンデンサCへの印加電圧)、図2(e)は出力電流 i_k (電圧 $V_o - V_1$)の波形図、図3はそのマルチバイブレータ発振回路AのインバータICの回路図である。

【0018】

40

図3において、11~13($D_1 \sim D_3$)は入力保護ダイオード、14(r)は抵抗、15はPチャンネルトランジスタ、16はNチャンネルトランジスタ、17(D_4)はPチャンネルトランジスタ15のドレイン形成による寄生ダイオード、18(D_5)はNチャンネルトランジスタ16のドレイン形成による寄生ダイオード、19(D_6)はPウェル形成による寄生ダイオード、20は入力端子、21は出力端子、22, 23(V_{DD}, V_{SS})は電源端子である。

【0019】

図2(a)に示すように、第2のインバータ2(Q_2)の入力電圧 V_2 が閾値電圧 V_{th} に保持される時間 t_o が発生しており、外部磁界 H_{ex} (直流磁界)をアモルファスワイヤ5の長さ方向に印加すると、時間 t_o が減少して発振周波数が増加する。発振周波数は

50

、方形波出力電圧 V_o で計測する。

【0020】

その時間 t_o は、CMOSマルチバイブレータ発振回路Aを、従来の使用形態のように、抵抗 $R + R_{dc}$ を600以上に設定すると現れない。

【0021】

そこで、本発明の第1実施例では、抵抗 $R + R_{dc}$ を500以下に設定する様にしたので、第2のインバータ2 (Q_2) の入力電圧 V_2 が電源電圧 V_{dd} から減少して閾値電圧 V_{th} に達すると、固定抵抗4 (R) とアモルファスワイヤ5を通して第2のインバータ2 (Q_2) 出力側の寄生ダイオード D_4 の静電容量 ($C_S = \text{約 } 100 \text{ pF}$) に充電電流が流れ、図2 (b) に示すように、インバータ出力電圧 V_1 が増加するため、その増加の変化分が固定抵抗4 (R)、アモルファスワイヤ5を通して第2のインバータ2 (Q_2) の入力電圧 V_2 へ伝わり、その入力電圧 V_2 が閾値電圧 V_{th} 以下に減少できず、閾値電圧 V_{th} に保持される。時間 t_o は静電容量 D_4 への充電が完了するまでの時間である。

10

【0022】

この時間 t_o 期間では $(R + R_{dc}) C_S$ を時定数 (約 $0.1 \mu\text{s}$) とする寄生ダイオード D_4 の静電容量 C_S への充電が開始し、アモルファスワイヤ5の表皮効果が生じて磁気インピーダンス効果によりインピーダンスの大きさ $|Z|$ が外部磁界によって高感度に変化する。このとき静電容量 C_S への充電の時定数は $(R + ReZ) C_S$ である。

【0023】

図4は本発明の第1実施例を示すCMOSマルチバイブレータ回路を有する周波数変調形磁界センサーの外部直流磁界 H_{ex} に対する発振周波数 f の変化 (周波数変調) 特性の測定結果を示す図である。

20

【0024】

この図において、微小磁界 $|H_{ex}| < 0.4 \text{ Oe}$ 範囲では外部直流磁界 H_{ex} に対する発振周波数 f の増加率は約 $18\% / \text{Oe}$ が得られた。なお、 \uparrow はアップ、 \downarrow はダウンを示している。

【0025】

次に、本発明の第2実施例について説明する。

【0026】

図5は本発明の第2実施例を示すCMOSマルチバイブレータ発振回路を有する周波数変調形磁界センサーの回路図、図6は図5に示すマルチバイブレータ発振回路Bの各部の電圧、電流波形を示す図、図7は本発明の第2実施例を示すCMOSマルチバイブレータ発振回路を有する周波数変調形磁界センサーの外部直流磁界 H_{ex} に対する発振周波数 f の変化 (周波数変調) 特性の測定結果を示す図である。なお、図7において、 \uparrow はアップ、 \downarrow はダウンを示している。

30

【0027】

図5に示すように、マルチバイブレータ発振回路Bは、次のように構成されている。

【0028】

31, 32は2個のCMOSインバータIC (74AC04P) であり、 Q_1 は第1のインバータ、 Q_2 は第2のインバータである。また、33はコンデンサC ($0.01 \mu\text{F}$ 以下)、34は零磁歪アモルファスワイヤ (直流抵抗 $R_{dc} = 90$)、35は微小容量 C_o (100 pF) であり、電源電圧 $V_{dd} = 2.3 \text{ V}$ である。なお、36は2個のインバータ31, 32の直結端子 (インバータ出力端子)、37はマルチバイブレータ発振回路Bの出力端子、38はアースである。

40

【0029】

上記した第1実施例で述べたように、インバータICの出力側の寄生ダイオードの静電容量が周波数変調動作の基礎であることを見出したので、ここでは、図5に示すように新たに2個のインバータの直結端子 (インバータ出力端子) 36とアース38との間に微小容量35 (C_o) (100 pF) を接続し、周波数変調動作の高感度化を図った。

【0030】

50

その結果、図6に示すような、マルチバイブレータ発振回路Bの各部の波形を有し、図7に示すように、周波数変調感度が34%/Oeに向上し、ダイナミックレンジも約2倍に増加した。

【0031】

なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。

【0032】

【発明の効果】

以上、詳細に説明したように、本発明によれば、次のような効果を奏することができる。

【0033】

(A) 小型の磁性体ヘッドで高感度な周波数変調形磁界センサーを得ることができる。

【0034】

(B) 周波数変調感度が向上し、ダイナミックレンジも増加させることができた。

【図面の簡単な説明】

【図1】 本発明の第1実施例を示すCMOSマルチバイブレータ発振回路を有する周波数変調形磁界センサーの回路図である。

【図2】 図1に示すマルチバイブレータ発振回路Aの各部の電圧、電流波形を示す図である。

【図3】 図1に示されるマルチバイブレータ発振回路AのインバータICの回路図である。

【図4】 本発明の第1実施例を示すCMOSマルチバイブレータ発振回路を有する周波数変調形磁界センサーの外部直流磁界Hexに対する発振周波数fの変化(周波数変調)特性の測定結果を示す図である。

【図5】 本発明の第2実施例を示すCMOSマルチバイブレータ発振回路を有する周波数変調形磁界センサーの回路図である。

【図6】 図5に示すマルチバイブレータ発振回路Aの各部の電圧、電流波形を示す図である。

【図7】 本発明の第2実施例を示すCMOSマルチバイブレータ発振回路を有する周波数変調形磁界センサーの外部直流磁界Hexに対する発振周波数fの変化(周波数変調)特性の測定結果を示す図である。

【符号の説明】

A, B マルチバイブレータ発振回路

1, 2, 31, 32 2個のCMOSインバータIC(Q₁, Q₂)

3, 33 コンデンサC

4 固定抵抗R

5 15μm径の零磁歪アモルファスワイヤ

6, 36 インバータ出力端子

7 マルチバイブレータ発振回路Aの出力端子

11~13 入力保護ダイオード(D₁~D₃)

14 抵抗

15 Pチャンネルトランジスタ

16 Nチャンネルトランジスタ

17 Pチャンネルトランジスタのドレイン形成による寄生ダイオードD₄

18 Nチャンネルトランジスタのドレイン形成による寄生ダイオードD₅

19 Pウエル形成による寄生ダイオードD₆

20 入力端子

21 出力端子

22 V_{DD}電源端子

23 V_{SS}電源端子

10

20


30

40


50

- 3 4 零磁歪アモルファスワイヤ
- 3 5 微小容量C o
- 3 7 マルチバイブレータ発振回路Bの出力端子
- 3 8 アース


【図1】




【図2】




【 図 3 】




【 図 5 】




【 図 4 】



【 図 6 】



【 図 7 】



フロントページの続き

- (56)参考文献 特開平9 - 3 2 9 6 5 5 (J P , A)
特表平2 - 5 0 4 0 7 2 (J P , A)
特開昭59 - 0 0 7 2 3 0 (J P , A)
特開昭62 - 1 3 8 7 4 3 (J P , A)
特開平03 - 2 2 0 4 1 4 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)

G01R 33/02-10

H01L 43/00-14