TOP > 国内特許検索 > 標本化関数発生装置およびデジタル-アナログ変換器 > 明細書

明細書 :標本化関数発生装置およびデジタル-アナログ変換器

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第3920879号 (P3920879)
公開番号 特開2006-050428 (P2006-050428A)
登録日 平成19年2月23日(2007.2.23)
発行日 平成19年5月30日(2007.5.30)
公開日 平成18年2月16日(2006.2.16)
発明の名称または考案の名称 標本化関数発生装置およびデジタル-アナログ変換器
国際特許分類 H03M   1/08        (2006.01)
H03M   1/66        (2006.01)
FI H03M 1/08 B
H03M 1/66 C
請求項の数または発明の数 10
全頁数 20
出願番号 特願2004-231090 (P2004-231090)
出願日 平成16年8月6日(2004.8.6)
審査請求日 平成16年8月6日(2004.8.6)
特許権者または実用新案権者 【識別番号】503360115
【氏名又は名称】独立行政法人科学技術振興機構
発明者または考案者 【氏名】寅市 和男
【氏名】袁 浩
【氏名】中村 浩二
個別代理人の代理人 【識別番号】100103171、【弁理士】、【氏名又は名称】雨貝 正彦
審査官 【審査官】石田 勝
参考文献・文献 特開平03-013007(JP,A)
国際公開第99/044290(WO,A1)
特開平04-167818(JP,A)
特開平05-007159(JP,A)
特開平01-117426(JP,A)
特開平01-117425(JP,A)
特開平02-033220(JP,A)
調査した分野 H03M 1/00-1/88
G06F 1/02
特許請求の範囲 【請求項1】
標本間隔τよりも広い局所的な範囲に対応して0以外の信号レベルを有し、それ以外の範囲の信号レベルが0となる少なくとも1回以上の有限回微分可能な波形を有する信号を連続的に発生する信号発生手段と、
前記信号発生手段によって発生した信号を遅延させることにより、所定の遅延量に対応する複数の信号を生成する遅延手段と、
前記複数の信号の信号レベルを所定の利得で調整する利得調整手段と、
前記遅延手段による遅延量を可変に設定する遅延量設定手段と、
前記利得調整手段の各利得を可変に設定する利得設定手段と、
前記遅延手段および前記利得調整手段を通して出力される複数の信号を合成して標本化関数波形として出力する合成手段と、
を備え、前記遅延量設定手段によって可変に設定される遅延量と前記利得設定手段によって可変に設定される利得のそれぞれの値は、前記合成手段によって合成される前記標本化関数波形を有する信号の信号レベルが前記標本間隔τに対応する所定の位置で0となるように決定されることを特徴とする標本化関数発生装置。
【請求項2】
請求項1において、
前記信号発生手段は、3階Bスプライン関数に対応する波形を有する信号を発生することを特徴とする標本化関数発生装置。
【請求項3】
請求項1において、
前記信号発生手段は、全範囲で1回だけ微分可能な凸形状の波形を有する信号を発生することを特徴とする標本化関数発生装置。
【請求項4】
請求項1~3のいずれかにおいて、
前記局所的な範囲は、標本間隔τの2倍以上3倍以下の幅Wに対応する範囲であり、
前記遅延手段による遅延量は、(4τ-W)/2と同じかそれ以下の時間であることを特徴とする標本化関数発生装置。
【請求項5】
請求項4において、
前記遅延手段を用いて生成される信号は3つであり、出力順番が最初の信号に対する2番目の信号の遅延量と、この2番目の信号に対する3番目の信号の遅延量とが等しい関係を維持しながら、前記遅延量設定手段による遅延量の可変設定が行われることを特徴とする標本化関数発生装置。
【請求項6】
請求項5において、
前記遅延手段を用いて生成される3つの信号の中の出力順番が最初と3番目の信号に対応する前記利得調整手段の利得は同じであって、2番目の信号に対応する前記利得調整手段の利得に対して符号が反対となる関係を維持しながら、前記遅延量設定手段による遅延量の可変設定が行われることを特徴とする標本化関数発生装置。
【請求項7】
請求項1~6のいずれかにおいて、
前記遅延量設定手段による前記遅延量の設定は、前記標本化関数を用いて行われるデータ補間処理によって得られるデータの周波数特性を調整するシフトパラメータの値を可変設定することにより行うことを特徴とする標本化関数発生装置。
【請求項8】
請求項7において、
前記シフトパラメータの値に応じて前記遅延量設定手段による前記遅延量の設定と前記利得調整手段による利得調整を行うことにより、前記標本化関数を用いて行われるデータ補間処理によって得られるデータの周波数特性を調整することを特徴とする標本化関数発生装置。
【請求項9】
請求項1~8のいずれかに記載の複数の標本化関数発生装置と、
前記標本間隔τと同じ時間間隔で一つずつ入力されるデジタルデータを所定個数分保持し、同時に保持された所定個数分の前記デジタルデータを並行して出力するとともに、前記デジタルデータが入力される毎に保持対象となる所定個数分の前記デジタルデータの組み合わせを更新するデータ保持手段と、
前記データ保持手段からのデジタルデータの出力タイミングに合わせてこのデジタルデータに対応する前記標本化関数発生装置に対して前記標本化関数波形の出力タイミングを指示する発生タイミング制御手段と、
前記標本化関数発生装置から出力される前記標本化関数波形の信号を、この標本化関数発生装置に対応して前記データ保持手段から出力された前記デジタルデータの値に応じて設定された利得で増幅する増幅手段と、
前記データ保持手段から並行して出力される所定個数の前記デジタルデータのそれぞれに対応して前記増幅手段で増幅された信号をアナログ的に加算する加算手段と、
を備えることを特徴とするデジタル-アナログ変換器。
【請求項10】
請求項9において、
前記発生タイミング制御手段は、前記データ保持手段から前記デジタルデータの出力が開始されてから、対応する前記標本化関数発生装置から0以外の信号レベルを有する前記標本化関数波形の出力を開始するまでの時間を、前記遅延量設定手段によって設定される遅延量に応じて可変することを特徴とするデジタル-アナログ変換器。
発明の詳細な説明 【技術分野】
【0001】
本発明は、音声データのオーバーサンプリング処理等に用いられる標本化関数発生装置およびデジタル-アナログ変換器に関する。なお、本明細書においては、関数の値が局所的な領域で0以外の有限の値を有し、それ以外の領域で0となる場合を「有限台」と称して説明を行うものとする。
【背景技術】
【0002】
従来、デジタル信号をアナログ信号に変換して再生する際にはシャノンの標本化定理に基づいて導出されたシャノンの標本化関数が広く用いられてきた。しかしながら、シャノンの標本化関数は、その振動が無限に続くため実現不可能であって有限の範囲のみを用いると打ち切り誤差が発生するという問題や、再生されるアナログ信号が帯域制限されてしまうという問題があった。このような不都合を回避するために、打ち切り誤差がなく、しかも、高次の帯域成分までも再生可能な、有限の範囲で収束する標本化関数が考え出されている(例えば、特許文献1参照。)。この標本化関数は、原点から前後2個先の標本点で0に収束するため、少ない計算量で信号再生を行うことができ、しかも、高周波まで帯域を有することが確かめられている。また、この標本化関数を用いたデジタル-アナログ変換器が知られている(例えば、特許文献2参照。)。

【特許文献1】国際公開第99/44150号パンフレット(第5-13頁、図1-13)
【特許文献2】国際公開第99/44290号パンフレット(第6-17頁、図1-15)
【発明の開示】
【発明が解決しようとする課題】
【0003】
ところで、上述した特許文献1や特許文献2に開示された標本化関数を用いることにより、高周波までの帯域成分を再生することができ、この高周波成分が音質向上に寄与していることはわかっているが、人間の聴覚等に対してどのような影響を与えるかは現時点で十分に研究が進んでいるとはいえない。しかし、特許文献1等に開示された標本化関数では、標本化関数の形状が決まっているため、基本周波成分に対する高周波成分の形状も決まってしまい、再生周波数特性を調整することができないという問題があった。
【0004】
本発明は、このような点に鑑みて創作されたものであり、その目的は、周波数特性を調整することができる標本化関数発生装置およびデジタル-アナログ変換器を提供することにある。
【課題を解決するための手段】
【0005】
上述した課題を解決するために、本発明の標本化関数発生装置は、標本間隔τよりも広い局所的な範囲に対応して0以外の信号レベルを有し、それ以外の範囲の信号レベルが0となる少なくとも1回以上の有限回微分可能な波形を有する信号を連続的に発生する信号発生手段と、信号発生手段によって発生した信号を遅延させることにより、所定の遅延量に対応する複数の信号を生成する遅延手段と、複数の信号の信号レベルを所定の利得で調整する利得調整手段と、遅延手段による遅延量を可変に設定する遅延量設定手段と、遅延量設定手段によって設定される遅延量に応じて利得調整手段の各利得を設定する利得設定手段と、遅延手段および利得調整手段を通して出力される複数の信号を合成して標本化関数波形として出力する合成手段とを備えている。これにより、複数の信号波形をずらして合成することにより標本化関数波形を生成する際に、それぞれの信号波形をずらす量(遅延量)を可変することにより標本化関数波形の形状を変更することが可能になり、この標本化関数を用いてデータ補間等を行った場合の周波数特性を調整することが可能になる。
【0006】
また、上述した信号発生手段によって発生する信号は、3階Bスプライン関数に対応する波形を有することが望ましい。これにより、なだらかに信号レベルが変化する標本化関数波形を得ることが可能になる。
【0007】
また、上述した信号発生手段によって発生する信号は、全範囲で1回だけ微分可能な凸形状の波形を有することが望ましい。これにより、十分に自然現象を近似できると考えられる滑らかに変化する標本化関数波形を生成することが可能になる。
【0008】
また、上述した局所的な範囲は、標本間隔τの2倍以上3倍以下の幅Wに対応する範囲であり、遅延手段による遅延量は、(4τ-W)/2と同じかそれ以下の時間であることが望ましい。これにより、中央位置を挟んで前後2つずつの標本位置と同じかそれよりも狭い範囲において標本化関数波形の信号レベルを0に収束させることが可能になるため、この標本化関数を用いてデータ補間等を行う際に、着目位置の前後2つずつ(合計4つ)のデータを用いるだけでよくなり、処理負担の軽減が可能になる。
【0009】
また、上述した遅延手段を用いて生成される信号は3つであり、出力順番が最初の信号に対する2番目の信号の遅延量と、この2番目の信号に対する3番目の信号の遅延量とが等しい関係を維持しながら、遅延量設定手段による遅延量の可変設定が行われることが望ましい。さらに。上述した遅延手段を用いて生成される3つの信号の中の出力順番が最初と3番目の信号に対応する利得調整手段の利得は同じであって、2番目の信号に対応する利得調整手段の利得に対して符号が反対となる関係を維持しながら、遅延量設定手段による遅延量の可変設定が行われることが望ましい。これにより、標本化関数波形を左右対称形状にすることが可能になり、この標本化関数を用いたデータ補間等において発生するひずみを低減することができる。
【0010】
また、上述した遅延量設定手段による遅延量の設定は、標本化関数を用いて行われるデータ補間処理によって得られるデータの周波数特性を調整するシフトパラメータの値を可変設定することにより行うことが望ましい。あるいは、上述したシフトパラメータの値に応じて遅延量設定手段による遅延量の設定と利得調整手段による利得調整を行うことにより、標本化関数を用いて行われるデータ補間処理によって得られるデータの周波数特性を調整することが望ましい。
【0011】
また、本発明のデジタル-アナログ変換器は、複数の上述した標本化関数発生装置と、標本間隔τと同じ時間間隔で一つずつ入力されるデジタルデータを所定個数分保持し、同時に保持された所定個数分のデジタルデータを並行して出力するとともに、デジタルデータが入力される毎に保持対象となる所定個数分のデジタルデータの組み合わせを更新するデータ保持手段と、データ保持手段からのデジタルデータの出力タイミングに合わせてこのデジタルデータに対応する標本化関数発生装置に対して標本化関数波形の出力タイミングを指示する発生タイミング制御手段と、標本化関数発生装置から出力される標本化関数波形の信号を、この標本化関数発生装置に対応してデータ保持手段から出力されたデジタルデータの値に応じて設定された利得で増幅する増幅手段と、データ保持手段から並行して出力される所定個数のデジタルデータのそれぞれに対応して増幅手段で増幅された信号をアナログ的に加算する加算手段とを備えている。これにより、フィルタ等の特別な付加構成を追加することなくデジタル-アナログ変換器の周波数特性を可変することが可能になる。

【0012】
また、上述した発生タイミング制御手段は、データ保持手段からデジタルデータの出力が開始されてから、対応する標本化関数発生装置から0以外の信号レベルを有する標本化関数波形の出力を開始するまでの時間を、遅延量設定手段によって設定される遅延量に応じて可変することが望ましい。これにより、標本化関数波形の幅を可変したことによる影響を調整することが可能になる。
【発明を実施するための最良の形態】
【0013】
以下、本発明を適用した一実施形態の標本化関数発生装置およびこれを用いたデジタル-アナログ変換器について、図面を参照しながら詳細に説明する。
【0014】
(1)標本化関数の改良
本出願の発明者によって提案された従来の標本化関数(以後、この標本化関数を「Cタイプ標本化関数」と称する)は、以下の(1)式で定義される2次の区分的多項式をτ/2シフトさせることによって得られる関数系(関数の集合)の線形結合により、(2)式で表される関数として導出されている。但し、τは標本間隔を表す。
【0015】
【数1】
JP0003920879B2_000002t.gif

【0016】
【数2】
JP0003920879B2_000003t.gif

【0017】
ここで、(2)式における3[c]ψ(t)は、標本化関数として以下に示す条件式を満足する必要がある。
【0018】
【数3】
JP0003920879B2_000004t.gif
この条件式を解くと、
【0019】
【数4】
JP0003920879B2_000005t.gif
を得る。
【0020】
また、Cタイプ標本化関数の周波数特性をΨ(f)とすれば、Ψ(f)は3[c]ψ(t)をフーリエ変換することにより、
【0021】
【数5】
JP0003920879B2_000006t.gif
として表される。但し、(5)式においてfS=1/τとしている。
【0022】
ところで、(2)式で表されるようにCタイプ標本化関数は、二次の区分的多項式のシフト間隔を標本間隔の1/2とすることにより実現できたものであると考えられる。しかしながら、これまでに(2)式におけるシフト間隔の一般性については議論されていない。(5)式でも示されるように、標本間隔は周波数特性と関連があるパラメータであると考えることができるため、標本化関数を構成する際のシフト間隔を変化させていくことにより、様々な周波数特性を持つ標本化関数を設計できると考えられる。そこで、以下では、シフト間隔を変化させることによって設計される標本化関数とその周波数特性について検討する。
【0023】
区分的多項式のシフト間隔を一般化したCタイプ標本化関数をφα(t)表すことにすると、φα(t)は、
【0024】
【数6】
JP0003920879B2_000007t.gif

【0025】
と表すことができる。ここで、α(0<α≦1/2)をシフトパラメータと呼ぶことにする。関数φα(t)が標本化関数であるためには上述したCタイプ標本化関数と同様に、(3)式の条件を満たす必要がある。すなわち、
【0026】
【数7】
JP0003920879B2_000008t.gif

【0027】
この条件に基づき、(6)式における展開係数βk(k=-1,0,1)を求めると、(6)式と(7)式により以下の連立方程式が立てられる。
【0028】
【数8】
JP0003920879B2_000009t.gif
ところで、3[c]ψ(t)は以下に示す区分多項式として表すことができる。
【0029】
【数9】
JP0003920879B2_000010t.gif
(9)式の値を(8)式に代入することにより、以下の式が得られる。
【0030】
【数10】
JP0003920879B2_000011t.gif
これを解くことにより、展開係数が以下のように求められる。
【0031】
【数11】
JP0003920879B2_000012t.gif
したがって、シフトパラメータを持つ標本化関数は、
【0032】
【数12】
JP0003920879B2_000013t.gif

【0033】
として表すことができる。ここで、0<α≦1/2となっているが、α=1/2のときは上述したCタイプ標本化関数に一致する。すなわち、
【0034】
【数13】
JP0003920879B2_000014t.gif
となる。
【0035】
また、φα(t)の周波数特性をΦα(f)と表すことにすると、Φα(f)は(12)式をフーリエ変換することにより、以下のように求められる。
【0036】
【数14】
JP0003920879B2_000015t.gif
ここで、fSは(5)式と同様にfS=1/τである。
【0037】
次に、シフトパラメータαを変化させることによる標本化関数の周波数特性について検討する。図1は、シフトパラメータαを変化させた場合の標本関数の波形を示す図である。また、図2はシフトパラメータαを変化させた場合の標本化関数の周波数特性を示す図である。図1に示すように、改良された標本化関数は、シフトパラメータαが1/2よりも小さくなるにつれて中心部分の幅が太くなるが、t=±0.5τを超えるとその減衰が急峻になり、t=±τ以降のアンダーシュートが大きくなっていることが確認できる。また、図2に示すように、改良された標本化関数の周波数特性は、αの値が変化しても主極バンド(メインローブ)についてはあまり大きな変化は見られないが、αが小さくなると第1サイドローブの振幅が大きくなり、副極降下速度が遅くなっていることが確認できる。別の見方をすれば、シフトパラメータαを変化させてもメインローブの特性をほぼ変化させることなく高調波成分を調整することができる。
【0038】
(2)標本化関数発生装置
図3は、図1に示す改良された標本化関数の波形を発生する標本化関数発生装置の構成を示す図である。図3に示す標本化関数発生装置1は、Bスプライン関数発生回路10、遅延回路12、14、増幅器16、17、18、加算回路20、22、シフトパラメータ設定部24、遅延時間設定部26、利得設定部28を含んで構成されている。この標本化関数発生装置1は、(12)式で示された標本化関数φα(t)に対応する波形を発生する。
【0039】
Bスプライン関数発生回路10は、3階Bスプライン関数に対応する信号波形を発生する。一方の遅延回路12は、Bスプライン関数発生回路10から出力される信号波形を所定時間T1だけ遅延させて出力する。他方の遅延回路14は、Bスプライン関数発生回路10から出力される信号波形を所定時間T2だけ遅延させて出力する。(12)式の右辺では、ある時点tに対応する3階Bスプライン関数(第2項)とその時点に対してατだけ前あるいは後の3階Bスプライン関数(第3項、第1項)とを用いたが、実時間上で発生する実際のBスプライン関数波形を考えると、その時点よりも後のBスプライン関数波形をその時点で得ることはできないため、第3項に対応する3階Bスプライン関数波形の発生タイミングを基準として、このときの波形をατ、2ατ遅延させることにより第2項、第1項に対応する3階Bスプライン関数波形を得るようにしている。このため、一方の遅延回路12の遅延時間T1がατに、他方の遅延回路14の遅延時間T2が2ατにそれぞれ設定されている。
【0040】
増幅器16、17、18は、入力される信号のレベルを(12)式の右辺各項の係数に対応する利得で増幅する。具体的には、増幅器16は、利得A1が(12)式の右辺第3項に対応して-τ/(8α2)に設定されており、Bスプライン関数発生回路10から出力される信号波形をこの利得で増幅して出力する。増幅器17は、利得A2が(12)式の右辺第2項に対応して+(1+4α2)τ/(4α2)に設定されており、Bスプライン関数発生回路10から出力されて遅延回路12を通した信号波形をこの利得で増幅して出力する。増幅器18は、利得A3が(12)式の右辺第1項に対して-τ/(8α2)に設定されており、Bスプライン関数発生回路10から出力されて遅延回路14を通した信号波形をこの利得で増幅して出力する。なお、利得が負の値に設定されている増幅器16、18は、入力された信号の極性を反転させて出力する。
【0041】
2つの加算回路20、22は、3つの増幅器16、17、18のそれぞれから出力される3つの信号波形をアナログ的に加算するためのものである。一方の加算回路20によって増幅器17、18の各出力信号が加算され、他方の加算回路22によってこの加算結果と増幅器16の出力信号とが加算される。
【0042】
シフトパラメータ設定部24は、シフトパラメータαの値を設定する。設定方法としては、複数の選択候補の中から利用者の操作によって選択する場合が考えられる。例えば、図1および図2に示すように、シフトパラメータαの値として1/2、1/4、1/8、1/16の4種類をあらかじめ選択候補として用意しておいて、一つの選択候補を利用者に選択させる。あるいは、別の設定方法としては、0<α≦1/2の範囲内で利用者が任意の値を直接入力する場合が考えられる。
【0043】
遅延時間設定部26は、シフトパラメータ設定部24によって設定されたシフトパラメータαを用いて、遅延回路12の遅延時間T1をατに、遅延回路14の遅延時間T2を2ατにそれぞれ設定する。利得設定部28は、シフトパラメータ設定部24によって設定されたシフトパラメータαを用いて、増幅器16の利得A1と増幅器18の利得A3を-τ/(8α2)に、増幅器17の利得A2を+(1+4α2)τ/(4α2)にそれぞれ設定する。
【0044】
上述したBスプライン関数発生回路10が信号発生手段に、遅延回路12、14が遅延手段に、増幅器16、17、18が利得調整手段に、遅延時間設定部26が遅延量設定手段に、利得設定部28が利得設定手段に、加算回路20、22が合成手段にそれぞれ対応する。
【0045】
本実施形態の標本化関数発生装置1はこのような構成を有しており、次にその動作を説明する。図1に示した本実施形態の標本化関数標本化関数φα(t)は、微分可能性に着目した有限台の関数であり、例えば全域において1回だけ微分可能であって、横軸に沿った標本位置tが±(3/2+α)τの間にあるときに0以外の有限な値を有する有限台の関数である。また、φα(t)は標本化関数であるため、t=0の標本位置でのみ1になり、t=±τ,±2τの標本位置において0になるという特徴を有する。
【0046】
なお、本実施形態の標本化関数発生装置1によって発生する標本化関数を考えた場合には、図1に示した横軸の標本位置tが経過時間に、縦軸の標本化関数φαの値が出力信号の信号レベルに対応している。
【0047】
上述した標本化関数φα(t)は、二次の区分多項式であり、3階Bスプライン関数3[c]ψ(t)を用いているため、全域で1回だけの微分可能性が保証される有限台の関数となっている。また、t=±τ,±2τにおいて0となる。
【0048】
このように、上述した関数φα(t)は、標本化関数であって、全域において1回だけ微分可能であり、しかもt=±2τあるいはこれ以下の位置に置いて0に収束する有限台の関数である。したがって、この標本化関数φα(t)を用いて各離散データに基づく重ね合わせを行うことにより、離散データ間の値を1回だけ微分可能な関数を用いて補間することができる。
【0049】
図4は、標本化関数発生装置1の各部に入出力される信号波形を示す図である。図4(A)は、Bスプライン関数発生回路10から出力される信号波形(基本波形)を示しており、(9)式の区分多項式で示される3階Bスプライン関数の波形に対応している。この出力信号は、離散データの入力時間間隔をτ、信号の発生時刻(発生タイミング)をt10としたときに、時間3τ経過後の時刻t13までの間所定の値を有する有限台の波形となる。
【0050】
また、図4(B)は、増幅器16から出力される信号波形(第1の信号波形)を示しており、Bスプライン関数発生回路10から出力された基本波形を増幅器16に通すことによりτ/(8α2)倍に減衰させ、極性反転した信号波形が示されている。
【0051】
図4(C)は、増幅器17から出力された信号波形(第2の信号波形)を示しており、Bスプライン関数発生回路10から出力された基本波形を遅延回路12でατ(例えばαは1/2)だけ遅延させた後に増幅器を通して(1+4α2)τ/(4α2)倍に増幅した信号波形が示されている。
【0052】
図4(D)は、増幅器18から出力される信号波形(第3の信号波形)を示しており、Bスプライン関数発生回路10から出力された基本波形を遅延回路14で2ατ(例えばαは1/2)だけ遅延させた後に増幅器18に通してτ/(8α2)倍に減衰させ、極性反転した信号波形が示されている。
【0053】
このようにして3つの増幅器16、17、18のそれぞれから出力された信号波形(図4(B)、(C)、(D))を加算回路20、22によってアナログ的に加算して信号の合成を行うことにより、図4(E)に示す信号波形を得ることができる。この信号波形は、図1に示した信号波形そのものであり、時刻t10~t14の間で時間の経過とともに信号レベルが連続的に変化する本実施形態の標本化関数を発生させることができる。
【0054】
図5は、本実施形態の標本化関数発生装置1に含まれるBスプライン関数発生回路10の具体的な構成を示す図である。同図に示すBスプライン関数発生回路10は、縦続接続された同じ構成を有する3つの畳み込み演算回路30(30-1、30-2、30-3)を備えている。
【0055】
各畳み込み演算回路30は、i階Bスプライン関数の信号波形が入力されたときに、i階Bスプライン関数同士の畳み込み演算(コンボリューション演算)処理を行って、(i+1)階Bスプライン関数に対応した信号波形を生成して出力するためのものである。
【0056】
初段の畳み込み演算回路30-1は、周期4Tのパルス列が入力され、1階Bスプライン関数である矩形波を生成して出力する。2段目の畳み込み演算回路30-2は、初段の畳み込み演算回路30-1から出力される1階Bスプライン関数に対応する信号波形(矩形波)が入力され、2階Bスプライン関数である三角波を生成して出力する。3段目の畳み込み演算回路30-3は、2段目の畳み込み演算回路30-2から出力される2階Bスプライン関数に対応する信号波形(三角波)が入力され、3階Bスプライン関数である図4(A)に示した信号波形を出力する。
【0057】
各畳み込み演算回路30は、遅延回路32、反転増幅器34、加算回路36および積分回路38を含んで構成されている。遅延回路32は、入力されたi階Bスプライン関数の信号波形を所定時間Tだけ遅延する。この遅延時間Tは、標本間隔τと等しい値が設定される。反転増幅器34は、入力信号の極性反転を行う反転増幅器であり、遅延回路32から出力されるi階Bスプライン関数の信号波形の極性を反転させる。加算回路36は、入力されたi階Bスプライン関数の信号波形と、遅延回路32および反転増幅器34を通すことにより時間T遅延の後に極性が反転されたi階Bスプライン関数の信号波形とをアナログ的に加算する。積分回路38は、加算回路36から出力される信号波形を時間積分する。
【0058】
以下、各段の畳み込み演算回路30の動作を説明する。図6は、初段の畳み込み演算回路30-1の各部に入出力される信号波形を示す図である。図6(A)に示す所定周期(例えば周期4T)のパルスが畳み込み演算回路30-1に入力されると、この入力信号と、この入力信号を周期Tだけ遅延して極性反転した信号とが加算されるため、加算回路36からは図6(B)に示すような互いに極性が異なるパルスが交互に配置された信号が出力される。したがって、この信号を積分回路38によって積分することにより、図6(C)に示す周期が4Tであってデューティ比が25%の矩形波が出力される。
【0059】
また、図7は2段目の畳み込み演算回路30-2の各部に入出力される信号波形を示す図である。図7(A)に示す周期4Tでデューティ比が25%の矩形波が畳み込み演算回路30-2に入力されると、この入力された矩形波と、この矩形波を周期Tだけ遅延して極性反転した信号とが加算されるため、加算回路36からは図7(B)に示すような互いに極性が異なる矩形波が交互に配置された信号が出力される。したがって、この信号を積分回路38によって積分することにより、図7(C)に示す周期が4Tの部分的な三角波が出力される。
【0060】
また、図8は3段目の畳み込み演算回路30-3の各部に入出力される信号波形を示す図である。図8(A)に示す三角波が畳み込み演算回路30-3に入力されると、この入力された信号と、この信号を周期Tだけ遅延して極性を反転した信号とが加算されるため、加算回路36からは図8(B)に示す信号が出力され、この出力信号を積分回路38によって積分することにより、図8(C)に示す3階Bスプライン関数信号が得られる。
【0061】
このように、本実施形態のBスプライン関数発生回路10は、簡単な構成によって3階Bスプライン関数の信号波形を連続的に生成することができる。
【0062】
ところで、図5に示したBスプライン関数発生回路10の説明では、初段の畳み込み演算回路30-1にパルス列を入力するようにしたが、外部から実際に入力する信号としては、図7(A)に示すような矩形波や、図8(A)に示すような三角波の方が生成しやすいため、これらの信号を2段目の畳み込み演算回路30-2あるいは3段目の畳み込み演算回路30-3に入力するようにしてもよい。
【0063】
図9は、2段目の畳み込み演算回路30-2に入力する矩形波を生成する矩形波発生回路40の構成を示す図である。同図に示す矩形波発生回路40は、2ビットカウンタ42とアンドゲート44とを備えている。2ビットカウンタ42のクロック端子には、周期Tのクロック信号が入力されている。また、2ビットカウンタ42の出力端子の各ビットQ0 、Q1 がアンドゲート44の2つの入力端子にそれぞれ接続されており、このアンドゲート44から出力される矩形波が2ビットカウンタ42のリセット端子R(負論理)に入力されるとともに、矩形波発生回路40の出力として取り出され、図5に示した2段目の畳み込み演算回路30-2に入力される。
【0064】
図10は、図9に示した矩形波発生回路40の各部に入出力される各種の信号波形を示す図である。2ビットカウンタ42は、図10(A)に示す周期Tのクロック信号が入力されると、このクロック信号の立ち上がりに同期した計数動作を行って、出力端子の下位ビットQ0 および上位ビットQ1 からそれぞれ図10(B)、(C)に示す矩形波を出力する。アンドゲート44は、2ビットカウンタ42の出力端子の各ビットQ0 、Q1 から出力される信号の論理積を求め、図10(D)に示す周期が4Tでデューティ比が25%の矩形波が矩形波発生回路40の出力として得られる。
【0065】
なお、矩形波発生回路40から出力される矩形波をBスプライン関数発生回路10の2段目の畳み込み演算回路30-2に入力する場合には、初段の畳み込み演算回路30-1は不要であるため、図5に示した回路構成から削除してもよい。
【0066】
図11は、3段目の畳み込み演算回路30-3に入力する三角波を生成する三角波発生回路50の構成を示す図である。また、図12は図11に示した三角波発生回路50の各部に入出力される信号波形を示す図である。図11に示す三角波発生回路50は、ヒステリシスコンパレータ52と積分器54を備えることによって図12(A)に示す三角波を生成し、ダイオード56を用いることによってこの三角波の正極性側のみを取り出しており、図12(B)に示す部分的な三角波が三角波発生回路50の出力として得られる。
【0067】
なお、ダイオード56を用いると順方向電圧以下の正極性の三角波出力が遮断されるため、正確に0V以上の三角波を取り出すためには、例えば閾値が0Vに設定されたコンパレータとこの出力によってオンオフ状態が設定されるアナログスイッチとを組み合わせて用い、積分器54から出力される三角波信号の0V以上の成分を抽出することが好ましい。また、三角波発生回路50から出力される三角波をBスプライン関数発生回路10の3段目の畳み込み演算回路30-3に入力する場合には、初段と2段目の畳み込み演算回路30-1、30-2は不要であるため、図5に示した回路構成から削除してもよい。
【0068】
このように、本実施形態の標本化関数発生装置1では、複数の信号波形をずらして合成することにより標本化関数波形を生成する際に、それぞれの信号波形をずらす量(遅延量)を可変することにより標本化関数波形の形状を変更することが可能になり、この標本化関数を用いてデータ補間等を行った場合の周波数特性を調整することが可能になる。
【0069】
合成対象となる複数の信号の波形として3階Bスプライン関数に対応する波形を用いることにより、なだらかに信号レベルが変化する標本化関数波形を得ることが可能になる。あるいは、合成対象となる信号波形として、全範囲で1回だけ微分可能な凸形状の波形を用いることにより(3階Bスプライン関数の波形はこの特徴を備えている)、十分に自然現象を近似できると考えられる滑らかに変化する標本化関数波形を生成することが可能になる。
【0070】
また、合成対象となる信号波形の信号レベルが0以外になる局所的な範囲Wは、標本間隔τの2倍以上3倍以下の幅Wに対応する範囲であり、遅延回路12、14によって設定される信号間の遅延量(シフト量)は、(4τ-W)/2と同じかそれ以下の時間に設定されている。これにより、中央位置を挟んで前後2つずつの標本位置と同じかそれよりも狭い範囲において標本化関数波形の信号レベルを0に収束させることが可能になるため、この標本化関数を用いてデータ補間等を行う際に、着目位置の前後2つずつ(合計4つ)のデータを用いるだけでよくなり、処理負担の軽減が可能になる。なお、本実施形態のBスプライン関数発生回路10によって発生する3階Bスプライン関数波形は局所的な範囲Wが3τに、シフト量がατに設定されており、上記の関係を満たしている。なお、3階Bスプライン関数波形の範囲が3τ未満になるように設定してもよい。
【0071】
また、2つの遅延回路12、14を用いて生成される信号は3つであり、出力順番が最初の信号に対する2番目の信号の遅延時間と、この2番目の信号に対する3番目の信号の遅延時間とが等しい関係を維持しながら、遅延時間設定部26による遅延時間T1、T2の可変設定が行われている。さらに、これらの遅延回路12、14を用いて生成される3つの信号の中の出力順番が最初と3番目の信号に対応する増幅器16、18の利得は同じであって、2番目の信号に対応する増幅器16の利得に対して符号が反対となる関係を維持しながら、遅延時間設定部26による遅延時間の可変設定が行われている。これにより、標本化関数波形を左右対称形状にすることが可能になり、この標本化関数を用いたデータ補間等において発生するひずみを低減することができる。
【0072】
(3)デジタル-アナログ変換器
次に、上述した標本化関数発生装置1を用いて構成されるアナログ-デジタル変換器について説明する。
【0073】
図13は、本実施形態のデジタル-アナログ変換器の構成を示す図である。図13に示すデジタル-アナログ変換器100は、メモリ110、アドレスカウンタ112、4つの標本化関数発生装置1(1-1、1-2、1-3、1-4)、発生タイミング制御回路118、4つの増幅器120(120-1、120-2、120-3、120-4)、3つの加算回路122、124、126を含んで構成されている。
【0074】
メモリ110は、4つの格納領域を有しており、直前に入力された4つの離散的なデジタルデータ(例えば音楽データ)を順番に格納する。例えば、図14に示すように、d1から順に音楽データが入力されると、まず最初の4つの音楽データd1~d4がメモリ110に格納される。そして、次に5番目の音楽データd5が入力されると、最初に格納された音楽データd1に5番目の音楽データd5が上書きされる。このようにして、新たな音楽データが入力される毎に、最も古くなった音楽データに上書きされて格納データが更新される。
【0075】
アドレスカウンタ112は、メモリ110のアドレスを発生するための2ビットカウンタであり、音楽データの入力タイミング(例えば音楽データが入力される周期をτとする)に同期して、2ビットの計数値が「00」→「01」→「10」→「11」→「00」→…というように巡回的に変化する。
【0076】
4つの標本化関数発生装置1のそれぞれは、図3に示す構成を有しており、所定のタイミングで図1に示す信号波形を有する本実施形態の標本化関数φα(t)を発生する。標本化関数発生装置1-1は、アドレス「00」で指定されるメモリ110の領域に格納される音楽データに対応している。同様に、標本化関数発生装置1-2は、アドレス「01」で指定されるメモリ110の領域に格納される音楽データに対応している。標本化関数発生装置1-3は、アドレス「10」で指定されるメモリ110の領域に格納される音楽データに対応している。標本化関数発生装置1-4は、アドレス「11」で指定されるメモリ110の領域に格納される音楽データに対応している。
【0077】
発生タイミング制御回路118は、各標本化関数発生装置1による標本化関数の発生開始タイミングを指示する。具体的には、発生タイミング制御回路118は、メモリ110のアドレス「00」に音楽データが格納されるタイミングに同期した標本化関数φα(t)の発生開始タイミングを標本化関数発生装置1-1に対して指示する。図1に示したように、標本化関数φα(t)の発生開始タイミングは、シフトパラメータαが1/2のときに標本位置に一致するが、このαの値が1/2よりも小さくなるにしたがって、(1/2-α)τで計算される量だけ標本位置からずれてくる。したがって、発生タイミング制御回路118は、メモリ110のアドレス「00」に格納された音楽データの出力タイミングに対して(1/2-α)τだけ遅延させた発生タイミングを標本化関数発生装置1-1に対して指示する。同様に、発生タイミング制御回路118は、メモリ110のアドレス「01」、「10」、「11」に格納された各音楽データの出力タイミングに対して(1/2-α)τだけ遅延させた発生タイミングを標本化関数発生装置1-2、1-3、1-4のそれぞれに対して指示する。
【0078】
4つの増幅器120は、メモリ110の各格納領域に格納された音楽データに応じた利得が設定され、対応する標本化関数発生装置1から出力される信号波形を増幅する。具体的には、増幅器120-1は、メモリ110のアドレス「00」に格納された音楽データに対応する利得a0が設定され、標本化関数発生装置1-1から出力される信号波形をa0倍する。増幅器120-2は、メモリ110のアドレス「01」に格納された音楽データに対応する利得a1が設定され、標本化関数発生装置1-2から出力される信号波形をa1倍する。増幅器120-3は、メモリ110のアドレス「10」に格納された音楽データに対応する利得a2が設定され、標本化関数発生装置1-3から出力される信号波形をa2倍する。増幅器120-4は、メモリ110のアドレス「11」に格納された音楽データに対応する利得a3が設定され、標本化関数発生装置1-4から出力される信号波形をa3倍する。
【0079】
3つの加算回路122、124、126は、4つの増幅器120のそれぞれから出力される4つの信号波形をアナログ的に加算するためのものである。加算回路122によって増幅器120-3と120-4の各出力信号が加算され、加算回路124によってこの加算結果と増幅器120-2の出力信号とが加算され、加算回路126によってさらにこの加算結果と増幅器120-1の出力信号とが加算される。
【0080】
上述したメモリ110がデータ保持手段に、発生タイミング制御回路118が発生タイミング制御手段に、増幅器120-1~120-4が増幅手段に、加算回路122、124、126が加算手段にそれぞれ対応する。
【0081】
本実施形態のデジタル-アナログ変換器100はこのような構成を有しており、次にその動作を説明する。
【0082】
図15は、音楽データとその間の補間値との関係を示す図である。例えば、滑らかに変化する音声信号を一定の時間間隔で標本化し、これを量子化することにより標本データとしての離散的な音声データが得られる。デジタルオーディオ装置に用いられるデジタル-アナログ変換器は、このような離散的な音声データが入力されて、その間を補間処理によってつないだ連続的なアナログの音声信号を出力する。
【0083】
図15において、標本位置t1、t2、t3、t4のそれぞれに対応して順番に入力された音楽データd1、d2、d3、d4の値をY(t1)、Y(t2)、Y(t3)、Y(t4)とし、標本位置t2とt3の間の所定位置t0(t2から距離a)に対応した補間値yを求める場合を考える。なお、図13に示したメモリ110のアドレス「00」~「11」のそれぞれに順番に音楽データd1、d2、d3、d4が格納される場合を考えると、標本位置t2とt3の間とは、アドレス「11」に4番目の音楽データd4が格納されてこの音楽データd4の出力が開始されてから時間a(<τ)が経過したときに対応している。
【0084】
本実施形態で用いる標本化関数φα(t)は、t=±(3/2+α)τにおいて収束する。ここで、0<α≦1/2であるため、この標本化関数φα(t)は、最大でもt=±2τの範囲内で0以外の値を有するだけであり、t=±2τまでの離散データを考慮に入れればよい。したがって、図15に示す補間値yを求める場合には、t=t1、t2、t3、t4に対応した4つの音楽データd1~d4のそれぞれの値Y(t1)、Y(t2)、Y(t3)、Y(t4)のみを考慮すればよいことになり、処理量を削減することができる。しかも、t=±3τ以上の各音楽データについては、本来考慮すべきであるが処理量や精度等を考慮して無視しているというわけではなく、理論的に考慮する必要がないため、打ち切り誤差は発生しない。
【0085】
図16は、本実施形態のデジタル-アナログ変換器100によるデジタル-アナログ変換処理の内容を示す説明図である。変換処理の内容としては、図16(A)~(D)に示すように、各標本位置毎に、図1に示した標本化関数φα(t)のt=0(中心位置)におけるピーク高さを一致させ、このときの補間位置t0におけるそれぞれの標本化関数φα(t)の値を求めることになる。
【0086】
例えば、図16(A)に示すt1における音楽データd1の値Y(t1)について具体的に説明する。補間位置t0と標本位置t1との距離はτ+aとなる。したがって、標本位置t1に標本化関数φα(t)の中心位置を合わせたときの補間位置t0における標本化関数の値はφα(τ+a)となる。実際には、離散データの値Y(t1)に一致するように標本化関数φα(t)の中心位置のピーク高さを合わせるため、上述したφα(τ+a)をY(t1)倍した値φα(τ+a)・Y(t1)が求めたい値となる。
【0087】
ところで、本実施形態のデジタル-アナログ変換器100に含まれる標本化関数発生装置1-1は、図1に示した標本化関数φα(t)の波形を連続的に生成する。したがって、メモリ110のアドレス「00」から音楽データd1の出力が開始された時点を基準に考えると、その時点から時間(3τ+a)経過したときの出力レベルが上述したt=τ+aにおいて標本化関数発生装置1-1から出力される標本化関数波形の値(振幅)φα(τ+a)に一致する。増幅器120-1はメモリ110のアドレス「00」に格納されたデータの値に対応する利得が設定されるが、この場合には音楽データd1の値Y(t1)が利得として設定される。したがって、増幅器120-1からは、標本化関数発生装置1-1から出力される標本化関数の値φα(τ+a)をY(t1)倍した信号が出力される。
【0088】
同様にして、発生開始時点が標本間隔τずつ互いに遅れた3つの標本化関数の信号波形を標本化関数発生装置1-2~1-4によって発生し、それぞれの信号を利得Y(t2)、Y(t3)、Y(t4)の各増幅器1-2、1-3、1-4で増幅することにより、図16(B)~(D)に示す補間位置t0に対応する値φα(a)・Y(t2)、φα(-τ+a)・Y(t3)、φα(-2τ+a)・Y(t4)が同じタイミングで得られる。
【0089】
このようにして、信号レベルに対応させて得られた4つの値φα(τ+a)・Y(t1)、φα(a)・Y(t2)、φα(-τ+a)・Y(t3)、φα(-2τ+a)・Y(t4)を3つの加算器122、124、126で加算することにより、補間値y(t0)に対応する信号を得ることができる。
【0090】
また、時間経過とともに補間位置t0が移動するが、標本化関数発生装置1-1~1-4から出力される信号波形のレベルも経過時間と共に変化するため、補間値y(t0)も連続的に変化し、各音楽データ間を滑らかにつなぐ連続したアナログ信号が得られる。特に、それぞれが異なる開始タイミングで発生された4つの標本化関数の信号波形を、音楽データに対応した所定の利得で増幅して加算するだけで連続的な補間値としてのアナログ信号が得られるため、従来のようにサンプルホールド回路やローパスフィルタが不要であって、回路規模の増大や群遅延特性の悪化等を招くことがない。また、オーバーサンプリング処理を行う場合のように高速な信号処理を行う必要もなく、高価な部品を用いる必要もない。しかも、フィルタ等の特別な付加構成を追加することなく、標本化関数発生装置1内で設定されるシフトパラメータαの値を可変するだけで、デジタル-アナログ変換器100の周波数特性を可変することが可能になる。
【0091】
また、発生タイミング制御回路118によって、メモリ110から音楽データの出力が開始されてから、対応する標本化関数発生装置1から0以外の信号レベルを有する標本化関数波形の出力を開始するまでの時間をシフトパラメータαに応じて可変しており、標本化関数波形の幅を可変したことによる影響を調整することが可能になる。
【0092】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施形態では、音楽データを用いた場合を説明したが、他の離散データ、例えば画像データから連続的な映像信号を生成する場合などに本発明を適用することができる。
【図面の簡単な説明】
【0093】
【図1】シフトパラメータαを変化させた場合の標本関数の波形を示す図である。
【図2】シフトパラメータαを変化させた場合の標本化関数の周波数特性を示す図である。
【図3】図1に示す改良された標本化関数の波形を発生する標本化関数発生装置の構成を示す図である。
【図4】標本化関数発生装置の各部に入出力される信号波形を示す図である。
【図5】標本化関数発生装置に含まれるBスプライン関数発生回路の具体的な構成を示す図である。
【図6】初段の畳み込み演算回路の各部に入出力される信号波形を示す図である。
【図7】2段目の畳み込み演算回路の各部に入出力される信号波形を示す図である。
【図8】3段目の畳み込み演算回路の各部に入出力される信号波形を示す図である。
【図9】2段目の畳み込み演算回路に入力する矩形波を生成する矩形波発生回路の構成を示す図である。
【図10】図9に示した矩形波発生回路の各部に入出力される各種の信号波形を示す図である。
【図11】3段目の畳み込み演算回路に入力する三角波を生成する三角波発生回路の構成を示す図である。
【図12】図11に示した三角波発生回路の各部に入出力される信号波形を示す図である。
【図13】本実施形態のデジタル-アナログ変換器の構成を示す図である。
【図14】離散的な音楽データを示す図である。
【図15】音楽データとその間の補間値との関係を示す図である。
【図16】本実施形態のデジタル-アナログ変換器によるデジタル-アナログ変換処理の内容を示す説明図である。
【符号の説明】
【0094】
1 標本化関数発生装置
10 Bスプライン関数発生回路
12、14 遅延回路
16、17、18、120 増幅器
20、22、122、124、126 加算回路
24 シフトパラメータ設定部
26 遅延時間設定部
28 利得設定部
100 デジタル-アナログ変換器
110 メモリ
112 アドレスカウンタ
118 発生タイミング制御回路
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9
【図11】
10
【図12】
11
【図13】
12
【図14】
13
【図15】
14
【図16】
15