TOP > 国内特許検索 > 増幅型固体撮像装置 > 明細書

明細書 :増幅型固体撮像装置

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第4243688号 (P4243688)
公開番号 特開2005-295346 (P2005-295346A)
登録日 平成21年1月16日(2009.1.16)
発行日 平成21年3月25日(2009.3.25)
公開日 平成17年10月20日(2005.10.20)
発明の名称または考案の名称 増幅型固体撮像装置
国際特許分類 H04N   5/335       (2006.01)
H01L  27/146       (2006.01)
FI H04N 5/335 E
H01L 27/14 A
請求項の数または発明の数 5
全頁数 9
出願番号 特願2004-109589 (P2004-109589)
出願日 平成16年4月2日(2004.4.2)
審査請求日 平成18年1月16日(2006.1.16)
特許権者または実用新案権者 【識別番号】304023318
【氏名又は名称】国立大学法人静岡大学
発明者または考案者 【氏名】川人 祥二
個別代理人の代理人 【識別番号】100088155、【弁理士】、【氏名又は名称】長谷川 芳樹
【識別番号】100092657、【弁理士】、【氏名又は名称】寺崎 史朗
【識別番号】100108257、【弁理士】、【氏名又は名称】近藤 伊知良
【識別番号】100124800、【弁理士】、【氏名又は名称】諏澤 勇司
審査官 【審査官】▲徳▼田 賢二
参考文献・文献 特開平04-357423(JP,A)
特開平06-273230(JP,A)
調査した分野 H04N 5/335
H01L 27/146
特許請求の範囲 【請求項1】
フォトダイオード(PD)と、第1のリセット用スイッチトランジスタ(RT)と、電荷検出用容量(Cs)と、反転増幅器(AMP)と、該反転増幅器の入出力間に接続される第2のリセット用スイッチトランジスタ(RT1)と、前記反転増幅器の入力と前記フォトダイオードとの間に接続される結合用容量(Ct)と、前記反転増幅器の出力に接続されるサンプルホールド回路(SH)とからなり、電荷検出用容量(Cs)がフォトダイオードと反転増幅器の出力間に接続されることで、結合用容量、反転増幅器、電荷検出容量により閉回路を構成し、電荷検出用容量で決まる高い変換利得と、大きな線形出力範囲を得るとともに、サンプルホールド回路による全画素同時シャッタ機能を有することを特徴とする増幅型固体撮像装置。
【請求項2】
前記サンプルホールド回路は、フォトダイオード部の電荷蓄積を初期化したリセットレベルと、電荷蓄積を行った信号レベルのそれぞれを記憶するための手段を備え、両レベルの差を得て、固定パターン雑音の低減を図るために両レベルを個別に出力することを特徴とする請求項1記載の増幅型固体撮像装置。
【請求項3】
前記サンプルホールド回路は、フォトダイオード部の読み出したい信号電荷を蓄積する以前に初期化した第1のリセットレベル(A)、電荷蓄積を行った後の信号レベル(B)、電荷蓄積後に初期化した第2のリセットレベル(C)のそれぞれを記憶するための手段を備え、リセットノイズをキャンセルし、低雑音化を図るために前記第1のリセットレベル,信号レベル及び第2のリセットレベルを個別に出力することを特徴とする請求項1記載の増幅型固体撮像装置。
【請求項4】
前記第1,第2のリセット用スイッチトランジスタ(RT,RT1)に対して制御信号を印加するとともにリセット電圧(VR)を変化させる電荷初期化手段を設け、該電荷初期化手段は、第1のリセット用スイッチトランジスタ(RT)をオフにしておき、そのリセット電圧を一端低い電圧に設定し、第1のリセット用スイッチトランジスタ(RT)をオンにして、フォトダイオードの電圧をこれと同じに設定した後、リセット電圧を高い電圧に戻すものであり、このとき、同時に反転増幅器の入出力間に接続された第2のリセット用スイッチトランジスタ(RT1)を緩い傾斜のゲート電圧で徐々にオフさせることでリセットノイズの低減を図ることを特徴とする請求項1記載の増幅型固体撮像装置。
【請求項5】
フォトダイオード(PD)と、第1のリセット用スイッチトランジスタ(RT)と、電荷検出用容量(Cs)と、反転増幅器(AMP)と、該反転増幅器の入出力間に接続される第2のリセット用トランジスタ(RT1)と、前記反転増幅器の入力と前記フォトダイオードとの間に接続される結合用容量(Ct)と、前記反転増幅器の出力に接続されるサンプルホールド回路(SH)とからなり、電荷検出用容量(Cs)が反転増幅器の入力と出力間に接続されることで、結合用容量と電荷検出用容量との比で決まる高い変換利得と、大きな線形出力範囲を得るとともに、サンプルホールド回路により、全画素同時シャッタ機能を有することを特徴とする増幅型固体撮像装置。
発明の詳細な説明 【技術分野】
【0001】
この発明は、反転増幅器を用いた高速撮像装置用の全画素同時シャッタ動作が可能な画素回路として、リセット雑音を低減する機能を備え、大きな電圧振幅が得られる高感度画素回路に関する。
【背景技術】
【0002】
[1] 特表2000-504489, 電子的シャッタ動作を備えた能動ピクセルセンサアレイ
[2] US Patent Number 5,986,297 Color active pixel sensor with electronic shuttering, anti-blooming, and low-cross-talk
[3] 特開平11-177076(特願平9-350163), 固体撮像装置
CMOSイメージセンサで全画素同時電子シャッタ動作を行う従来の方法としては、文献[1][2][3]に開示されている方法がある。
文献[1]の方法は、フォトゲートと呼ばれる光電変換素子構造を用いるもので、標準的なCMOSプロセスで実現した場合には、青色領域の感度が低下する、暗電流が大きくなるという課題がある。文献[2]及び文献[3]に開示されている方法は、イメージセンサの特性を向上するための特別な製造工程を取り入れたCMOSイメージセンサであり、製造工程が複雑であるために、製作コストが高くなるという課題がある。

【特許文献1】特表2000-504489号公報
【特許文献2】特開平11-177076号公報
【非特許文献1】米国特許第5986297号明細書
【発明を実施するための最良の形態】
【0003】
本発明は、特別に複雑なプロセスを用いることなく、標準的なCMOSプロセスまたは、これに簡単な追加工程で実現でき、十分な光電変換感度と、低ノイズ特性を有する全画素同時電子シャッタ機能をもつイメージセンサを提供する。
図1は、1画素の構成の例を示している。また、図2は、イメージセンサ全体の構成例である。
特徴は、以下の通りである。
(1)フォトダイオードのリセット電圧を電源電圧に近い電圧に設定できるようにしたことで、フォトダイオードに十分高い逆方向電圧を加えられることにより、高感度化を図ったこと
(2)反転増幅器と微少な検出容量Csを用いて、高い効率で、容量に電荷転送が行われることを利用し、フォトダイオードの面積が大きくなり、寄生容量が大きくなっても検出容量できまる高い変換利得が得られるようにしたこと
(3)反転増幅器の比較的低いショート電圧(入出力をショート,0.8V程度)を黒レベルとし、結合容量Ctを用いてフォトダイオードとアンプの入力を分離することで、(2)を満たしながら、十分大きな信号振幅を得られるようにしたこと
(4)発生するリセットノイズを、リセット電圧VRと、アンプのリセット制御信号R1の電圧変化の傾斜を緩やかにすることで、低減できること。
【実施例1】
【0004】
フォトダイオード(PD)のカソード部には、結合容量Ctと検出容量Csの一端が接続され、Ctの他端は、反転増幅器(AMP)の入力に接続する。また、Csの他端は、反転増幅器の出力に接続される。反転増幅器の出力には、帯域制限のための負荷容量CL1が接続されている。また制御信号SSで制御されるMOSトランジスタスイッチと、容量CL2からなるサンプルホールド回路が接続されている。サンプルホールド回路に記憶された電圧は、ソースフォロワバッファアンプにより、垂直信号線に読み出される。図2に示すように、各垂直信号線には、MOSトランジスタによる電流源が接続されており、図1の制御線Sが接続されたMOSトランジスタをオンすることにより、信号読み出すべき画素が選択され、垂直信号線に接続された電流源トランジスタと、画素内のサンプルホールド回路がゲートに接続されたMOSトランジスタにより、ソースフォロワ回路が形成され、信号をカラムに設けた回路に読み出すことができる。
【0005】
図1の動作を示すタイミング図を、図3に示す。1フレームの周期は、電子シャッタ動作の期間と信号読み出しの期間に分けられる。信号読み出し動作の期間を使って信号蓄積を行い、これに伴って、反転増幅器の出力が上昇する。その電圧を、画素内のサンプルホールド回路により記憶する。これは制御線SSを一旦"1"にし、その後"0"にすることによって行われる。ここで、"1"と"0"は、制御信号のHighレベルとLowレベルを表し、特に断らないかぎり、"1"は、電源電圧(例えば3.3V)であり、"0"は、0Vであるとする。その後、信号蓄積部とアンプの入力部を初期化するための処理を行う。このとき、リセットノイズが発生するが、これは、反転増幅器を用いたミラー効果とサブスレショルド領域を用いたリセット動作により低減する。その動作を具体的な電圧を示しながら説明するが、これは説明の便宜上、このようにするものであり、ここで述べたものに限定するものではない。
【0006】
まずリセット電圧VRを一旦2Vにし、同時にR,R1を"1"にする。これにより、VPDは、Rがゲートに接続されたリセット用トランジスタ(RT)の線形領域によりリセットされる。その後、VRを3.3Vに戻す。これにより、VPDは、2Vから徐々に上昇し、リセットトランジスタがサブスレショルド領域に入る。このとき、R1を緩やかな傾斜で徐々に"1"から"0"に変化させる。これによりR1で制御される反転増幅器用の入力部のリセット用トランジスタ(RT1)も線形領域からサブスレショルド領域に入り、非常にインピーダンスが高い状態になる。その結果、VPDもアンプの入力部もともに反転増幅器と電荷検出容量Csによって、負帰還回路が構成され、ミラー効果により非常に大きな容量がVPDや、アンプの入力に接続されたのと同じ状態になり、さらにサブスレショルド領域の非常に高いインピーダンスによって、帯域が大きく制限された状態でリセットがなされる。その結果、リセットノイズが大幅に低減される。その後、Rを"0"に戻し、一連のリセット動作が完了し、次のフレームのための信号蓄積が開始される。
【0007】
サンプルホールド回路に記憶された信号は、画素選択信号により、1水平ライン毎に選択して、カラムの読み出し回路にその信号を読み出す。外部への読み出しは、例えば図2のように、カラムに設けたA/D変換器によりディジタル化し、並列出力する。
反転増幅器としては、図4に示すようなカスコード増幅器を用いることができる。アンプに流すバイアス電流はほぼVb1に与える電圧できまるので、信号読み出し時は適正なバイアス条件となるような電圧をVb1に与え、信号蓄積時は、バイアス電流を1桁程度下げることによって、イメージセンサ全体の低消費電力化を図ることができる。
【0008】
図1の回路では、画素回路が発生する固定パターン雑音を除去する機能がないため、読み出された電圧には、大きな固定パターン雑音が重畳している。これは、外部のフレームメモリに各画素の固定パターン雑音成分を記憶しておくことで除去できるが、例えば、高感度化のため、イメージセンサの出力信号を大きなゲインで増幅しようとすると、固定パターン雑音によって、アンプが飽和することがあり、あまりゲインを高くできなかったり、イメージセンサの出力に対して直接画像圧縮を行うような場合、ノイズによって圧縮率を高くできなかったりといった問題も発生するため、できる限り画素から出力される段階で主要な固定パターン雑音成分を除去できる方が望ましい。
【実施例2】
【0009】
図1の回路に固定パターン雑音成分除去機能を付加した画素回路を図5に示す。また図5に示す回路を用いた高速度イメージセンサの構成を図6に示す。CL1とアンプの間にスイッチを設け、CL1にもサンプル&ホールド機能を持たせるとともに、CL1にリセットレベル、CL2に信号レベルを記憶して、それぞれを最終段のバッファアンプにより、差動信号として同時によみだすようにする。また、その読み出しの際、CL1とCL2に記憶されている電圧の差を、カラムのノイズキャンセル回路に読み出し、その後、読み出している行のSSを投入して、そのスイッチを閉じることにより、最終段のバッファアンプが発生する固定パターン雑音も除去することができる。
なお、図5のサンプル&ホールド回路及びそのバッファ回路の構成としては、本発明が目的とする機能を実現できれば、これに限定するものではなく、種々の変形が可能であり、それらを排除するものではない。
【実施例3】
【0010】
実施例1で示したように、リセット制御信号R,R1を緩やかな傾斜により"1"から"0"に変化させることにより、リセットノイズを低減することができるが、高速な動作が要求され、その傾斜を十分に緩やかにできない場合には、十分なリセットノイズ低減効果が得られない場合がある。このような場合でも、十分なリセットノイズ低減効果が得られるよう、図7ではさらに、サンプル&ホールド容量を追加し、アンプ及びフォトダイオードの浮遊拡散層部で発生するリセットノイズの除去を行う機能を設けたものである。なお、これを用いた高速度イメージセンサの構成は、図6のSSの代わりに、図7のSS1とSS2に接続する制御信号を各画素への水平方向への制御信号として与える。
この動作タイミングを図8に示す。奇数番目のフレームの先頭で、その前のフレームで蓄積され、増幅された信号を、CL3に記憶する。これはすべての画素でいっせいに行う。その後、フォトダイオードの接続された浮遊拡散層部をリセットし、アンプを介したその電圧をCL1に記憶する。その電圧は、偶数番目のフレームにおいて信号読み出しに用いる。
【0011】
CL3に記憶された信号電圧は、これがi行目であれば、i行目の信号読み出しのタイミングで、画素選択信号S(i)を"1"にし、垂直信号線を通して、カラムのノイズキャンセル回路に読み出す。このとき、3本の信号線の内、信号レベルが記憶されたCL3の電圧と、1つ前のフレームリセットしたときの電圧を記憶しているCL2の電圧を読み出して、差を求め、その後SS1(i)を"1"にして、そのときのCL3とCL2の電圧の差を読み出して、先の電圧差との差を求めることで、画素部で発生するリセットノイズと固定パターンノイズの両方をキャンセルすることができる。リセット雑音がキャンセルされるのは、信号蓄積前にリセットした電圧と、信号蓄積後の信号電圧との差を求めているため、リセットノイズに相関があるためである。同様に、偶数フレームにおいては、CL1に記憶したリセット電圧との差を求めることでリセットノイズをキャンセルした信号の読み出しが行える。
【実施例4】
【0012】
カラムの読み出し回路の例を図9に示す。画素の3本の垂直信号線のうち、信号レベルが出力されるLSは、図9の差動型ノイズキャンセル回路の一方の容量C1に接続し、リセットレベルが出力されるLR1,LR2については、奇数フレームの場合には、図9の制御信号Eを"1"に設定し、LR2を、ノイズキャンセル回路の他方の容量C1に接続する。偶数フレームの場合には、図9の制御信号Eを"0"に設定し、LR1を、ノイズキャンセル回路の他方の容量C1に接続する。ノイズキャンセル動作はまず、図9のφ1を"1"にして、これが与えられているスイッチをオンにする。容量C2は、参照電圧Vrefに接続しておく。これにより、垂直信号線に現れている信号レベル、リセットレベルを、容量C1にサンプルする。次に、φ1を"0"にしたのちに、φ2を"1"にして、容量C2を出力に接続する。
【0013】
このあと選択されているi番目の水平ラインにおける画素内のφS及びφR1(偶数フレーム)、またはφR2(奇数フレーム)を同時に"1"にすることで、図9に示す回路の出力には、垂直信号線に出力に現れる信号レベルとリセットレベルの電圧差に比例し、C1/C2の比で増幅された信号が現れる。同時に、画素内の出力のソースフォロワの発生する固定パターン雑音がキャンセルされ、また1/fノイズを低減することができる。
なお、図7についてもサンプル&ホールド回路及びそのバッファ回路の構成としては、本発明の目的とする機能、つまり3つのサンプル&ホールド用容量を用いて、信号蓄積前に記憶したリセットレベルと信号レベルとの差を読み出すことでリセットノイズをキャンセルする機能が実現できれば、これに限定するものではなく、種々の変形が可能であり、それらを排除するものではない。例えば、画素選択用トランジスタと一まとめにして、電源に近い側に1個のトランジスタにして選択することも可能であり、そのトランジスタとしては、nチャネルのMOSトランジスタまたは、pチャネルのMOSトランジスタを用いることができる。
【実施例5】
【0014】
図10は、図7の変形であり、フォトダイオード部の浮遊拡散層の電圧変化を、Cs/Ctの容量比で増幅するものであり、この場合もフォトダイオード部の浮遊拡散層とアンプの入力部で発生するリセットノイズをキャンセルすることができ、低ノイズの画素回路が構成できる。ただし、図7に比較すると、浮遊拡散層においてCtによる寄生容量が発生するため、変換利得は、図7に比べて低くなる。
【産業上の利用可能性】
【0015】
これまでに述べた構成により、十分な光電変換感度と、低ノイズ特性を有する全画素同時電子シャッタ機能をもつイメージセンサが、特別に複雑なプロセスを用いることなく、標準的なCMOSプロセス、または、これに簡単な工程を追加することで実現できる。
【図面の簡単な説明】
【0016】
【図1】反転増幅器を用いた電荷検出回路とS/H回路を備えた画素回路を示す図
【図2】イメージセンサ全体の構成例を示す図
【図3】図1の画素回路の動作タイミングを示す図
【図4】バイアス電流遮断機能をもつカスコード増幅器を示す図
【図5】固定パターン雑音除去機能を設けた差動読み出し型画素回路を示す図
【図6】図5の画素回路を用いた高速度イメージセンサの構成を示す図
【図7】リセットノイズ除去機能を設けた差動読み出し型画素回路を示す図
【図8】リセットノイズ低減機能をもつ画素回路の動作タイミングを示す図
【図9】差動構成によるカラムノイズキャンセル回路の例を示す図
【図10】容量比で増幅する増幅原理を用いた画素回路を示す図
【符号の説明】
【0017】
PD フォトダイオード
RT 第1のリセット用スイッチトランジスタ
RT1 第2のリセット用スイッチトランジスタ
Cs 電荷検出用容量
Ct 結合用容量
AMP 反転増幅器
SH サンプルホールド回路
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9