TOP > 国内特許検索 > 半導体装置の製造方法 > 明細書

明細書 :半導体装置の製造方法

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第4834828号 (P4834828)
公開番号 特開2006-278529 (P2006-278529A)
登録日 平成23年10月7日(2011.10.7)
発行日 平成23年12月14日(2011.12.14)
公開日 平成18年10月12日(2006.10.12)
発明の名称または考案の名称 半導体装置の製造方法
国際特許分類 H01L  29/06        (2006.01)
FI H01L 29/06 601D
請求項の数または発明の数 4
全頁数 7
出願番号 特願2005-092673 (P2005-092673)
出願日 平成17年3月28日(2005.3.28)
審査請求日 平成19年5月29日(2007.5.29)
特許権者または実用新案権者 【識別番号】504132881
【氏名又は名称】国立大学法人東京農工大学
発明者または考案者 【氏名】須田良幸
【氏名】北山大祐
【氏名】高橋陽一
個別代理人の代理人 【識別番号】100090398、【弁理士】、【氏名又は名称】大渕 美千栄
【識別番号】100090387、【弁理士】、【氏名又は名称】布施 行夫
審査官 【審査官】行武 哲太郎
参考文献・文献 Zhenyang Zhong, A. Halilovic, T. Fromherz, F. Schaffler, and G. Bauer,Two-dimensional periodic positioning of self-assembled Ge islands on prepatterned Si(001) substrates,Applied Physics Letters,米国,American Institute of Physics,2003年 6月30日,82,4779-4781
Daisuke Kitayama, Taichi Yoshizawa, and Yoshiyuki Suda,Ge Dot Array Formation Using Small Convex Position Anchors,Japanese Journal of Applied Physics,日本,The Japan Society of Applied Physics,2004年 6月29日,43,3822-3824
O. G. Schmidt, N. Y. Jin-Phillipp, C. Lange, U. Denker, K. Eberl, R. Schreiner, H. Grabeldinger, and H. Schweizer,Long-range ordered lines of self-assembled Ge islands on a flat Si(001) surface,Applied Physics Letters,米国,American Institute of Physics,2000年12月18日,77,4139-4141
替地修也、須田良幸,パターニングされたSi基板上へのGe量子ドットアレイ形成 Fabrication of Ge quantum dot array on pattemed Si substrates,2003年(平成15年)春季 第50回応用物理学関係連合講演会講演予稿集 第3分冊 Extended Abstracts (The 50th Spring Meeting, 2003); The Japan Society of Applied Physics and Related Societies No.3,日本,(社)応用物理学会,2003年 3月,30a-ZE-4
調査した分野 H01L 29/00-29/38
特許請求の範囲 【請求項1】
シリコン基板上にエッチングにより少なくとも4つの面に囲まれた逆ピラミッド状の凹を形成する第1の工程と、
前記凹部に、前記シリコン基板に対し平坦になるように、または、前記シリコン基板の上面より上方に盛り上がるように、ゲルマニウムを埋める第2の工程と、
前記第2の工程の後にシリコン層を形成する第3の工程と、
前記シリコン層の上部でかつ前記ゲルマニウムが埋め込まれた前記凹部の上方に、ゲルマニウムドットを形成する第4の工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項2】
前記第3の工程と前記第4の工程を繰り返すことで、前記ゲルマニウムドットを多段に重ねたことを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第1の工程と前記第2の工程の間にシリコン層を形成する工程を挿入したことを特徴とする請求項1乃至2のいずれか項に記載の半導体装置の製造方法。
【請求項4】
前記第1の工程のエッチング法としてウェットエッチング法を用いたことを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
発明の詳細な説明 【技術分野】
【0001】
この発明は、ゲルマニウムドットの平面方向の位置を人為的に制御した多段構成の半導体装置の製造方法に関するものである。
【背景技術】
【0002】
発光デバイスの材料としては主に発光性の直接遷移型半導体である3-5系半導体材料が用いられてきた。シリコン(Si)系の発光デバイスができれば、Siの大規模集積回路(LSI)と製造プロセスが整合するので、光-論理集積回路などの高機能デバイスの実現が期待される。さらに、資源の豊富なSiを用いることができるので、資源的な面からもSi系の発光デバイスが期待される。しかし、Siやゲルマニウム(Ge)は非発光性の間接遷移型半導体なのでほとんど発光しない。
【0003】
しかし、Si中またはSi上に微細なGeドットを形成すると、量子閉じ込め効果が現れて、Si中の電子とGeドットに閉じ込められた正孔が再結合して発光するようになる。このとき、1.3~1.6μmの光通信波長帯で発光するので、Geドットを用いたデバイスは光通信波長帯の発光デバイスとして応用されることが期待される。
Si上にGeを堆積すると4層程度までは薄膜としてエピタキシー成長する(成長する薄膜Geの平面方向の原子間隔が下地のSiの原子間隔に一致して成長する)が、4層程度を超えると自己組織化的にGeが集合してドットを形成する。Geドットの製造方法の1つとして、このように自己組織化成長させたGeドットが用いられる。
【0004】
しかし、自己組織化的に形成したGeドットのサイズと位置はランダムである。発光強度の強い半値幅の狭い発光を得るためには、Geドットのサイズを同じにする必要がある。Geドットを形成する供給源としてのGeは元々の等方的に移動しているので、Geドットの位置を規則的な位置に形成できるとすれば、結局Geドットのサイズも均一化する。このため、Geドットを人為的に規則的に配置する技術が様々検討されている。
Si基板の表面をエッチングして、台形状(非特許文献1参照)や尾根状(非特許文献2参照)の凸構造を形成すると、台形の周辺や尾根の頂上に比較的に規則的にGeドットが並ぶ。しかし、究極的形態として2次元状に規則的にGeドットを並べる必要がある。
Si基板上にSiO2を形成し、SiO2に2次元的に規則的に窓を形成してGeを堆積し、窓の開いた位置のSi基板上に規則的にGeドットを形成する方法も提案された(非特許文献3参照)。
【0005】
2003年までは、Geドットは主に凸構造部分に形成されると考えられていた。しかし、須田らは逆ピラミッド状の凹構造の底に最も安定してGeドットが形成されることを報告した。即ち、Si基板に凸構造と逆ピラミッド状の凹構造が共存すると、高い温度では、逆ピラミッド状の凹構造の底にGeが集合する。この方法を用いて、任意の規則的位置に、逆ピラミッド状の凹構造を形成し、底部中心にGeドットを形成できることを報告した(非特許文献4参照)。また、Si基板上にレジストで規則的に窓を形成して後、反応性イオンエッチング法で窓の位置のSiを直方体状に下方にエッチングして、その位置の中心近傍にGeドットを形成する方法が報告された(非特許文献5参照)。
【0006】
一方、十分強い発光強度を得るためには、Si層を挟んでGeドットを多段に重ね、単位面積当たりのGeドット数を増加することが必要になっている。しかし、Geドットを形成した後に、薄いSi層を挟んでさらに一定の基板温度下でGeを堆積すると、その薄いSi層の面内で、下方にGeドットのある位置にGeが集合してドットを形成することが報告された(非特許文献6参照)。下方にGeドットのある位置付近の前記Si層のSiの原子間隔は、下方のドット状のGe結晶の原子間隔に近づく様に歪み、Ge結晶の原子間隔に近づく。このため、前記Si層上のGeは、本来のGe結晶の原子間隔に近くエネルギー的に安定となる位置に集合する。この方法を用いて、自己組織化形成したGeドット上に薄いSi層を挟んで多段にGeドットを形成できることが報告された。
【0007】

【非特許文献1】B.Yang、A.R.Woll、P.Rugheimer、M.G.Lagally、Mat.Res.Soc.Symp.Proc.、2002年、715巻、p.A.8.5.1-A.8.5.6
【非特許文献2】K.L.Wang、J.L.Liu、G.Jin、Crystal Growth、2002年、237-239巻、p.1892-2897
【非特許文献3】E.S.Kim、N.Usami、Y.Shiraki、Appl.Phys.Lett.、1998年、72巻、p.1617-1619
【非特許文献4】S.Kaechi、D.Kitayama、Y.Suda、Ext.Abs.2003 Int.Conf.on Solid State and Materials、2003年、p.96-97
【非特許文献5】Z.Zhong、A.Halilovic、T.Fromherz、F.Schaffler、G.Bauer、Appl.Phys.Lett.、2003年、82巻、p.4779-4781
【非特許文献6】K.L.Wang、J.L.Liu、G.Jin、Crystal Growth、2002年、237-239巻、p.1892-2897
【発明の開示】
【発明が解決しようとする課題】
【0008】
発光ダイオードとして用いるためには、Geドットを形成した面に垂直の方向に電圧をかけて電子、正孔電流を流すことになる。しかし、SiOに2次元的に規則的に窓を形成する方法では、SiO自身が電流の流れの障害となる。
Si凹構造を規則的に配置することで、Geドットを基本的にその位置で形成できる。しかし、非特許文献4や非特許文献5等で提案されている凹部の中央に1段目に相当するGeドットを形成する方法では、1段目のGeドットの直上または、凹部と形成されたGeドットの間にリング状に凹部が形成される。凹部の中央に1段目のGeドットが形成された場合は、Geドットが小さいとその上部に逆台形状の凹部が形成される。この場合、薄いSi層を積層して一定温度下でGeを照射すると、逆台形状の底の淵に当るL字形状の部分に2段目のGeドットが複数形成される。リング状に凹部が形成された場合も、リング状の凹部に2段目のGeドットが複数形成され、いずれの場合も、1段目のGeドットの位置近傍に2段目のGeドットが複数形成され、1段目のGeドットの位置近傍に2段目のGeドットが分裂して形成されることが生じる。しかも、2段目のGeドットは不均一となる。本発明では、多段にGeドットを製造する場合に、Geドットが分裂せずに人為的に位置制御されたSi基板上の逆ピラミッド凹部の位置に多段にGeドットが形成される半導体装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【0009】
上記の課題を解決するものとして、第1の発明は、シリコン基板上にエッチングにより少なくとも4つの面に囲まれた逆ピラミッド状の凹構造を形成する第1の工程と、前記逆ピラミッド状の凹構造に凹部がなくなるようにゲルマニウムを埋める第2の工程と、前記工程の後にシリコン層を形成する第3の工程と、前記シリコン層の上部でかつ下方のゲルマニウムドットのある位置にゲルマニウムドットを形成する第4の工程からなることを特徴とする多段構成の半導体装置の製造方法である。
【0010】
また、第2の発明は、第1の発明において、第3の工程と第4の工程を繰り返すことで、ゲルマニウムドットを多段に重ねたことを特徴とする半導体装置の製造方法である。
【0011】
また、第3の発明は、第1乃至2の発明において、第1の工程と第2の工程の間にSi層を形成する工程を挿入したことを特徴とする半導体装置の製造方法である。
【0012】
また、第4の発明は、第1乃至3の発明において、第1の工程のエッチング法としてウェットエッチング法を用いたことを特徴とする半導体装置の製造方法である。
【発明の効果】
【0013】
第1の発明によれば、少なくとも逆ピラミッド状の凹部をゲルマニウムで凹部がなくなるように平坦に埋める。或いは、逆ピラミッド状の凹部の体積以上にゲルマニウムを埋めることで、埋めたゲルマニウムが逆ピラミッドの上面より上方に凸状に盛り上がる。このようにして凹部が消失すると、その上方に薄いシリコン層を形成して、一定の温度下でゲルマニウムを堆積した場合、ゲルマニウムは、下方にゲルマニウムのある位置に集合して、ゲルマニウムドットが形成され、分裂した形状にはならない。
【0014】
第2の発明によれば、基板の逆ピラミッド状の凹部を少なくとも平坦に埋めることで、その上方に、薄いシリコン層を形成とゲルマニウムドットの形成を繰り返しても、ゲルマニウムドットが分裂することなく、上段のゲルマニウムドットは全て平面方向において、基板の逆ピラミッドの位置に形成される。
【0015】
第3の発明によれば、基板の逆ピラミッドの上に薄いシリコン層を形成することで、エッチングで形成した逆ピラミッド面の原子的結晶構造の欠陥が消失し、逆ピラミッドを埋めたゲルマニウムドットの結晶性を良好に保つことができる。このため、結晶欠陥や転位が上方に伝播することが無く、結晶性に優れた多段構成のゲルマニウムドットが形成される。
【0016】
第4の発明によれば、基板の逆ピラミッドの形成をウェットエッチングで行なうことにより、ドライエッチングなどに見られる物理的損傷が少なく、物理的損傷によって発生する結晶欠陥や転位が上方に伝播することが無く、結晶性に優れた多段構成のゲルマニウムドットが形成される。
【発明を実施するための最良の形態】
【0017】
基板にはSi(100)を用いる。その表面に、リソグラフィ技術を用いて、四角い穴が2次元的に規則的に開いたレジストパターンを形成する。次に、前記レジストマスクを用いて、異方性エッチングのできるウエェットエッチング液を用いて、Siをエッチングすると、2次元的に規則的に開いた四角い穴から、逆ピラミッド状に凹部(ピット)が形成される。逆ピラミッド状に凹部は異方性エッチングによって、4つの(111)面に囲まれた逆ピラミッドの凹構造が形成される。この上部に薄くSiを化学気相成長法(CVD)や分子線エピタキシー法(MBE)法やスパッター法などの薄膜形成技術によって形成すると表面のSiの結晶性を良好に維持できる。レジストパターンを除去した後、化学気相成長法(CVD)や分子線エピタキシー法(MBE)法やスパッター法などの薄膜形成技術によって500から700℃の基板温度範囲でGeを成長すると、Geの表面泳動も加わり、Geが逆ピラミッド内部に集合して、逆ピラミッド状の凹部にGeが埋まる。Geを凹部が消失して平坦にまたはGeが凸状に盛り上がるように埋める。この、上部に、前記と同様の薄膜成長法によって薄いSi層の形成とGeドットの形成を繰り返すと、逆ピラミッドの位置にGeドットが多段に形成される。一番最後にSiのキャップ層を形成する。発光ダイオードを形成するときは、基板のSiにn型Siを用い、Siキャップ層にはドーピングを施してp型Siとする。或いは、基板のSiにp型Siを用い、Siキャップ層にはドーピングを施してn型Siとする。Si基板とSiキャップ層の間のSi層にはドーピングを施さない。
【実施例】
【0018】
図1、図2は、この発明の1実施例である多段Geドットの製造方法を説明する図である。第1工程の逆ピラミッドの形成にはまず、リソグラフィー技術を用いて四角い穴の開いたレジストパターンを形成した。次に、25%のTMAH(tetromethyl ammonium hydroxide)異方性エッチング液を用いて、4つの(111)面に囲まれる逆ピラミッド状の凹部を形成した。
図1では第1の工程でSi(100)基板上に逆ピラミッド状の凹部を形成した基板について、正面図に図1に下に、逆ピラミッドを横断するA-A‘断面図を図1に上に示した。
p型Si(100)基板(1)の上にGeH4ガスを原料ガスとして基板温度500℃で、Geを成長した。Geは表面泳動も加わり逆ピラミッド状の凹部を埋め、GeH4ガスの照射量を調整することで、逆ピラミッド状の凹部を埋めたGeが盛り上がる程度でGeを成長を停止した(2)。逆ピラミッド間では、Geの表面泳動も加わりGeドットは形成されない。この上方に、Si2H6ガスを原料として、基板温度600℃でSi薄膜(3)を成長した。その後、再びGeH4ガスを原料ガスとして基板温度500℃で、Geを成長し、Geドット(4)を形成した。前記Si薄膜とGeドットの成長を9回繰り返し、9段の多段Geドットアレイを形成した。最後に、n型Siキャップ層(5)を形成した。n型にドーピングするために、Siキャップ層の成長にはSi2H6ガスとPH3ガスを用いた。
比較の為に、第1工程でGeを平坦に埋めない場合についての断面図を図3に示す。Si(100)基板上(6)に、Geが平坦に埋まらないようにGeを埋める(7)。その後、薄いSi層(8)を形成すると、逆ピラミッドの上部に逆台形状の凹部が形成される。その後Geドットを形成するとGeドットは分裂された形(9)で形成される。したがって、図2に示した本発明による方法がGeドットの位置制御に有効であることが判る。
【図面の簡単な説明】
【0019】
【図1】本発明の一実施形態に係る、多段Geドットの製造方法の第1工程終了後に逆ピラミッドの形状が形成されたSi基板を示した図である(下図が正面図で、上図がA-A‘断面図)。
【図2】同上の一実施形態に係る、多段Geドットの製造方法を示すために形成した多段Geドットアレイの断面図を示した図である。
【図3】比較のために、第1工程で逆ピラミッド凹部にGeを凹部が消失するまで埋め無かった場合に生じる分裂したGeドットの形成を示した図である。
【符号の説明】
【0020】
1.Si(100)基板
2.逆プラミッド状の凹部を埋めたGe
3.挿入したSi層
4.形成されたGeドット
5.Siキャップ層
6.Si(100)基板
7.逆プラミッド状の凹部に形成したGeドット
8.挿入したSi層
9.形成された分裂したGeドット
図面
【図1】
0
【図2】
1
【図3】
2