TOP > 国内特許検索 > 電気特性測定装置 > 明細書

明細書 :電気特性測定装置

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第5167527号 (P5167527)
公開番号 特開2007-115769 (P2007-115769A)
登録日 平成25年1月11日(2013.1.11)
発行日 平成25年3月21日(2013.3.21)
公開日 平成19年5月10日(2007.5.10)
発明の名称または考案の名称 電気特性測定装置
国際特許分類 H01L  21/66        (2006.01)
G01R  31/26        (2006.01)
FI H01L 21/66 L
G01R 31/26 Z
請求項の数または発明の数 5
全頁数 11
出願番号 特願2005-303364 (P2005-303364)
出願日 平成17年10月18日(2005.10.18)
審判番号 不服 2011-026487(P2011-026487/J1)
審査請求日 平成20年7月22日(2008.7.22)
審判請求日 平成23年12月7日(2011.12.7)
特許権者または実用新案権者 【識別番号】504132881
【氏名又は名称】国立大学法人東京農工大学
発明者または考案者 【氏名】鮫島 俊之
個別代理人の代理人 【識別番号】110000925、【氏名又は名称】特許業務法人信友国際特許事務所
参考文献・文献 特開平11-186350(JP,A)
特開2004-191282(JP,A)
特開昭61-159748(JP,A)
調査した分野 H01L21/66
特許請求の範囲 【請求項1】
交流電圧電流源と、
電気特性を測定するための半導体試料と、
該半導体試料の表面に接続された絶縁膜と、
前記絶縁膜を介して前記交流電圧電流源からの交流電圧を前記半導体試料に印加する電極と、
前記電極と前記交流電圧電流源との間に接続されるインダクタンスと、
前記インダクタンスと前記電極との間の電位を測定するための電位測定手段と、
を備え、
前記絶縁膜のキャパシタンスと前記インダクタンスとの合成インピーダンスが、前記交流電圧電流源の周波数においてゼロとなる共振条件を形成するようにしたこと
を特徴とする電気特性測定装置。
【請求項2】
請求項1に記載の電気特性測定装置において、
前記半導体試料に直流バイアス電圧を印加することを特徴とする電気特性測定装置。
【請求項3】
請求項1に記載の電気特性測定装置において、
前記半導体試料に光を照射する光照射手段を有することを特徴とする電気特性測定装置。
【請求項4】
請求項1~3のいずれか1項に記載の電気特性測定装置において、
前記電極に液体金属電極を用いることを特徴とする電気特性測定装置。
【請求項5】
請求項1~4のいずれか1項に記載の電気特性測定装置において、
前記電極と前記半導体試料との間に空隙を設け、前記絶縁膜のキャパシタンス及び前記空隙のキャパシタンスとの合成キャパシタンスと、前記電極と前記交流電圧電流源との間に接続されるインダクタンスとの合成インピーダンスがゼロとなる条件で、前記交流電圧電流源の周波数を設定することを特徴とする電気特性測定装置。
発明の詳細な説明 【技術分野】
【0001】
本発明は、半導体内のキャリヤ伝導機構の測定に用いて好適な半導体の電気特性測定装置に関し、特に半導体表面の電位及び欠陥解析、及びキャリヤ伝導機構等の電気特性測定装置に関するものである。
【背景技術】
【0002】
半導体材料はトランジスタ、太陽電池等電子デバイスに広く使用されている。この半導体におけるキャリヤ伝導や表面状態の電気的特性を評価することは、半導体材料の特性を知り、半導体デバイスを歩留り良く製造する上できわめて重要である。
通常、半導体表面には、絶縁膜、例えば表面保護の絶縁膜、ゲート絶縁膜、フィールド絶縁膜等が形成されており、半導体のこの絶縁膜との界面準位密度が、半導体の電気的特性、つまり半導体デバイスの電気的特性に大きく影響する。
【0003】
従来、半導体の電気的特性を評価する方法として、半導体表面に金属と絶縁体を積層した構造の半導体試料に、バイアス電圧を印加してその容量-電圧特性を測定して評価する方法が広く用いられている。この方法は、バイアス電圧を上記金属側に印加するとともに、小さく変調された高周波電圧をバイアス電圧に重畳させることにより、測定すべき半導体試料内に発生する空乏層の変化に起因する容量変化を測定し、この半導体の容量とバイアス電圧との関係を算出する方法である。この方法によれば、バイアス電圧-容量特性から絶縁膜中の電荷量や、絶縁膜と半導体との界面準位密度を算出することができる。
しかし、この測定方法では、空乏層の存在が必要であり、この空乏層の形成のため半導体の厚さが10μm以上であることが必要とされる。このため、空乏層の厚さが小さい薄膜半導体では、この電圧-容量の変化から半導体特性を正確に評価することが困難であるという問題があった。
【0004】
また、他の測定方法として、パルス光を照射したときに半導体内に誘起される過剰少数キャリヤの減衰時間、すなわちライフタイムを、マイクロ波帯の光反射率の変化に基づいて評価し、半導体内のキャリヤ伝導機構を調べることにより半導体内の電気的特性を評価する方法が提案されている(例えば特許文献1を参照。)。
【0005】
しかし、この方法においても、マイクロ波帯の光反射率の変化からキャリヤ濃度の変化を直接評価することは、実際には困難であり、また、マイクロ波発生電源や、マイクロ波を誘導する導波路等が必要であることから、測定装置が複雑になるという問題もあった。
また、半導体表面の絶縁膜を剥がして電気的特性測定のための電極を半導体面上に形成して測定することも考えられるが、この方法では正確な測定がなされないため、望ましい測定方法ではなかった。
【0006】

【特許文献1】特開平4-282846号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
上述したように、金属、絶縁体及び半導体試料を用いた容量-電圧特性測定は、バイアス電圧を金属に印加し、このバイアス電圧に振幅の小さい変調高周波電圧を重畳させることにより、半導体試料の実効容量を測定することによって行われる。
このとき、半導体試料内には、空乏層が形成されるが、この空乏層の形成のためには、半導体試料の厚さが10μm以上であることを必要とする。このため、薄膜の半導体を用いるSOI(Semiconductor on Insulator)からなる電界効果トランジスタ素子や多結晶薄膜とトランジスタ素子の場合は、空乏層の変化が小さく、電圧—容量の変化から素子の特性を評価することが困難であった。
【0008】
本発明の目的は、かかる問題を解決するものであり、半導体及び半導体と絶縁膜界面の電気特性評価を、精度良く実現することができる装置を提供することである。
【課題を解決するための手段】
【0009】
上記課題を解決し、本発明の目的を達成するため、本発明の電気特性測定装置は、交流電圧電流源と、電気特性を測定するための半導体試料と、半導体試料の表面に接続された絶縁膜と、この絶縁膜を介して交流電圧電流源からの交流電圧を前記半導体試料に印加する電極と、この電極と交流電圧電流源との間に接続されるインダクタンスと、このインダクタンスと前記電極との間の電位を測定するための電位測定手段と、を備える。そして、絶縁膜のキャパシタンスとインダクタンスとの合成インピーダンスが、交流電圧電流源の周波数においてゼロとなる共振条件を形成するようにしたことを特徴としている。
【0010】
また、本発明の電気特性測定装置の好ましい形態としては、半導体試料に加えられる交流電圧に直流バイアス電圧が印加されることを特徴とする。
また、本発明の好ましい形態例として、半導体試料に光を照射する光照射手段を付加することも考えられる。この本発明の好ましい形態例によれば、半導体試料に光を照射することにより、半導体試料内に光誘起される過剰キャリヤが半導体の格子欠陥により減衰する様子を精度良く測定することができ、半導体試料の電気伝導度を測定することが可能となる。
【0011】
さらに、本発明の他の好ましい形態としては、電極に液体金属電極を用いることも考えられる。このように、半導体材料に電圧を印加するために水銀(Hg)などの液体金属電極を用いることにより、半導体資料の光誘起電気伝導度を非破壊的に測定することが可能となる。また、本発明の好ましい形態として、電極と半導体試料との間に空隙を設け、絶縁膜のキャパシタンス及び空隙のキャパシタンスとの合成キャパシタンスと、電極と交流電圧電流源との間に接続されるインダクタンスとの合成インピーダンスがゼロとなる条件で、交流電圧電流源の周波数を設定することも考えられる。
【発明の効果】
【0012】
本発明の電気特性測定装置によれば、交流電圧電流源と半導体試料との間にインダクタンスを挿入することにより、半導体試料に装着される絶縁膜のキャパシタンスの影響を回避できるので、絶縁膜を除去する工程を必要とせずに、半導体試料の電気的特性を精度良く測定することが可能となる。
【発明を実施するための最良の形態】
【0013】
次に、本発明の装置の実施形態の例を図1~図7に基づいて説明する。
図1は、本発明の装置に係る第一の実施の形態例を示した図である。本発明装置の基本構成は、試料となる半導体表面に絶縁膜11が形成されている半導体試料10と、半導体試料10に接続されたインダクタンス20と、このインダクタンス20と接続された交流電圧電流源30と、インダクタンス20の両端に接続され、半導体試料10とインダクタンス20の接続点の電位を測定するための電位測定器40から構成されている。
【0014】
この装置構成において、半導体試料10のインピーダンスZは、半導体試料10の幅方向の単位長当たりの内部抵抗r(x)とし、単位長当たりのキャパシタンスcs(x)として、その並列回路のインピーダンスを半導体試料10の膜厚Dで積分した値(後述、数式(6)を参照。ただし、x(0≦x≦D)は半導体表面からの距離を表す。)となる。そこで、半導体試料10の表面に形成された絶縁膜11のキャパシタンスをCとし、インダクタンス20のインダクタンスをLとすると、交流電流電圧源30からインダクタンス20側を見たインピーダンスZは、数式(1)のようになる。但し、ωは交流電圧電流源の角周波数である。
【0015】
【数1】
JP0005167527B2_000002t.gif

【0016】
このような装置構成において、交流電圧電流源30から、振幅Voの交流電圧Voejωtが、インダクタンス20と半導体試料10の直列回路に印加されると、インダクタンス20と半導体試料10に流れる交流電流Iは、数式(2)のようになる。なお、ここで、電位計測器40はインダクタンス20のインピーダンスωLに比べて内部インピーダンスが極めて高いため、電位計測器40に流れる電流は無視できる程度のものとなる。
【0017】
【数2】
JP0005167527B2_000003t.gif

【0018】
半導体試料10の表面に形成された絶縁膜11のキャパシタンスCと可変インダクタンス20のインダクタンスLとの共振条件となるような周波数(角周波数ωがω=1/LCを満たすようにする)を交流電圧電流源30から供給するようにすると、数式(1)の(ωL-1/ωC)はゼロとなり、交流電圧電流源30から外部を見たインピーダンスZは半導体試料10のインピーダンスZと等しくなる。
すなわち、Z=Zとなる。
ここで、インダクタンス20にかかる電圧をVとし、半導体試料10の表面に形成された絶縁膜11のキャパシタンスCにかかる電圧をVとすると、共振時のそれぞれの電圧は、数式(3)、数式(4)に示されるようになる。つまり、大きさが同じで、極性が異なる電圧となっていることが分かる。
【0019】
【数3】
JP0005167527B2_000004t.gif

【0020】
【数4】
JP0005167527B2_000005t.gif

【0021】
したがって、可変インダクタンス20と半導体試料10の接続点の電位Vは、数式(5)のようになる。
【数5】
JP0005167527B2_000006t.gif

【0022】
この数式(5)から明らかなように、本発明の実施形態例においては、絶縁膜11のキャパシタンスCとインダクタンス20のインダクタンスLとのLC共振条件を用いることにより、インダクタンス20と半導体試料10の接続点の電位V1は、半導体試料10のインピーダンスZ、インダクタンス20のインダクタンスL、絶縁膜11のキャパシタンスCに依存する。従って、インダクタンス20のインダクタンスLと絶縁膜11のキャパシタンスCが既知であるから、数式(5)に示すように、V1の電位を測定することにより、V1とVの値から、半導体試料10のインピーダンスZを知ることができる。
【0023】
すなわち、本発明の第1の実施形態例では、半導体基板上に形成された絶縁膜11のキャパシタンスCが、インダクタンス20を用いた共振によりキャンセルされるので、交流電圧電流源30から供給される交流電圧V0が半導体基板表面に直接印加されるため、絶縁膜11の存在如何に関わらず半導体試料10の電気特性を正確に検査がすることができる。つまり、半導体が薄く、空乏層厚の変化が小さい場合でも、交流電圧電流源30からの交流電圧を半導体に正確に印加することができるので、半導体試料10のインピーダンスZを正確に測定することができるのである。
【0024】
また、半導体試料10のインピーダンスZは半導体表面に印加される電位によって大きく変化する傾向がある。一般に、CV特性といわれている特性であるが、半導体に印加する電圧が大きくなると、キャパシタンスが減少していくため、インピーダンスZが増大する。このため、半導体試料10にバイアス電圧を印加し、これに重畳して微小な交流電圧V0を印加すればバイアス電圧を変化させることによる半導体試料10のインピーダンスの変化を調べることができる。
【0025】
図2は、本発明の第1の実施の形態を更に具体的に示した例であり、本発明の電気特性測定装置の作用効果を調べるための具体的装置構成である。図2に示されるように、P型シリコン基板50の表面に、絶縁膜として100nmの熱酸化SiO2膜60を形成し、その上にアルミ電極70を形成して電気特性を測定するための半導体試料とする。そして、この半導体試料10に直列接続されるインダクタンス20(図1参照)として101μHのインダクタンス80を用いている。
このインダクタンス80として、101μHを用いた理由は、絶縁膜SiOのキャパシタンスの容量Cが1.0nF程度であり、この共振周波数が500kHzになるように調整したことに起因している。このインダクタンス80(図1の20)は可変インダクタンスとして自在に選定することができるものである。
【0026】
この装置構成において、交流電圧電流源90から、インダクタンス80と半導体50の直列回路に対して周波数500KHz、振幅0.05Vの交流電圧が加えられるとともに、直流バイアス電圧VBが加えられる。この状態で、交流電圧電流源90の出力電位V0と半導体10の電極70の電位V1をオシロスコープ100により測定する。
【0027】
図3は、図2に示した具体的な装置を用いて電気特性を測定した結果であり、交流電圧電流源90よりインダクタンス80に供給されるバイアス電圧Vが-5VのときのVとVの測定結果を図3(a)に示し、バイアス電圧+5VのときのVとVの測定結果を図3(b)に示している。
【0028】
半導体試料10の複素インピーダンスZの等価回路が、抵抗r(x)とキャパシタンスC(x)の並列回路の空間的直列接続で与えられることは既に説明した。これを式で表すと数式(6)のようになる。
【0029】
【数6】
JP0005167527B2_000007t.gif
ここで、抵抗r(x)とキャパシタンスC(x)は、絶縁膜側の半導体面からの距離xにおける抵抗とキャパシタンスであり、Dは半導体の膜厚である。
【0030】
シリコン基板50はP型であるから、この基板50に負のバイアス電圧が印加されると、半導体であるシリコン基板50にはホールキャリアが誘起されて、r(x)は一様に小さくなる。このため、数式(6)で、1≫r(x)C(x)ω が成立するため、半導体の複素インピーダンスZは、数式(7)で示すように、小さい実部抵抗Rのみとなる。ここで、「~」は左辺と右辺が略等しいことを意味する記号として用いている。以下の数式においても同様である。
【0031】
【数7】
JP0005167527B2_000008t.gif
したがって、P型Si50にかかる交流電位は、数式(4)のZにRを代入した値、すなわち数式(8)のようになる。この数式(8)から分かるように、半導体試料P型Si50のインピーダンスZはRに等しくなって、Vが大きな電圧となり、かつVに比べて位相が90度ずれたものとなる。これは、数式(7)に示すように、P型Si50のインピーダンスがほぼ直流抵抗Rに依存したものとなるからである。
【0032】
【数8】
JP0005167527B2_000009t.gif
したがって、Vの交流電位は、数式(5)のZをRに変更することにより、数式(9)のようになる。
【0033】
【数9】
JP0005167527B2_000010t.gif

【0034】
この数式(9)から分かるように、Vの振幅はRが小さいことにより大きくなり、また、V0と比べて位相のずれが大きくなっている。図3(a)に示す測定結果は、Vの大きな振幅とVとの位相のずれを示しており、上記計算結果と符合している。
【0035】
これに対し、P型Si50(半導体試料10に相当)に正バイアス電圧が印加されると、P型Si50の表面領域は反転層となり、表面近くに空乏層が誘起される。空乏層ではキャリヤ密度が小さくなるので、半導体の表面領域において数式(6)のr(x)が局所的に非常に大きいものとなる。このため、半導体の複素インピーダンスは数式(10)のように空乏層による小さいキャパシタンスCs(x)に支配される。
【0036】
【数10】
JP0005167527B2_000011t.gif
ここでD1は空乏層の厚さである。
【0037】
半導体試料のキャパシタンスにかかる交流電位は、数式(4)のZに数式(10)を代入すると、数式(11)に示すようになり、VとVは同位相となる。
【0038】
【数11】
JP0005167527B2_000012t.gif
したがって、V1の交流電位は、数式(5)のZに数式(10)を代入して、数式(12)を得る。
【0039】
【数12】
JP0005167527B2_000013t.gif
この数式(12)からわかるように、V1の交流電位は、Vとほぼ同位相となり、振幅も小さいものとなる。図3(b)に示す測定結果も、V1の振幅が小さく、V0とほぼ同位相となっており、上記計算式の結果と符合している。
【0040】
図4は、本発明により得られたシリコンの複素インピーダンスの大きさとバイアス電圧の関係を示したものである。図4からわかるように、正のバイアス電圧を印加したときは、空乏層が形成されるためインピーダンスが増大し、負のバイアス電圧を印加したときは、ホールキャリアが誘起されるため、インピーダンスが低くなっている。
本発明の実施の形態例によれば、交流電圧電流減と半導体試料の間にインダクタンスを接続し、このインダクタンスと半導体試料のキャパシタンスとの間の電位を測定することにより、半導体のインピーダンス、すなわち電気的特性を知ることができる。
【0041】
図5は、本発明の第2の実施形態例を示すものであり、半導体試料10に対して光照射をしないときと、光照射をしたときのVの測定電圧の差によって、半導体試料10のインピーダンスを求めようとするものである。この第2の実施形態例では、半導体試料10に光を照射するランプあるいはレーザ等の光照射手段110が図1の装置に付加されている。
【0042】
この第2の実施形態例のように、半導体試料10に光を照射すると、この照射光により誘起されたキャリヤによって半導体試料10の抵抗が下がり、半導体試料のインピーダンスが低下する。しかし、半導体内部及び、半導体10と絶縁膜11の界面(半導体と絶縁膜との境界面)に欠陥が多く存在すると、光誘起キャリヤ密度は、その欠陥により捕獲されるか、あるいは電子—ホール再結合により減少する。よって欠陥の多い半導体試料は光照射によるインピーダンス低下度が小さくなる。したがって、光照射前後の電流値の差から半導体試料のインピーダンス変化を測定することによって、半導体10の内部及び界面の電気伝導特性を知ることができる。
【0043】
また、光源としてパルス光を用いることもできる。このパルス光により誘起されるキャリヤは、パルス光照射が終了した後は、半導体10の内部及び、半導体10と絶縁膜11との界面に存在する欠陥によって捕獲されるか、あるいは電子—ホール再結合により減少する。よって、パルス光照射後の半導体試料のインピーダンスの時間変化率を測定することによって、半導体内部及び界面の電気伝導特性を知ることができる。
【0044】
上記本発明の第1の実施形態及び第2の実施形態の具体的装置としては、図1、図2あるいは図5に示す装置に限定されるものではなく、適宜変更して作製することができる。
【0045】
例えば、絶縁膜表面に金属電極を形成するかわりに、電解液を用いて電極を形成することにより、非破壊的測定が可能になる。また、電極として液体金属(例えば水銀)用いることによっても非破壊測定が可能である。つまり、水銀等表面張力の大きい金属を絶縁体表面に接触させることにより、交流電圧電流源からの交流電圧を半導体試料に容易に印加することができる。
【0046】
図6は、本発明の第3の実施の形態の例を示す装置構成図であり、半導体試料10の表面に接着される絶縁体11との間に空隙13を有する非接触電極12を用いた非破壊的測定装置の例を示したものである。この装置においては、空隙13のキャパシタンスと半導体10を覆う絶縁膜11のキャパシタンスの合成キャパシタンスと、インダクタンス20の共振条件をとることにより、半導体試料10に対して交流電圧を容易に印加することができ、半導体試料10の電気的特性を調べることができる。また、半導体試料10が絶縁膜11で覆われていない場合でも、電極13と半導体試料10の間に空隙13を設けて、空隙13のキャパシタンスとインダクタンス20の共振条件をとることにより、半導体試料10に交流電圧を
容易に印加することができ、半導体試料10の電気的特性を調べることができる。
【0047】
以上説明したように、本発明は半導体の電機特性を測定するのに好適な測定装置であるが、本発明はここで説明した実施の形態に限定されるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りにおいて、種種の変形例に適用可能であることはいうまでもない。
例えば、本発明において、半導体試料以外でも、光を照射したときに電気的特性、例えばキャリヤ濃度が変化するような物質を被測定物とした場合でも、その電気的特性を測定することが可能である。
【図面の簡単な説明】
【0048】
【図1】本発明の第1の実施形態例の電気伝導特性を測定する装置の概念図である。
【図2】図1に示す本発明の第1の実施形態例の装置において、具体的な数値を設定して構成した装置の構成図である。
【図3】図2の装置を用いて半導体試料の電気的特性を測定した結果を示す図であり、図3(a)は、バイアス電圧を-5Vとしたときの、電圧V、V、及び電流Iの測定結果を示し、図3(b)は、バイアス電圧5Vのときの電圧V、V、及び電流Iの測定結果を示す。
【図4】本発明の第1の実施形態において、図3に示した電圧V、Vの測定結果から、バイアス電圧と半導体試料(シリコン)の複素インピーダンスの大きさの関係を示す図である。
【図5】本発明の第2の実施形態例の装置構成を示す図であり、光照射手段を設けて電気伝道特性を測定する装置の概念図である。
【図6】本発明の第3の実施形態例の装置構成を示す図であり、試料との間に空隙を有する非接触電極を用いた非破壊的測定装置の概念図である。
【符号の説明】
【0049】
10、50・・・半導体試料、11、60・・・絶縁膜(体)、20・・・インダクタンス、30、90・・・交流電圧電流源、40、100・・・電位測定器(オシロスコープ)、12、70・・・電極、13・・・空隙(エアギャップ)、110・・・光照射装置
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5