TOP > 国内特許検索 > 有機薄膜トランジスタ及びそれを用いた半導体素子 > 明細書

明細書 :有機薄膜トランジスタ及びそれを用いた半導体素子

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第4848522号 (P4848522)
登録日 平成23年10月28日(2011.10.28)
発行日 平成23年12月28日(2011.12.28)
発明の名称または考案の名称 有機薄膜トランジスタ及びそれを用いた半導体素子
国際特許分類 H01L  29/80        (2006.01)
H01L  21/338       (2006.01)
H01L  29/812       (2006.01)
H01L  51/05        (2006.01)
FI H01L 29/80 V
H01L 29/80 B
H01L 29/28 100A
請求項の数または発明の数 23
全頁数 15
出願番号 特願2007-512797 (P2007-512797)
出願日 平成18年3月29日(2006.3.29)
国際出願番号 PCT/JP2006/306488
国際公開番号 WO2006/106743
国際公開日 平成18年10月12日(2006.10.12)
優先権出願番号 2005103112
優先日 平成17年3月31日(2005.3.31)
優先権主張国 日本国(JP)
審査請求日 平成19年3月30日(2007.3.30)
特許権者または実用新案権者 【識別番号】304021831
【氏名又は名称】国立大学法人 千葉大学
発明者または考案者 【氏名】渡辺 康之
【氏名】工藤 一浩
審査官 【審査官】村岡 一磨
参考文献・文献 特開2004-335557(JP,A)
特開2004-103905(JP,A)
特開2003-086804(JP,A)
特開平01-209767(JP,A)
特開2001-189466(JP,A)
調査した分野 H01L 29/80
H01L 21/338
H01L 29/812
H01L 51/05
特許請求の範囲 【請求項1】
第一の電極、トランジスタがオフ状態である場合は電荷の移動に対して障壁となる一方、ゲート電極に電圧を印加し、トランジスタがオン状態である場合はトンネル層としての機能を有する電荷注入障壁層(以下、「バリア層」という。)、第一の有機半導体層、ゲート電極として機能する第二の電極、第二の有機半導体層、第三の電極を順次積層してなる積層構造を有する有機薄膜トランジスタ。
【請求項2】
前記バリア層は、金属酸化物により形成されていることを特徴とする請求項1記載の有機薄膜トランジスタ。
【請求項3】
前記バリア層は、1nm以下であることを特徴とする請求項1記載の有機薄膜トランジスタ。
【請求項4】
前記バリア層は、0.1nm以上1nm以下であることを特徴とする請求項1記載の有機薄膜トランジスタ。
【請求項5】
前記第一の電極は、前記第一の有機半導体材料のHOMO(Highest Occupied Molecular Orbit)準位よりも小さな仕事関数を満足する金属的な性質の材料により構成されていることを特徴とする請求項1記載の有機薄膜トランジスタ。
【請求項6】
前記第一の有機半導体層は、前記第一の電極の仕事関数よりも大きなHOMO(Highest Occupied Molecular Orbit)準位を満足する有機半導体材料により構成されていることを特徴とする請求項1記載の有機薄膜トランジスタ。
【請求項7】
前記第一の電極はソース電極、前記第二の電極はゲート電極、前記第三の電極はドレイン電極として機能することを特徴とする請求項1記載の有機薄膜トランジスタ。
【請求項8】
前記バリア層は、前記第一の有機半導体層のHOMO準位及び前記第一の電極の仕事関数よりも大きなHOMO準位もしくは仕事関数を有することを特徴とする請求項1記載の有機薄膜トランジスタ。
【請求項9】
基板、第一の電極、トランジスタがオフ状態である場合は電荷の移動に対して障壁となる一方、ゲート電極に電圧を印加し、トランジスタがオン状態である場合はトンネル層としての機能を有する電荷注入障壁層(以下、「バリア層」という。)、第一の有機半導体層、ゲート電極として機能する第二の電極、第二の有機半導体層、第三の電極を順次積層してなる積層構造を有する有機薄膜トランジスタが複数形成されてなることを特徴とする半導体素子。
【請求項10】
基板、第一の電極、第一の有機半導体層、ゲート電極として機能する第二の電極、第二の有機半導体層、トランジスタがオフ状態である場合は電荷の移動に対して障壁となる一方、ゲート電極に電圧を印加し、トランジスタがオン状態である場合はトンネル層としての機能を有する電荷注入障壁層(以下、「バリア層」という。)、第三の電極、を順次積層してなる積層構造を有する有機薄膜トランジスタが複数形成されてなることを特徴とする半導体素子。
【請求項11】
前記バリア層は、金属酸化物により形成されていることを特徴とする請求項9記載の半導体素子。
【請求項12】
前記バリア層は、金属酸化物により形成されていることを特徴とする請求項10記載の半導体素子。
【請求項13】
前記バリア層は、1nm以下であることを特徴とする請求項9記載の半導体素子。
【請求項14】
前記バリア層は、1nm以下であることを特徴とする請求項10記載の半導体素子。
【請求項15】
前記バリア層は、0.1nm以上1nm以下であることを特徴とする請求項9記載の半導体素子。
【請求項16】
前記バリア層は、0.1nm以上1nm以下であることを特徴とする請求項10記載の半導体素子。
【請求項17】
前記第一の電極はソース電極、前記第二の電極はゲート電極、前記第三の電極はドレイン電極として機能することを特徴とする請求項9記載の半導体素子。
【請求項18】
前記第一の電極はソース電極、前記第二の電極はゲート電極、前記第三の電極はドレイン電極として機能することを特徴とする請求項10記載の半導体素子。
【請求項19】
前記第一の電極は、前記第一の有機半導体材料のHOMO準位よりも小さな仕事関数を満足する金属的な性質の材料により構成されていることを特徴とする請求項9記載の半導体素子。
【請求項20】
前記第一の有機半導体層は、前記第一の電極の仕事関数よりも大きなHOMO準位を満足する有機半導体材料により構成されていることを特徴とする請求項9記載の半導体素子。
【請求項21】
前記第三の電極は、前記第二の有機半導体材料のHOMO準位よりも小さな仕事関数を満足する金属的な性質の材料により構成されていることを特徴とする請求項10記載の半導体素子。
【請求項22】
前記第二の有機半導体層は、前記第三電極の仕事関数よりも大きなHOMO(Highest Occupied Molecular Orbit)準位を満足する有機半導体材料により構成されていることを特徴とする請求項10記載の半導体素子。
【請求項23】
前記バリア層は、前記第一の有機半導体層のHOMO準位及び前記第一の電極の仕事関数よりも大きなHOMO準位もしくは仕事関数を有することを特徴とする請求項9記載の半導体素子。
発明の詳細な説明 【技術分野】
【0001】
本発明は、有機薄膜トランジスタ及びそれを用いた半導体素子に関し、有機エレクトロルミネッセンス(EL)ディスプレイ素子や有機論理素子等に好適に用いられるものである。
【背景技術】
【0002】
近年、有機半導体を用いた有機薄膜トランジスタ(有機Thin Film Transistor、以下単に「有機TFT」ともいう。)を駆動素子として利用する有機ELディスプレイ素子、有機論理回路などの研究開発が行われている。
【0003】
有機半導体を用いた有機TFTについての公知の技術として、下記非特許文献1に、基板、ソース電極、銅フタロシアニン層(以下「CuPc層」という。)、ドレイン電極を順次積層し、このCuPc層内部に真空蒸着によりアルミニウムのゲート電極を埋め込んだ縦型有機TFTが記載されている。また、下記特許文献1及び特許文献2に、基板、第一の電極、電荷注入層又は電荷輸送層、第一の有機半導体層、第二の電極、第二の有機半導体層、第三の電極を積層してなる有機薄膜トランジスタが記載されている。
【0004】

【非特許文献1】工藤ら、T.IEEE.Japan、1998年、118-A巻、10号、1166-1171頁
【特許文献1】特開2004-335557号公報
【特許文献2】特開2004-103905号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、上記非特許文献1に記載の技術をもとに有機半導体層としてPentaceneを例に用いて検討を行ったところ、この有機半導体層に埋め込まれたゲート電極に電圧を印加しない場合であっても、ソース電極とドレイン電極との間に電界が印加されている場合にはキャリアの移動が起こることによってトランジスタのオフ特性が下がってしまっていること(オフ状態であっても電流を多く流してしまっていること)が課題である点に着目した。これは上記特許文献1及び2に記載の技術においても同様であり、具体的には、特許文献1及び2に記載の技術では、第一の電極と第一の有機半導体層との間に、第一の電極よりも大きく、第一の有機半導体層よりも小さなHOMO(Highest Occupied Molecular Orbit)準位を有する層(電荷注入層、電荷輸送層)を挿入し、注入障壁の高さを低減してしまっているため、有用ではあるものの、オフ特性において課題を残してしまう。オフ特性が下がると、トランジスタのオン状態とオフ状態における流れる電流値の比(以下「オンオフ比」という。)が下がり、トランジスタのソース電極とドレイン電極との間に流れる電流値の制御が難しくなり、例えば本トランジスタを有機EL駆動用回路に用いたときに輝度変調が取りにくくなってしまう場合がある。
【0006】
そこで、本発明は上記課題を鑑み、オフ特性を向上させ、よりオンオフ比が高く信頼性の高い有機薄膜トランジスタ及びそれを用いた半導体素子を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記課題について本発明者らが更に鋭意検討を行ったところ、二つの電極(ソース電極とドレイン電極)の間に有機半導体層を有する有機薄膜トランジスタにおいて、あえてキャリアの移動を妨げるバリア層を設け、ゲートに印加する電圧によりバリア層をトンネル効果により流れる電流を制御することによりオン特性を殆ど下げることなく極めて有効なオフ特性を得ることができることに想到し、本発明に想到した。
【0008】
即ち、本発明に係る有機薄膜トランジスタは、第一の電極、バリア層、第一の有機半導体層、第二の電極、第二の有機半導体層、第三の電極を順次積層してなる積層構造を有することを特徴とする。ここで「バリア層」とは、トンネル層としての機能を有する電荷注入障壁層をいい、より具体的にはトランジスタがオフ状態である場合は電荷の移動に対して障壁となる一方、トランジスタがオン状態である場合はトンネル層としての機能を有する層をいう。更に具体的には、第一の有機半導体層及び前記第一の電極よりもHOMO準位の大きな仕事関数を有する層である。このようにすることで、オフ状態では注入障壁の高さを維持しつつ、オン状態ではトンネル層として働くことができ、オンオフ比の高い有機薄膜トランジスタ及びそれを用いた半導体素子を得ることができるのである。
【0009】
また、本発明に係る有機薄膜トランジスタにおいて、バリア層は、金属酸化物により形成されていることも望ましく、その厚さとしては、1nm以下であることが望ましく、より望ましくは0.1nm以上1nm以下である。
【0010】
また第一の電極は、第一の有機半導体材料のHOMO(Highest Occupied Molecular Orbit)準位よりも小さな仕事関数Φを満足する金属的な性質の材料により構成されていることが望ましく、また、第一の有機半導体層は、第一の電極の仕事関数Φよりも大きなHOMO準位を満足する有機半導体材料により構成されていることも望ましい。
【0011】
また、本発明に係る有機薄膜トランジスタにおいて、第一の電極はソース電極、第二の電極はゲート電極、第三の電極はドレイン電極として機能することも望ましい。また、第一の電極はドレイン電極、第二の電極はゲート電極、第三の電極はソース電極として機能することも望ましい。
【0012】
また、本発明に係る半導体素子は、基板、第一の電極、バリア層、第一の有機半導体層、第二の電極、第二の有機半導体層、第三の電極を順次積層してなる積層構造を有する有機薄膜トランジスタが複数形成されてなる。
【0013】
なおこの半導体素子において、第一の電極は、第一の有機半導体材料のHOMO準位よりも小さな仕事関数Φを満足する金属的な性質の材料により構成されていること、また、第一の有機半導体層は、第一の電極の仕事関数Φよりも大きなHOMO準位を満足する有機半導体材料により構成されていることも望ましい。
【0014】
また、本発明に係る半導体素子は、第一の電極、バリア層、第一の有機半導体層、第二の電極、第二の有機半導体層、第三の電極、基板、を順次積層してなる積層構造を有する有機薄膜トランジスタが複数形成されてなる。
【0015】
なおこの半導体素子において、第三の電極は、第二の有機半導体材料のHOMO準位よりも小さな仕事関数Φを満足する金属的な性質の材料により構成されていること、また、第二の有機半導体層は、第三電極の仕事関数Φよりも大きなHOMO準位を満足する有機半導体材料により構成されていることも望ましい。
【0016】
また、上記本発明に係る半導体素子において、バリア層は、金属酸化物により形成されていることも望ましく、その厚さとしては、1nm以下であることが望ましく、より望ましくは0.1nm以上1nm以下である。
【0017】
また、上基本発明に係る半導体素子において、第一の電極はソース電極、第二の電極はゲート電極、第三の電極はドレイン電極として機能することも望ましい。また、第一の電極はドレイン電極、第二の電極はゲート電極、第三の電極はソース電極として機能することも望ましい。
【発明の効果】
【0018】
以上の構成により、本発明の有機薄膜トランジスタはオフ特性を向上させ、よりオンオフ比が高く信頼性の高い有機薄膜トランジスタ及びそれを用いた半導体素子を提供することができる。
【図面の簡単な説明】
【0019】
【図1】本実施形態に係る有機TFTの斜視概略図である。
【図2】図1のA-Aに沿って切断した場合の断面図である。
【図3】本発明の一実施の形態を示す有機薄膜トランジスタにおけるソース電極(S)、バリア層、ゲート電極(G)、ドレイン電極(D)及び、有機半導体層のキャリアのポテンシャルエネルギーの高さを示すグラフである。
【図4】本発明の一実施の形態を示す有機薄膜トランジスタの製造工程図である。
【図5】実施例1で得られた有機薄膜トランジスタのゲート-ソース間、ゲート-ドレイン間のI-V特性を示す図である。
【図6】実施例1で得られた有機薄膜トランジスタのソース-ドレイン間のI-V特性を示す図である。
【図7】実施例1で得られた有機薄膜トランジスタのI-V特性を示す図である。
【図8】比較例1で得られたバリア層を形成する工程を抜いた以外は実施例1と同様の工程により作製した有機薄膜トランジスタのI-V特性を示す図である。
【図9】実施例2で得られた有機薄膜トランジスタのゲート-ソース間、ゲート-ドレイン間のI-V特性を示す図である。
【図10】実施例2で得られた有機薄膜トランジスタのソース-ドレイン間のI-V特性を示す図である。
【図11】実施例2で得られた有機薄膜トランジスタのI-V特性を示す図である。
【図12】比較例2で得られたバリア層を形成する工程を抜いた以外は実施例2と同様の工程により作製した有機薄膜トランジスタのI-V特性を示す図である。
【符号の説明】
【0020】
1…基板、2…ソース電極、3…バリア層、4…第一の有機半導体層、5…ゲート電極、6…第二の有機半導体層、7…ドレイン電極
【発明を実施するための最良の形態】
【0021】
(実施形態1)
以下、本発明の実施の形態について図面を用いて詳細に説明する。図1は本実施形態に係る半導体素子の斜視概略図であり、図2は図1のA-Aに沿って切断した場合の断面図である。
【0022】
本実施形態に係る半導体素子(以下「本半導体素子」ともいう。)は、有機TFTを基板1上に複数有して構成されており、有機TFTは、ソース電極2、バリア層3、第一の有機半導体層4、ゲート電極5、第二の有機半導体層6、ドレイン電極7を順次積層してなる積層構造を有する。この積層構造により、有機TFTはいわゆる縦型の有機TFTとなっている。
【0023】
基板は、有機TFTを保持するためのものであって、上記機能を奏する限りにおいて限定されるわけではないが、例えばガラス基板、プラスチック基板、半導体基板など各種の基板を好適に用いることができる。
【0024】
ソース電極は、第一及び第二の有機半導体層を介してドレイン電極に対し電流を供給するために用いられる電極であって、導電性のものであれば特段に制限はなく、例えばクロム(Cr)、タンタル(Ta)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)、リチウム(Li)、カルシウム(Ca)等の金属、これら金属の酸化物、ITO、IZO、AZO、ZnO、又は導電性ポリアニリン、導電性ポリピロール若しくは導電性ポリチアジル等の導電性ポリマー等を好適に用いることができる。ソース電極の厚さとしては特段に制限されるものではないが、50nm以上150nm以下であることが望ましい。なおソース電極は半導体素子外部の電源線に接続されている(図示略)。
【0025】
なお、本実施形態では基板とソース電極とを別の材質として構成するが、これらは兼用することができ、兼用する場合、例えばボロン(B)等を高濃度ドープされた半導体基板を用いることが考えられる。なおこの高濃度とは概ね抵抗率が0.02~10Ωcm程度にあることをいう。
【0026】
本実施形態に係るバリア層は、ソース電極とゲート電極の間に設けられるものであって、電荷注入障壁層のために用いられる層である。バリア層を構成する材料は上記の機能を有する限りにおいて限定されるわけではないが、例えば酸化アルミ(Al)、酸化シリコン(SiO)、酸化タンタル(Ta)等の金属酸化膜、ポリビニルフェノール、ポリイミド等の有機絶縁膜、又は、使用する有機半導体層のHOMO(Highest Occupied Molecular Orbit)準位よりも大きいHOMO(Highest Occupied Molecular Orbit)準位を有する有機層(例えば、有機半導体層Pentaceneを用いた場合には、バリア層としてα—NPD、ZnPc等)等を好適に用いることができる。いずれにしても、本実施形態に係るバリア層とは、ソース電極の仕事関数及び有機半導体層のHOMO準位よりも大きな仕事関数もしくはHOMO順位を有する材料である。また、このバリア層の基板側に設けられる第一の電極の界面を酸処理、アルカリ処理、プラズマ処理など化学的に界面処理することによって、バリア層として形成させることもできる。なお特に、第一の有機半導体材料のHOMO準位よりも小さな仕事関数Φを満足する金属的な性質の材料をソース電極として選定することにより、バリア層をソース電極と第一の有機半導体層の界面に形成することもできる。またバリア層の厚さとしては、材料やデバイス構造によって適宜調節が可能であるが、薄すぎると電荷の移動をバリアする効果を得ることはできない一方、厚すぎるとゲートがオン状態となった場合であってもキャリアの移動を妨げてしまう(トンネル層として機能しない)虞があるため、概ね1nm以下の範囲であることが望ましく、より望ましくは0.1nm以上1nm以下である。
【0027】
第一の有機半導体層は、電荷輸送のために設けられるものであって、材質としては上記機能を奏する限りにおいて限定されるものではないが、例えばPentacene、α—NPD、CuPc等が挙げられる。また、第一の有機半導体層の厚さとしてはデバイス構造や用いる電極材料、有機半導体材料に応じて適宜調整可能であるが薄すぎるとソース電極とゲート電極とがショートしてしまう虞があり、また厚すぎると抵抗が高くなり駆動電圧が高くなってしまうため、100nm以上300nm以下であることが望ましく、より望ましくは100nm以上200nm以下である。
【0028】
ゲート電極は、第一の有機半導体層と第二の有機半導体層との間に配置されるものであって、ソース-ドレイン電流を制御するために用いられる電極である。この材質についても、上記ソース電極と同様の構成材料を用いることができるが、p型半導体性質を示す材料とショットキー障壁を形成する観点からアルミニウム(Al)を用いることが望ましい。また、ゲート電極は、図2においては断面のみ記載されているが、図1に示すように、櫛形形状となっており、その先は半導体素子外部の電源線に接続されている(図示略)。なお、図2におけるゲート電極の厚さとしては、デバイス構造により適宜調整可能であるが、薄すぎると電流が流れにくくなる傾向があり、一方厚すぎるとマスクするサイズ等により異なるものの、蒸着の際に金属マスクの下部にアルミが回り込むいわゆる「にじみ効果」により櫛型形状の電極とはならずに第一の半導体層上の一面にアルミが蒸着され、ソース-ドレイン電流の流れを止めてしまう問題があるため、望ましい厚さの範囲としては、例えばゲート幅及びマスク幅が10~30μmの範囲にある場合、5nm以上30nm以下であり、10nm以上20nm以下であることがより望ましい。
【0029】
第二の有機半導体層は、ゲート電極とドレイン電極との間に配置され、キャリア輸送のために用いられる電極である。この層の構成材料としては、上記第一の有機半導体層と同様であり、同一の構成要件を採用することがデバイスプロセス簡易化の観点から望ましいが、異なる構成材料としてももちろん良い。厚さについても、上記第一の有機半導体層とほぼ同様であり、第一の有機半導体層とほぼ同じ厚さとすることがゲート電極とドレイン電極とのショート問題の観点から望ましいが、異ならせても良い。
【0030】
ドレイン電極は、上記第一及び第二の有機半導体層を介してソース電極からの電流の供給を受けるために用いられるものであって、導電性のものであれば特段に制限はなく、構成材料としては上記のソース電極とほぼ同じものを採用することができ、厚さなどの形状についても上記ソース電極と同様である。
【0031】
また上記構成のほか、上記層構造に加え、これら有機TFTを保護するための保護層等を形成することも可能である。保護層としては、SiO、SiN等が好適に用いられる。
【0032】
図3(a)は本実施形態を示す有機薄膜トランジスタにおけるソース電極(S)、バリア層、ゲート電極(G)、ドレイン電極(D)の仕事関数及び、有機半導体層のHOMO準位の関係を表すエネルギーバンド図である。図3(b)は、ドレインに負の電圧を印加し、ゲート電圧が0(ゼロ)から正のときのソース電極(S)、バリア層、有機半導体層付近のエネルギーバンド図である。このときは、ゲート電極に印加される電圧によってバリア層のポテンシャルU(x)の形は、キャリアがトンネルする程度には変化しないため、このポテンシャルU(x)をキャリアが通り抜けることができないため、オフ電流を抑えることができる。一方、図3(b)は、ドレインに負の電圧を印加し、ゲート電圧に負の電圧を印加したときのソース電極(S)、バリア層、ゲート電極(G)、ドレイン電極(D)及び、有機半導体層のキャリアのポテンシャルエネルギーの高さを示すグラフである。このときは、ゲート電極に印加される電界とともに、バリア層のポテンシャルU(x)の形が変化し等価的にバリア層の厚さが薄くなるため、キャリアがトンネル現象でバリアを通過することで、オン電流を得る。即ち、本実施形態に係る有機TFTは、上記構成を採用することで、ゲート電極に電圧がほぼ印加されていない状態においては電荷を遮断する層として働く一方、ゲート電極にオン状態に対応する電圧が印加された状態ではトンネル層として働き、よりオンオフ比を高くすることができ、信頼性の高い有機薄膜トランジスタを作製することができる。特に、材料の選択によってはトランジスタのI-V特性において飽和特性を得ることができ、より制御しやすく信頼の高い有機薄膜トランジスタ、及びこれを用いた半導体素子を作製することができる。
【0033】
またここで、本半導体素子は、特段に限定されるわけではないが以下の工程により作製することができる。この工程について、図4を用いて説明する。
【0034】
まず、基板に対し、ソース電極を形成する。ソース電極の形成においては、例えば構成材料がITO等の金属酸化物である場合はスパッタリング法、イオンプレーティング、塗布法を用いることができ、Au等の金属で構成する場合はスパッタリング法や蒸着法を用いることができる。
【0035】
次に、ソース電極が形成された基板に対し、更にバリア層を形成する。バリア層の形成においては、バリア層として例えばSiOを用いた場合、熱酸化法を用いることができ、ソース電極が例えば金属電極である場合、酸処理、アルカリ処理、プラズマ処理などの化学的な界面処理によって形成することもできる。
【0036】
次に、バリア層の上に、第一の有機半導体層を形成する。有機半導体層の形成においては、有機半導体層としてPentaceneを用いた場合、蒸着法を用いることができるし、また例えばP3HTを用いた場合、スピンコート法を用いることができる。
【0037】
次に、この第一の有機半導体層の上にゲート電極を形成する。ゲート電極は例えば櫛歯状又はメッシュ状に形成したNiマスクを用いて形成することができる。
【0038】
次に、このゲート電極及び第一の有機半導体の上に第二の有機半導体層を形成する。第二の有機半導体層の形成については、第一の有機半導体層と同様に形成することができる。
【0039】
そして、この第二の有機半導体層の上にドレイン電極を形成する。ドレイン電極の形成については、上記ソース電極と同様に形成することができる。
【0040】
なお、この上に更に保護層を形成する場合、例えばSiN等を構成材料として用いる場合、Cat-CVD法などを採用することができ、また、SiOを構成材料として用いる場合は、Reactive Plasma Deposition法などを用いて形成することができる。
【0041】
以上により、本半導体素子を製造することができる。
【0042】
(実施形態2)
本実施形態では、ほぼ実施形態1と同様であるが、バリア層の位置のみが異なる。即ち、本実施形態に係る半導体素子は、基板1と、ソース電極2と、第一の有機半導体層4と、ゲート電極5と、第二の有機半導体層6と、バリア層3と、ドレイン電極7と、を順次積層してなることを特徴とする。この構成によっても実施形態1と同様の効果を得ることができる。
【0043】
なお製造方法に関しては、実施形態1において説明したバリア層の形成工程を第二の有機半導体層を形成する工程の後に移動させることにより実現できる。
【0044】
(実施形態3)
本実施形態では、ほぼ実施形態1と同様であるが、ソース電極とドレイン電極とを入れ替えた点が異なる。即ち、本実施形態に係る半導体素子は、基板1と、ドレイン電極7と、バリア層3と、第一の有機半導体層4と、ゲート電極5と、第二の有機半導体層6と、ソース電極2と、を順次積層してなることを特徴とする。この構成によっても実施形態1と同様の効果を得ることができる。
【0045】
(実施形態4)
本実施形態では、ほぼ実施形態1と同様であるが、ソース電極とドレイン電極とを入れ替えた点及びバリア層の位置が実施形態1と異なる。即ち、本実施形態に係る半導体素子は、基板1と、ドレイン電極7と、第一の有機半導体層4と、ゲート電極5と、第二の有機半導体層6と、バリア層3と、ソース電極2と、を順次積層してなることを特徴とする。この構成によっても実施形態1と同様の効果を得ることができる。
【実施例】
【0046】
以下、実施形態1に係る半導体素子について、具体的な半導体素子を作製し、その特性について評価を行った。以下、実施例として図面を用いて説明する。なお、実施形態2~4については構成から理論上、実施形態1とほぼ同様の効果を得ることができると考えられる。従って、実施形態1に係る半導体素子について実施例を示すことで効果を確かめることができると考えられる。
【0047】
(実施例1)
本実施例では、高ドープp型Si基板そのものをソース電極として兼用し、以下の工程により作製した。
(1)高ドープp型Si基板に熱酸化を加え、極薄の(0.1nm~1nmの範囲内)のSiO層をバリア層として形成した。
(2)このSiO層の上にp型有機半導体であるPentaceneを210℃、2×10-4Paにおいて真空蒸着し、100nm厚の第一の有機半導体層を形成した。
(3)第一の有機半導体層の上面にストライプ状に形成したNiメタルマスクを用いて、アルミニウム(Al)を2×10-4Pa、抵抗加熱下において真空蒸着し、厚さ20nmのゲート電極を形成した。なおNiマスクの開口部の幅は20μm、開口部間のマスクの幅も20μmであった。
(4)ゲート電極及び第一の有機半導体層の上面に第一の有機半導体層と同様p型半導体であるPentaceneを210℃、2×10-4Paにおいて真空蒸着し、100nm厚の第二の有機半導体層を形成した。
(5)第二の有機半導体層の上に金(Au)を2×10-4Pa、抵抗加熱下において真空蒸着し、30nm厚のドレイン電極を形成した。
【0048】
以上作製した、有機TFTに対し、ソース電極/ゲート電極間のI-V特性を測定し、ゲート電極界面にショットキー接触が形成されていることを確認した。また、その有機TFTのドレイン電極/ゲート電極間のI-V特性を測定して、ゲート電極界面にショットキー接触が形成されていることを確認した。更に、ゲート電極をフローティングにして測定したソース電極/ドレイン電極の間のI-V特性から、ソース電極と第一の有機半導体層の界面でトンネル障壁或いはショットキー障壁が形成されていることを確認した。この結果を図5及び図6に示しておく。なお、図5はドレイン電極/ゲート電極のI-V特性及びソース電極/ゲート電極のI-V特性を、図6は上記ソース電極/ドレイン電極のI-V特性をそれぞれ示している。
【0049】
また、その有機TFTのトランジスタのI-V特性を複数のゲート電圧に対して測定し、トランジスタとして動作していることを確認した。この結果を図7に示す。図7によると、ソース電極/ドレイン電極間の電圧VDSが-1Vにおいて、ゲート電圧Vが+0.3Vの場合即ちトランジスタがオフ状態である場合、ソース電極/ドレイン電極間に流れる電流値IDSは-0.03×10-7Aである。ゲート電圧Vが-0.3Vの場合、ソース電極/ドレイン電極間に流れる電流値IDSは-1.8×10-7Aである。そして、オンオフ比は60であり、良好なオフ特性を得ることができていることがわかった。また、図7で示す有機TFTのI-V特性においては、ソース電極/ドレイン電極間の印加電圧に対し、流れる電流の値がある程度電圧を印加した場合飽和していることが確認された。この原理については明確ではないが、飽和する値を示すことから、トランジスタの性能においてデバイスの信頼性向上のため極めて有用であると考えることができる。
【0050】
以上、オンオフ特性が向上し、更には飽和特性を得、より信頼性の高い有機薄膜トランジスタを提供することができた。
【0051】
(比較例1)
上記実施例1において、バリア層を形成する工程を抜いた以外は実施例1と同様の工程により作製した有機TFTについて、実施例1と同様にソース電極/ドレイン電極の間のI-V特性を測定した。この結果を図8に示す。
【0052】
図8によると、ソース電極/ドレイン電極間の電圧VDSが-1Vにおいて、ゲート電圧Vが+0.15Vの場合即ちトランジスタがオフ状態である場合、ソース電極/ドレイン電極間に流れる電流値IDSは-0.8×10-6Aである。ゲート電圧Vが-0.15Vの場合、ソース電極/ドレイン電極間に流れる電流値IDSは-1.3×10-6Aである。そして、オンオフ比は約1.8であり、良好なオフ特性とはいいがたいものであった。また、上記実施例と比べると上記実施例の方が非常に大きな値を示しており、実施例1に係る有機TFTの有用性が立証された。
【0053】
(実施例2)
本実施例に係る有機TFTを、以下の工程により作製した。
(1)基板として0.7mm厚のガラス基板(コーニング社製、無アルカリガラス1737F)を用い、その上面にITOをスパッタリングにより成膜し、110nm厚のソース電極を形成した。
(2)ITOの上にアルミニウム(Al)を2×10-4Pa、抵抗加熱下で真空蒸着により0.1nm厚形成し、大気暴露により自然酸化させてAl層をバリア層として形成した。
(3)このAl層の上に、p型有機半導体層であるPentaceneを、210℃、2×10-4Paの条件下で形成し、100nm厚の第一の有機半導体層として形成した。
(4)第一の有機半導体層の上に、スリット上に形成したNiメタルマスクを用いて、アルミニウムを2×10-4Pa、抵抗加熱下において真空蒸着させることにより、20nmのゲート電極を形成した。
(5)ゲート電極及び第一の有機半導体層の上に、上記第一の有機半導体層と同様、Pentaceneを同一の条件で形成し、100nmの第二の有機半導体層を形成した。
(6)第二の有機半導体層の上に、金(Au)を2×10-4Pa、抵抗加熱下において真空蒸着し、30nm厚さのゲート電極を形成した。
【0054】
本実施例に係る有機TFTについても、実施例1と同様、ソース電極/ゲート電極間のI-V特性を測定し、ゲート電極界面にショットキー接触が形成されていることを確認した。また、その有機TFTのドレイン電極/ゲート電極間のI-V特性を測定して、ゲート電極界面にショットキー接触が形成されていることを確認した。更に、ゲート電極をフローティングにして測定したソース電極/ドレイン電極の間のI-V特性から、ソース電極と第一の有機半導体層の界面でトンネル障壁或いはショットキー障壁が形成されていることを確認した。この結果を図9及び図10に示しておく。なお、図9はドレイン電極/ゲート電極のI-V特性及びソース電極/ゲート電極のI-V特性を、図10は上記ソース電極/ドレイン電極のI-V特性をそれぞれ示している。
【0055】
また、その有機TFTのトランジスタのI-V特性を複数のゲート電圧に対して測定し、トランジスタとして動作していることを確認した。この結果を図11に示す。図11によると、ソース電極/ドレイン電極間の電圧VDSが-3Vにおいて、ゲート電圧Vが+0.8Vの場合即ちトランジスタがオフ状態である場合、ソース電極/ドレイン電極間に流れる電流値IDSは-0.5×10-7Aである。ゲート電圧Vが-0.8Vの場合、ソース電極/ドレイン電極間に流れる電流値IDSは-6.2×10-7Aである。そして、オンオフ比は12.4であり、良好なオフ特性を得ることができていることがわかった。また、図11で示す有機TFTのトランジスタの静特性においては、ソース電極/ドレイン電極間の印加電圧に対し、流れる電流の値が飽和する特性は見られなかったが、良好なオフ特性を得ることができており、本発明の効果を十分に達成できており、オンオフ比が高く、より信頼性の高い有機薄膜トランジスタを提供することができた。
【0056】
(比較例2)
上記実施例2において、バリア層を形成する工程を抜いた以外は実施例2と同様の工程により作製した有機TFTについて、実施例2と同様にソース電極/ドレイン電極の間のI-V特性を測定した。この結果を図12に示す。
【0057】
図12によると、ソース電極/ドレイン電極間の電圧VDSが-3Vにおいて、ゲート電圧Vが+0.8Vの場合即ちトランジスタがオフ状態である場合、ソース電極/ドレイン電極間に流れる電流値IDSは-2.5×10-7Aである。ゲート電圧Vが-0.8Vの場合、ソース電極/ドレイン電極間に流れる電流値IDSは-4.4×10-7Aである。そして、オンオフ比は約1.8であり、良好なオフ特性とはいいがたいものであった。これらの結果から、実施例2に係る有機TFTの有用性が立証された。
図面
【図5】
0
【図6】
1
【図7】
2
【図8】
3
【図9】
4
【図10】
5
【図11】
6
【図12】
7
【図1】
8
【図2】
9
【図3】
10
【図4】
11