TOP > 国内特許検索 > LC発振回路 > 明細書

明細書 :LC発振回路

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第4836030号 (P4836030)
公開番号 特開2008-042275 (P2008-042275A)
登録日 平成23年10月7日(2011.10.7)
発行日 平成23年12月14日(2011.12.14)
公開日 平成20年2月21日(2008.2.21)
発明の名称または考案の名称 LC発振回路
国際特許分類 H03B   5/12        (2006.01)
FI H03B 5/12 B
H03B 5/12 E
請求項の数または発明の数 6
全頁数 16
出願番号 特願2006-210308 (P2006-210308)
出願日 平成18年8月1日(2006.8.1)
審査請求日 平成21年7月30日(2009.7.30)
特許権者または実用新案権者 【識別番号】599011687
【氏名又は名称】学校法人 中央大学
発明者または考案者 【氏名】杉本 泰博
個別代理人の代理人 【識別番号】100101915、【弁理士】、【氏名又は名称】塩野入 章夫
審査官 【審査官】白井 孝治
参考文献・文献 特開2005-236482(JP,A)
Theerachet Soorapanth and S.Simon Wong,A 0-dB IL 2140±30MHz Bandpass Filter Utilizing Q-E,IEEE JOURNAL OF SOLID-STATE CIRCUITS,米国,IEEE,2002年 5月,VOL.37,NO.5,pp.579-586
特許請求の範囲 【請求項1】
第1のトランジスタ素子の出力端子に、第1のインダクタ素子と容量素子とを並列接続した負荷を接続し、前記第1のトランジスタ素子の出力端子側に発生する電圧信号の一部を、極性を反転させて前記第1のトランジスタ素子の入力端子に加え、この入力端子に加わる電圧信号が前記第1のトランジスタ素子で更に極性が反転されて出力端子に現れる正帰還ループを構成するLC発振回路において、
前記LC発振回路を2つ備え、互いに一方のLC発振回路の第1のトランジスタ素子の出力端子を他方のLC発振回路の第1のトランジスタ素子の入力端子に接続して互いに正帰還ループを構成する差動構成とし、
前記各LC発振回路において、前記負荷を構成する第1のインダクタ素子と、当該第1のインダクタ素子とインダクタ結合する第2のインダクタ素子とにより形成される2つの結合インダクタンス回路と、
前記両LC発振回路の各第1のトランジスタ素子の出力端子の電圧波形と同相または逆相の電流波形を発生し、発生した電流波形を前記各LC発振回路の第2のインダクタ素子に入力する電流波形発生回路とを備え、
前記第1のインダクタ素子と前記第2のインダクタ素子とは、それぞれ異なる電流源から電流の供給を受け、
前記電流波形発生回路は、前記電流源の一方に接続された、差動構成の各第2のトランジスタ素子を有し、前記両LC発振回路の両第1のトランジスタ素子の出力端子の電圧信号に基づいて差動の電流を出力する差動構成の電圧-電流変換回路であり
前記差動構成の電圧-電流変換回路は、前記各第2のトランジスタ素子に前記電流源の一方を接続し、出力端子に前記各第2のインダクタ素子を接続し、入力端子に各第1のインダクタ素子と第1のトランジスタ素子との接続点を接続し、前記接続点の電圧の増加あるいは減少により出力端子の電流を減少あるいは増加させ、前記第1のトランジスタ素子の出力端子の電圧波形と同相または逆相の電流波形の出力電流を互いに差動的に発生する差動構成とし、
各第2のトランジスタ素子は、前記出力電流を前記結合インダクタンス回路のそれぞれに接続される第2のインダクタ素子に流すことにより、差動構成の2つの第2のインダクタ素子に流れる電流の位相を同じく差動構成の2つの第1のインダクタ素子に流れる電流の位相に比して90°進ませることを特徴とする、LC発振回路。
【請求項2】
前記電流波形発生回路の前記差動構成の電圧-電流変換回路は増幅度を可変とする差動増幅回路であり、前記差動構成の各第2のトランジスタ素子に接続される電流源を可変電流源とし、電流を可変とすることによって各第2のトランジスタ素子の増幅度を可変とすることを特徴とする、請求項1に記載のLC発振回路。
【請求項3】
前記結合インダクタンス回路の第1のインダクタ素子および第2のインダクタ素子は、変成器の1次コイルおよび2次コイルであることを特徴とする、請求項1または2に記載のLC発振回路。
【請求項4】
第1のトランジスタ素子の出力端子に、第1のインダクタ素子と可変容量素子とを並列接続した負荷を接続し、前記第1のトランジスタ素子の出力端子側に発生する電圧信号の一部を、極性を反転させて前記第1のトランジスタ素子の入力端子に加え、この入力端子に加わる電圧信号が前記第1のトランジスタ素子で更に極性が反転されて出力端子に現れる正帰還ループを構成するLC発振回路において、
前記LC発振回路を2つ備え、互いに一方のLC発振回路の第1のトランジスタ素子の出力端子を他方のLC発振回路の第1のトランジスタ素子の入力端子に接続して互いに正帰還ループを構成する差動構成とし、
前記各LC発振回路において、前記負荷を構成する第1のインダクタ素子と、当該第1のインダクタ素子とインダクタ結合する第2のインダクタ素子とにより形成される結合インダクタンス回路と、
前記両LC発振回路の各第1のトランジスタ素子の出力端子の電圧波形と同相または逆相の電流波形を発生し、発生した電流波形を前記各LC発振回路の第2のインダクタ素子に入力する電流波形発生回路とを備え、
前記可変容量素子を、外部からの電圧印加により容量値を可変として発振周波数を可変とし、
前記第1のインダクタ素子と前記第2のインダクタ素子とは、それぞれ異なる電流源から電流の供給を受け、
前記電流波形発生回路は、前記電流源の一方に接続された、差動構成の各第2のトランジスタ素子を有し、前記両LC発振回路の両第1のトランジスタ素子の出力端子の電圧信号に基づいて差動の電流を出力する差動構成の電圧-電流変換回路であり
前記差動構成の電圧-電流変換回路は、前記各第2のトランジスタ素子に前記電流源の一方を接続し、出力端子に前記各第2のインダクタ素子を接続し、入力端子に各第1のインダクタ素子と第1のトランジスタ素子との接続点を接続し、前記接続点の電圧の増加あるいは減少により出力端子の電流を減少あるいは増加させ、前記第1のトランジスタ素子の出力端子の電圧波形と同相または逆相の電流波形の出力電流を互いに差動的に発生する差動構成とし、
各第2のトランジスタ素子は、前記出力電流を前記結合インダクタンス回路のそれぞれに接続される第2のインダクタ素子に流すことにより、差動構成の2つの第2のインダクタ素子に流れる電流の位相を同じく差動構成の2つの第1のインダクタ素子に流れる電流の位相に比して90°進ませることを特徴とする、LC発振回路。
【請求項5】
前記電流波形発生回路の前記差動構成の電圧-電流変換回路は増幅度可変とする差動増幅回路であり、前記差動構成の各第2のトランジスタ素子に接続される電流源を可変電流源とし、電流を可変とすることによって各第2のトランジスタ素子の増幅度を可変とすることを特徴とする、請求項4に記載のLC発振回路。
【請求項6】
前記結合インダクタンス回路の第1のインダクタ素子および第2のインダクタ素子は、変成器の1次コイルおよび2次コイルであることを特徴とする、請求項4または5に記載のLC発振回路。
発明の詳細な説明 【技術分野】
【0001】
本発明は、無線送受信機器に適した発振回路に関し、特に、IC化された低位相雑音のLC発振回路あるいは電圧制御LC発振回路に関する。
【背景技術】
【0002】
LC発振回路あるいは電圧制御LC発振回路では、従来、種々の回路構成が提案されている。例えば、非特許文献1に記載される回路構成が知られている。非特許文献1に示される発振回路では、図2に示すような回路構成によって、低電圧、低消費電力および高周波のLC発振回路あるいは電圧制御LC発振回路が実現されている。
【0003】
図2において、トランジスタ素子101の出力端子であるドレイン端子Aには、負荷としてインダクタ素子L11と可変容量素子CV1とを並列に接続したものが接続されている。インダクタ素子L11と可変容量素子CV1の他の端点は、それぞれバイパスコンデンサCp1および制御電圧源Vbiasに接続される。これらの節点はいずれも仮想接地点あるいは接地に順ずる節点であるため、交流信号の場合には、接地点と等価である。したがって図2のA点の信号電圧は、上記したインダクタンス素子L11と可変容量素子CV1の並列接続からなる負荷の両端に発生する信号電圧に外ならない。
【0004】
図2において、上記負荷の両端の信号電圧をV1と表わし図中の方向で定義すれば、A点の信号電圧は(-V1)と表わせる。この信号電圧(-V1)を、ソース端子を接地と成したトランジスタ素子102のゲート端子に加えると、信号電圧(-V1)はトランジスタ素子102で増幅され、さらに極性が反転されてk2×V1となって図中のB点に表れる。但しk2はトランジスタ素子102の増幅度である。B点に現れた信号は上記トランジスタ素子101のゲート端子に加わっているため、トランジスタ素子102と同様に、更に増幅および極性反転が行われて(-k1×k2×V1)となりA点に帰還される。ただしk1はトランジスタ素子101の増幅度である。
【0005】
以上のように、A点に生じた信号電圧と、その信号電圧がトランジスタ素子102および101にて(k1×k2)倍増幅されてA点に帰還される信号電圧とは同位相であるため、図2の回路は正帰還ループを構成していることとなり、増幅度(k1×k2)が大である場合には発振を起こす。なお図2の回路は差動構成となっており、インダクタ素子L21と可変容量素子CV2とを並列に接続した負荷、トランジスタ素子101、およびトランジスタ素子102の組み合わせも上述と同様の動作で正帰還ループを構成している。
【0006】
ここで、LC発振回路あるいは電圧制御LC発振回路に求められる特性のうち、最も重要なものは位相雑音が小さいという特性がある(非特許文献2参照)。発振器における発振周波数は、回路内に存在する雑音の影響を受けてランダムに変化する。位相雑音は、発振周波数がその中心周波数の近傍でどのように変化するかをエネルギー分布として捉えたものである。このエネルギーは中心周波数から離れるに従って小さくなる。この離れた周波数を離調周波数と呼ぶ。
【0007】
図2に示す発振回路において、上述の位相雑音をL{Δω}で表す。この位相雑音L{Δω}は、
【数1】
JP0004836030B2_000002t.gif
と表わされる(非特許文献1参照)。ただし、Δωは発振角周波数ω0からの離調角周波数、kはボルツマン定数、Tは絶対温度、Fはトランジスタによるノイズの係数、PSは信号電力、QLは負荷のQ、Δω1/f3はトランジスタの1/f雑音が影響を及ぼす範囲を示すω0からの離調角周波数である。なお、上記式において、Δω1/f3中の“3”はfの3乗f3を表している。
【0008】
式(1)により、発振器の位相雑音L{Δω}を小さくするためには信号電力PSを大きくする、あるいは負荷のQであるQLを大とすることが有効であることがわかる。信号電力PSは発振の振幅を大とすれば大となるが、高周波LSIでは発振振幅が制限されるため、信号電力PSを大とすることによって位相雑音L{Δω}を小さくすることは困難である。これは、微細LSIプロセスで作られた種々の高周波LSIにおいては、低い電源電圧の条件下で動作する必要があるためであり、そのため、必然的に振幅の大きさは低い電源電圧で限られてしまうためである。
【0009】
一方、負荷Qの値はインダクタのQ、容量のQ、および負荷の並列抵抗(負荷に並列に接続される出力回路などの入力インピーダンス)等により決まる。LSI上にオンチップ化される発振器では、一般に負荷Qは極めて小さい。これはインダクタのQが極めて小さくなるからである。非特許文献1のFig. 5.1 には、オンチップ・インダクタは、LSIの配線層をスパイラル状に配置して構成することが示されている。この構成では配線層の抵抗が大であるため、インダクタの直列抵抗も同様に数Ωの値となり(非特許文献1の Table 5.3参照)、その結果インダクタのQ値も一桁程度と小さい値となる。
【0010】
したがって、信号電力Psや負荷Qを大きくすることによって位相雑音L{Δω}を小さくすることは難しい。
【0011】
以上のように図2の回路によれば、LSI上において低電源電圧で高周波信号の発振が実現されるが、位相雑音という点では限られた特性となることがわかる。
【0012】
上記したインダクタンス素子のQ値について述べる。一般にZLのインピーダンスを持つインダクタのQ値は、式(2)で与えられる。
【数2】
JP0004836030B2_000003t.gif

【0013】
式(2)から、インピーダンスZLの実部を小さくできればQ値を高めることができると考えられる。これは図3のような結合インダクタを用いることで可能である。
【0014】
いま、図3において、コイル電流I1, I2をそれぞれ、
【数3】
JP0004836030B2_000004t.gif
とおくと、1次側(図の左側)から見たインピーダンスZLは次のように表わされる。
【数4】
JP0004836030B2_000005t.gif

【0015】
ここでL1,R1は、1次側コイルのインダクタンスとその直列抵抗を表す。Mは相互インダクタンスである。Aは電流振幅の比I2/I1で、θは一次側と二次側の位相差θ2-θ1を示す。
【0016】
ここで、θ=90°(2次側電流の位相が1次側より90°進んでいる。)とした場合、ZLの実部はR1-ωAM、虚部はjωL1となるので、1次側コイルのインダクタンスの値はそのままで、抵抗分が変化して見えることになる。更にR1=ωAMと選ぶことができれば、1次側コイルの抵抗分は零となる(非特許文献3)。
【0017】
したがって、図3に示すような結合インダクタンスにおいて、1次側コイルの抵抗分を零とすることにより、1次側コイルについて高いQ値が実現されることが期待される。
【0018】

【非特許文献1】J.Craninckx and M.Steyaert, “WIRELESS CMOS FREQUENCY SYNTHESIZER DESIGN”, pp.121-159, Kluwer Academic Publishers, 1998.
【非特許文献2】D.K.Shaeffer and T.H.Lee, “THE DESIGN AND IMPLEMENTATION OF LOW-POWER CMOS RADIO RECEIVERS”, pp.24-29, Kluwer Academic Publishers, 1999.
【非特許文献3】T.Soorapanth and S.S.Wong, “A 0-dB IL 2140±30 MHz Bandpass Filter Utilizing Q-Enhanced Spiral Inductors in Standard CMOS”, IEEE JSSC, vol.37, no.5, pp.579-586, May 2002.
【特許文献1】特開2004-96510号公報
【発明の開示】
【発明が解決しようとする課題】
【0019】
以上の説明のように、非特許文献1で提案されている図2の発振回路をLSI上に実現した場合、低電源電圧動作と高周波信号の発振が可能となるが、位相雑音特性は悪い。また非特許文献3で提案されている図3の回路では、トランスの1次側のQ値が増大することが予想される。図3の結合インダクタンス回路において、Q値を増大させるには、2次側コイルに流れる電流の位相が1次側コイルに流れる電流の位相に比して90°進んでいることが望ましく、また1次側、2次側の電流振幅の比やトランスの結合定数を調整してR1=ωAMと成すことが望ましい。しかしながら、具体的にこれらの電流や振幅比を変化させる回路構成は知られていない。
【0020】
また、図2の発振回路に図3の結合インダクタンス回路による大きなQ値を適用できれば、位相雑音特性を改善したLC発振回路が構成されることが予測される。しかしながら、具体的にどのように構成するかは不明であり、そのような例も知られていない。
【0021】
そこで、本発明では、発振回路の位相雑音特性を改善することを目的とする。より詳細には、正帰還ループを構成するLC発振回路に結合インダクタンス回路により得られる大きなQ値を用いて、LSI化に適した具体的な回路手段を提供することを目的とし、また、位相雑音特性を改善した低電源電圧動作と高周波信号の発振が可能なLC発振回路あるいは電圧制御LC発振回路を実現することを目的とする。
【0022】
なお、発振器において、二次側インダクタンスに一時側インダクタンスと同相あるいは逆相の電流を流す構成が知られている(特許文献1参照)。しかしながら、この発振器の構成は発振周波数の拡大を目的とするものであって、二次側インダクタンスに流す電流も一時側インダクタンスの電流に対して同相あるいは逆相であり、また、Q値を大きくする作用効果も有していないため、本発明のQ値を大きくすることによる位相雑音特性の改善には適用することはできない。
【課題を解決するための手段】
【0023】
本発明のLC発振回路あるいは電圧制御LC発振回路は、上記した目的を達成して、LSI化されたLC発振回路の位相雑音特性を改善し、低電源電圧動作と高周波信号の発振を可能とするために、正帰還ループを構成するLC発振回路の負荷を構成するインダクタンスに別のインダクタンスを結合して結合インダクタンス回路を形成し、この結合インダクタンス回路において、2次側コイルに流れる電流の位相を1次側コイルに流れる電流の位相に比して90°進ませることによって、負荷を構成する第1のインダクタ素子のQ値を上昇させ、発振回路の位相雑音を低減させる。
【0024】
本発明のLC発振回路は、トランジスタ素子の出力端子に、第1のインダクタ素子と容量素子とを並列接続した負荷を接続し、この負荷のトランジスタ素子の出力端子側に発生する電圧信号の一部を、極性を反転させてトランジスタ素子の入力端子に加え、この入力端子に加わる電圧信号が前記トランジスタ素子で更に極性が反転されて出力端子に現れる正帰還ループを構成するLC発振回路において、負荷を構成する第1のインダクタ素子に第2のインダクタ素子を結合して形成される結合インダクタンス回路と、トランジスタ素子の出力端子の電圧波形と同相または逆相の電流波形を発生させる電流波形発生回路とを設ける。そして、この電流波形発生回路の出力電流を結合インダクタンス回路の第2のインダクタ素子に流すことにより、第2のインダクタ素子に流れる電流の位相を第1のインダクタ素子に流れる電流の位相に比して90°進ませることで1次側コイルの抵抗分を零とし、これによって負荷を構成する第1のインダクタ素子のQ値を上昇させ、発振回路の位相雑音を低減させる。
【0025】
また、本発明は、LC発振回路の負荷を構成する容量素子を可変容量素子とし、この可変容量を外部の電圧信号によって可変として、発振周波数を可変とする電圧制御LC発振回路に適用することもできる。
【0026】
この電圧制御LC発振回路は、トランジスタ素子の出力端子に、第1のインダクタ素子と可変容量素子とを並列接続した負荷を接続し、この負荷の前記トランジスタ素子の出力端子側に発生する電圧信号の一部を、極性を反転させて前記トランジスタ素子の入力端子に加え、この入力端子に加わる電圧信号が前記トランジスタ素子で更に極性が反転されて出力端子に現れる正帰還ループを構成する電圧制御LC発振回路において、負荷を構成する第1のインダクタ素子に第2のインダクタ素子を結合して形成される結合インダクタンス回路と、トランジスタ素子の出力端子の電圧波形と同相または逆相の電流波形を発生させる電流波形発生回路とを備えた構成とし、この負荷を構成する可変容量素子を外部電圧を印加することにより容量値を可変として発振周波数を可変とし、電流波形発生回路の出力電流を前記結合インダクタンス回路の第2のインダクタ素子に流すことにより、第2のインダクタ素子に流れる電流の位相を第1のインダクタ素子に流れる電流の位相に比して90°進ませることで1次側コイルの抵抗分を零とし、これによって負荷を構成する第1のインダクタ素子のQ値を上昇させ、発振回路の位相雑音を低減させる。
【0027】
本発明のLC発振回路および電圧制御LC発振回路において、結合インダクタンス回路の第1のインダクタ素子および第2のインダクタ素子は、変成器の1次コイルおよび2次コイルにより形成することができる。
【0028】
また、本発明のLC発振回路および電圧制御LC発振回路が備える電流波形発生回路の一形態は、入力端子の電圧の増加により出力端子の電流を増加する第2のトランジスタ素子を備えた構成とすることができ、LC発振回路のトランジスタ素子の出力端子の電圧波形と同相の電流波形を発生する。
【0029】
電流波形発生回路の他の形態は、複数のトランジスタ素子により増幅度が可変とする差動増幅回路を備えた構成とすることができ、LC発振回路のトランジスタ素子の出力端子の電圧波形と同相あるいは逆相の電流波形を発生させる。
【0030】
電流波形発生回路が発生する電流波形を、LC発振回路のトランジスタ素子の出力端子の電圧波形に対して同相とするか、あるいは逆相とするかは、LC発振回路側の回路特性に応じて、2次側コイルに流れる電流の位相が1次側コイルに流れる電流の位相に比して90°進む位相関係を満足するように選択する。
【0031】
従来のLC発振回路あるいは電圧制御LC発振回路は、例えば図2に示す回路構成では、トランジスタ素子101の出力端子の電圧波形は-V1と表すことができる。この電圧波形-V1は、発振回路の負荷を構成する並列接続されたインダクタ素子L11の両端および可変容量素子CV2(あるいは固定容量素子)の両端に発生する信号電圧であるが、インダクタ素子L11に流れる電流IL1との関係は、
【数5】
JP0004836030B2_000006t.gif
と表される。式(5)から、IL1の位相はV1の位相に比して90°の遅れ(-90°)があることになり、これよりIL1に対するV1の位相は逆に90°の進み(+90°)となる。
【0032】
上記位相関係から、トランジスタ素子の出力端子の電圧波形(-V1)と逆相の電流波形を発生させる回路手段を用いることで、IL1の位相に対して90°の進み(+90°)電流を発生させることができる。
【0033】
そして、このIL1の位相に対して90°位相が進んだ(+90°)電流を、第2のインダクタ素子に流す。これによって、結合インダクタンス回路において、第2のインダクタ素子に流れる電流の位相は第1のインダクタ素子に流れる電流の位相に比して90°進む位相関係となり、第1のインダクタ素子の抵抗分は零となる。これによって負荷を構成する第1のインダクタ素子のQ値は上昇し、発振回路の位相雑音は低減する。
【0034】
ここで、第1のインダクタ素子と第2のインダクタ素子を、変成器(トランス)のそれぞれ1次コイルと2次コイルとして構成した場合には、この変成器(トランス)の1次コイルに流れる電流の位相に対し2次コイルに流れる電流の位相が90°進んでいる(+90°)状態を実現することができる。
【0035】
以上の方法、構成によれば、図2に示す回路例のようなLC発振回路あるいは電圧制御LC発振回路と、図3に示す回路例のような結合インダクタンス回路とを結合させた回路構成を実現することができる。
【0036】
なお、上記トランジスタ素子の出力端子の電圧波形(-V1)と逆相の電流波形を発生させる回路手段は、図2の回路に対しては、複数のトランジスタ素子を用いた差動増幅回路により実現されるものである。ただし回路の構成方法により、上記トランジスタ素子の出力端子の電圧波形(-V1)と同相の電流波形を発生させる回路手段が必要になることもある。
【0037】
また、可変容量素子は、外部より加える電圧によりその容量値が可変となる容量素子であり、この可変容量素子によりLSI化電圧制御LC発振回路が構成される。また、可変容量素子の代わりに固定容量素子を用いれば、LSI化LC発振回路が構成される。
【発明の効果】
【0038】
本発明によれば、位相雑音特性を改善した低電源電圧動作と高周波信号の発振が可能なLSI化LC発振回路またはLSI化電圧制御LC発振回路が構成できる。
【発明を実施するための最良の形態】
【0039】
以下、本発明の実施の形態を実施例に基づき詳細に説明する。図1は、本発明実施例を示す回路構成図である。なお、以下では、電圧制御LC発振回路を例として説明する。
【0040】
図1において、回路ブロック100は、トランジスタ素子101(M1)および102(M2)、インダクタ素子311(L11)および321(L21)、可変容量素子103(CV1)および104(CV2)、電圧源107(Vbias)、固定容量106(Cp1)、定電流源105(Io)、および電圧源1(Vcc)より構成されている。回路ブロック100は、図2に示す構成と同一であり、低電源電圧動作と高周波信号の発振が可能なLSI化した電圧制御LC発振回路を実現するものである。
【0041】
図2の構成と異なる構成点は、図1におけるインダクタ素子L11およびL21がそれぞれトランス310および320の1次側コイルとなっている構成にある。
【0042】
ここで図1のA点の信号電圧をトランジスタ素子201(M3)のゲート端子に、B点の信号電圧をトランジスタ素子202(M4)のゲート端子に接続する。回路ブロック200は、回路ブロック100中のトランジスタ素子101および102と相補型であるトランジスタ素子201および202、固定容量素子204(Cp2)、可変電流源203(IV)よりなる差動構成の電圧-電流変換回路である。回路ブロック100の出力端子であるA点、B点には互いに逆相の信号電圧が発生するので、A点の信号電圧が大となった時にはB点の信号は小となる。
【0043】
したがって、回路ブロック200の出力端子であるトランジスタ素子201のドレイン端子、およびトランジスタ素子202のドレイン端子の各電流はそれぞれ小および大となる。
【0044】
すなわち、A点の信号電圧波形の位相に対し、回路ブロック200の出力端子の一つであるトランジスタ素子201のドレイン端子に流れる電流の位相は180°異なる。同様に、B点の信号電圧波形の位相に対し、回路ブロック200の出力端子の他の一つであるトランジスタ素子202のドレイン端子に流れる電流の位相は180°異なっている。
【0045】
以上の様子をベクトル図で図4に示す。図4は横軸に実軸、縦軸に虚数軸をとり、各信号波形がどのような位相関係にあるかを示している。ただし各ベクトルの大きさについては任意であり、図1の各信号波形の値とは一致していない。
【0046】
図1のトランス310の1次側コイルであるL11に図示の方向に流れる電流i1を基準とし、実軸の正の方向に描くと、前述の式(5)の関係より、L11の両端に発生する信号電圧V1の位相は、図4に示すようにi1の位相に対してほぼ90°進んだ(+90°)形となる。ただし、図4において、V1の位相が正確に90°ではないのは、L11自身の直列抵抗の影響によるためである。
【0047】
図1のA点の電圧波形は-V1であるため、その位相は反転して、i1の位相に対しほぼ90°遅れた(-90°)形となる。一方、A点の電圧波形-V1は図1のトランジスタ素子201のゲート端子に加わるので、出力端子であるトランジスタ素子201のドレイン端子の電流i2の位相は、A点の電圧波形-V1の位相を更に反転したものとなり、その結果図4に示すように、V1の位相と一致するようになる。
【0048】
これは、i2の位相がi1の位相に対しほぼ90°進んだ(+90°)形となることを示している。
【0049】
なお、図4には、図1のトランジスタ素子M1に流れる信号電流iM1の位相および可変容量素子103に流れる信号電流ICV1の位相も併せて示している。
【0050】
図1において、トランス310の1次側コイルと2次側コイルの結合を図中に示す黒丸の方向にとるとき、図1中のL11、L12、i1、i2、およびコイルの結合の関係は、図3で示した関係と全く同一となる。
【0051】
したがって、式(4)での議論から、図1中のL11の実数部はほぼR1-ωAMとなり、R1とωAMの値を一致させることができれば、実数部を更に零とすることができる。ωAMのうち、ωは発振角周波数であるので、LC発振回路の場合は、使用する発振周波数が決まっているので、これを変化させることはできない。また、電圧制御LC発振回路の場合は、発振周波数が外部の電圧(図1のVbias)によって変化するが、通常この変化は小さいので、やはりωAMを大きく変化させるには無理がある。
【0052】
なおωAMのうち、Mは図1のトランス310(または320)の1次側コイルと2次側コイルの結合度に関連するが、この結合度はLSI上に構成するトランスの構造によって決まるので、この値も変えられない。
【0053】
また、ωAMのうち、比較的大きな変化が可能なのは1次側コイルと2次側コイルの電流の振幅比であるAである。そこで、ここでは、この振幅比Aを変化させるために、図1に示すように、回路ブロック200中の電流源203(IV)を可変電流源とする。例えばIVを増加させた場合、トランジスタ素子201および202の増幅度が増大するので、トランスの2次側コイルの電流値も増大し、Aの値を大きくすることができる。反対に、IVを減少させた場合にはAの値を小さくすることができる。
【0054】
以上のように、本発明はωAMの値を調節する機能をも提供する。また、以上の説明は、図1のトランス310側を対象にしたが、図1の回路が完全な差動構成となっているため、トランス320側についても同様である。
【0055】
ωAMの値をR1の値に等しくなるように設定した場合、式(4)におけるθの値は上述までの説明から+90°に近い値に設定されるので、式(4)からわかるように、図1のトランス310の1次コイルL11、およびトランス320の1次コイルL21の虚数部の値は変わらず、実数部は零に近くなる。
【0056】
これにより、図1のトランス310の1次コイルL11、およびトランス320の1次コイルL21のQ値は大となる。これにより、LC発振回路において、LSI上に構成するインダクタ素子が大きな直列抵抗を持っているためQ値を大きくすることができないという問題点を解消し、図1の発振回路の位相雑音を低減することができる。
【0057】
以上のように、図1の構成とすることによって、発振回路の位相雑音を低減し、低電源電圧動作と高周波信号の発振が可能なLSI化LC発振回路またはLSI化電圧制御LC発振回路を提供することができる。
【0058】
ただし、図1の回路構成は、従来構成として示した図2の回路構成と比べて、低電源電圧動作が劣るという問題がある。これは図1の回路構成が、回路ブロック200を含むためである。
【0059】
図1において、回路ブロック200は図中のA点の電圧およびB点の電圧を電流源IV(203)、PMOSトランジスタM3(201)およびM4(202)よりなる差動増幅回路によって電圧-電流変換する構成である。この差動増幅回路が正常に動作するためには、電流源IV(203)が動作するために必要な電圧、および、PMOSトランジスタM3(201)およびM4(202)のゲート・ソース間電圧が適切に確保されていなければならない。電流源IVが動作するために必要な電圧、および、PMOSトランジスタM3およびM4のゲート・ソース間電圧は、A点の電圧あるいはB点の電圧と電源電圧Vcc間に直列に入る構成であるため、図1の回路構成は、図2の回路構成と比較して、追加した回路ブロック200を動作させるために必要な分だけの電圧が余分に必要となる。
【0060】
以下、図5~図10を用いて、本発明の他の実施例(実施例1~実施例6)を説明する。
【0061】
なお、図5は本発明の実施例の電圧制御LC発振器において低電源電圧動作に適する他の第1実施例を示し、図6は本発明の実施例の電圧制御LC発振器において、さらに低電源電圧動作に適する他の第2実施例を示し、図7は本発明の実施例の電圧制御LC発振器において、信号を帰還する増幅器のトランジスタ導電型と発振部を構成するトランジスタ導電型とを同一とした形の他の第3の実施例を示し、図8は本発明の実施例の電圧制御LC発振器において、トランジスタの導電型を入れ替えた形の他の第4の実施例を示し、図9は本発明の実施例の電圧制御LC発振器において、トランジスタの導電型を入れ替えた形の他の第5の実施例を示し、図10は本発明の実施例の電圧制御LC発振器において、トランジスタの導電型を入れ替えた形の他の第6の実施例を示している。
【0062】
図5に示す回路構成は、上記の問題を解消する回路の一構成例である。図5に示す回路構成では、差動構成のPMOS増幅器に代えて、単体のPMOSトランジスタ201あるいは202によってA点あるいはB点の電圧信号を電流信号に変換し、トランス310あるいは320の2次側コイルに加える構成である。
【0063】
図5に示す回路構成は、図1に示す回路構成と比較して、図1の可変電流源203が省かれているので、この電流源が正常に動作するのに必要な電圧分だけ、電源電圧Vccを下げることができる。ただし、図5に示す回路構成は、トランジスタ201および202に流れる電流の大きさを可変にすることができないため、トランス結合により1次側コイルのQ値を増大せしめる効果が最大となるように、あらかじめ設定をしておく必要が生じる。
【0064】
また、図5に示す回路構成において、例えばA点の電圧が高くなるとトランジスタ201がカットオフする可能性がある。この場合には、電流波形I2が歪むことが予想され、Q値の増大も効率的には行なわれないこともありうる。
【0065】
図6は本発明のLC発振回路の別の回路構成例である。図6に示す回路構成は、図5に示す回路構成において、トランジスタ201および202をPMOSトランジスタからNMOSトランジスタに変更した例である。図5に示す回路構成との違いは、PMOSトランジスタがNMOSトランジスタに変更されただけであるが、この場合はトランジスタM3およびM4を動作させるために、更に電圧が必要ではなく、低電圧動作が期待できる。
【0066】
ただし、トランジスタM3あるいはM4がカットオフする可能性がある点は、図5に示す回路構成と変わらない。
【0067】
図7は本発明のLC発振回路のさらに別の回路構成例である。図7に示す回路構成は、トランジスタM3およびM4を差動構成にしてカットオフしにくくした回路構成である。可変電流源IVによって図中A点およびB点の信号電圧範囲を調整することで、トランジスタM3およびM4のカットオフを抑制することができる。
【0068】
また、可変電流源IVを変えることにより、トランジスタのgm(伝達コンダクタンス)を変えることができるため、式(4)における電流振幅の比Aを調整することができる。しかしながら、この場合には、可変電流源IVには正常に動作するだけの電圧が必要である。このためにはトランジスタM3およびM4のゲート電圧を上昇させる必要がある。この目的で電圧レベルシフト用トランジスタ110(M5)が使用される。
【0069】
図8は本発明のLC発振回路の他の回路構成例である。図8に示す回路構成は、図1に示す回路構成において、トランジスタの導電型を変更した構成例である。すなわち、図1のトランジスタM1およびM2をPMOSトランジスタに変更し、トランジスタM3およびM4をNMOSトランジスタに変更する。なお、動作原理や各部の動作は、図1に示す構成例と同様である。
【0070】
図9は本発明のLC発振回路の他の回路構成例である。図9に示す回路構成は、図5に示す回路構成において、トランジスタの導電型を変更した構成例である。すなわち、図5のトランジスタM1およびM2をPMOSトランジスタに変更し、トランジスタM3およびM4をNMOSトランジスタに変更する。なお、動作原理や各部の動作は、図5に示す構成例と同様である。
【0071】
図10は本発明のLC発振回路の他の回路構成例である。図10に示す回路構成は、図7に示す回路構成において、トランジスタの導電型を変更した構成例である。すなわち、図7のトランジスタM1、M2、M3、M4およびM5をPMOSトランジスタに変更する構成である。なお、動作原理や各部の動作は、図7に示す構成例と同様である。
【産業上の利用可能性】
【0072】
本発明の回路は、高周波信号を扱う無線送受信機器などの、LC発振回路あるいは電圧制御LC発振回路を必要とする種々の構成に適用することができる。
【図面の簡単な説明】
【0073】
【図1】本発明の電圧制御LC発振器の回路構成を示す図である。
【図2】従来例の電圧制御LC発振器の回路構成を示す図である。
【図3】本発明に適用するトランスの1次側コイルの直列抵抗の低減を説明するための図である。
【図4】本発明の実施例の電圧制御LC発振器において、各部の信号電圧や電流の関係を示す図である。
【図5】本発明の実施例の電圧制御LC発振器において、低電源電圧動作に適する他の第1実施例を示した図である。
【図6】本発明の実施例の電圧制御LC発振器において、さらに低電源電圧動作に適する他の第2実施例を示した図である。
【図7】本発明の実施例の電圧制御LC発振器において、信号を帰還する増幅器のトランジスタ導電型と発振部を構成するトランジスタ導電型とを同一とした形の他の第3の実施例を示した図である。
【図8】本発明の実施例の電圧制御LC発振器において、トランジスタの導電型を入れ替えた形の他の第4の実施例を示した図である。
【図9】本発明の実施例の電圧制御LC発振器において、トランジスタの導電型を入れ替えた形の他の第5の実施例を示した図である。
【図10】本発明の実施例の電圧制御LC発振器において、トランジスタの導電型を入れ替えた形の他の第6の実施例を示した図である。
【符号の説明】
【0074】
1 電源(Vcc)端子
100 発振部
101 発振部を構成する第1のトランジスタ(M1
102 発振部を構成する第2のトランジスタ(M2
103 可変容量素子(CV1
104 可変容量素子(CV2
105 定電流源(Io
106 バイパスコンデンサ(Cp1
110 電圧シフト用トランジスタ(M5
200 電圧-電流変換用増幅器
201 第1の電圧-電流変換用トランジスタ(M3
202 第2の電圧-電流変換用トランジスタ(M4
203 可変電流源(IV
204 バイパスコンデンサ(Cp2
310 第1のトランス
311 第1のトランスの1次側コイル(L11
312 第1のトランスの2次側コイル(L12
320 第2のトランス
321 第2のトランスの1次側コイル(L21
322 第2のトランスの2次側コイル(L22
bias(107) 可変容量素子用、制御電圧源
111(311)を流れる電流
111(311)両端の電圧
ICV1 可変容量素子(CV1)の電流
IM11(101)のドレイン電流
A、B 回路中の内部端子
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9