TOP > 国内特許検索 > 光再構成ゲートアレイの再構成制御装置及びその方法 > 明細書

明細書 :光再構成ゲートアレイの再構成制御装置及びその方法

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第4923251号 (P4923251)
公開番号 特開2008-054187 (P2008-054187A)
登録日 平成24年2月17日(2012.2.17)
発行日 平成24年4月25日(2012.4.25)
公開日 平成20年3月6日(2008.3.6)
発明の名称または考案の名称 光再構成ゲートアレイの再構成制御装置及びその方法
国際特許分類 H03K  19/173       (2006.01)
FI H03K 19/173 101
請求項の数または発明の数 6
全頁数 13
出願番号 特願2006-230472 (P2006-230472)
出願日 平成18年8月28日(2006.8.28)
審査請求日 平成21年3月12日(2009.3.12)
特許権者または実用新案権者 【識別番号】504174135
【氏名又は名称】国立大学法人九州工業大学
【識別番号】503360115
【氏名又は名称】独立行政法人科学技術振興機構
発明者または考案者 【氏名】渡邊 実
【氏名】小林 史典
個別代理人の代理人 【識別番号】100099634、【弁理士】、【氏名又は名称】平井 安雄
審査官 【審査官】宮島 郁美
参考文献・文献 特開2005-033017(JP,A)
特開2005-051059(JP,A)
特開2005-045130(JP,A)
国際公開第2005/117262(WO,A1)
特開2007-221708(JP,A)
特開2004-064017(JP,A)
特開2006-005809(JP,A)
調査した分野 H03K19/098-19/23
H01L21/82
G02F1/29-7/00
G03H1/00-5/00
特許請求の範囲 【請求項1】
再生光を発光して照射する再生光照射手段と、
予め格納された記録情報に基づいて前記再生光の照射により光パターンを射出すると共に、当該光パターンによる光再構成に関する制御信号光を射出する光学的メモリ手段と、
前記射出される光パターンに基づいてアレイ状に配列された複数の論理演算セルを各種の論理演算回路に再構成し、制御信号光に基づいて光制御信号を出力する光再構成型ゲートアレイと、
前記光制御信号に基づいて前記再生光照射手段で発光される再生光の照射を制御する再生光照射制御手段とを備えることを
特徴とする光再構成ゲートアレイの再構成制御装置。
【請求項2】
前記請求項1に記載の光再構成ゲートアレイの再構成制御装置において、
前記光学的メモリ手段が、制御信号光を再構成速度の二値化データとして射出することを
特徴とする光再構成ゲートアレイの再構成制御装置。
【請求項3】
前記請求項1に記載の光再構成ゲートアレイの再構成制御装置において、
前記光学的メモリ手段が、制御信号光を再構成速度に対応した光強度として射出することを
特徴とする光再構成ゲートアレイの再構成制御装置。
【請求項4】
前記請求項1ないし3のいずれかに記載の光再構成ゲートアレイの再構成制御装置において、
前記光再構成型ゲートアレイが、光制御信号により前記射出された光パターンの光強度又は照射時間が制御され、当該光パターンの光強度又は照射時間により光再構成が完了した後に、各種の論理演算回路による演算動作を実行することを
特徴とする光再構成ゲートアレイの再構成制御装置。

【請求項5】
前記請求項1ないし4のいずれかに記載の光再構成ゲートアレイの再構成制御装置において、
前記光再構成型ゲートアレイを複数の再構成回路パターンで順次書替えて光再構成を実行する際に、
前記光再構成された論理演算回路が演算動作を実行中に、次に光再構成する再構成回路パターンの光パターンの光制御信号を保持し、当該保持された光制御信号に基づいて次に書替えられる再構成回路パターンを光再構成するために再生光照射手段の発光を制御することを
特徴とする光再構成ゲートアレイの再構成制御装置。
【請求項6】
前記請求項1ないし4のいずれかに記載の光再構成ゲートアレイの再構成制御装置において、
前記光再構成型ゲートアレイを複数の再構成回路パターンで順次書替えて光再構成を実行する際に、
前記再構成回路パターンの光再構成が、光学的メモリから射出される光パターン及び制御信号を入力して当該制御信号の制御により光パターンで論理演算回路の再構成として実行され、
前記順次書替えられる光再構成のうち前に光再構成される光パターンと同時に照射された制御信号に基づいて後に光再構成される光パターンの照射を制御することを
特徴とする光再構成ゲートアレイの再構成制御装置。
発明の詳細な説明 【技術分野】
【0001】
本発明は、光再構成型ゲートアレイに対して論理演算回路を再構成する光パターンの照射制御を行う光再構成ゲートアレイの再構成制御装置に関し、特に論理演算回路の再構成に最適な光パターンの照射を制御できる光再構成ゲートアレイの再構成制御装置に関する。
【背景技術】
【0002】
従来、この種の光再構成ゲートアレイの再構成制御装置として特開2002-353317号公報(以下、特許文献1)及び特開2005-51059号公報(以下、特許文献2)に各々の開示されるものがあった。前記特許文献1及び2の光再構成ゲートアレイの再構成制御装置における概略構成図を図7に示す。
【0003】
前記特許文献1に記載の発明に係る光再構成ゲートアレイの再構成制御装置は、論理演算セル及びこの論理演算セルの演算プログラムを設定するプログラム設定用の受光素子を平面状のチップ上に搭載した光再構成型ゲートアレイ3を再構成するに際し、前記光再構成型ゲートアレイ3に対向配設された光学的メモリ手段であるホログラムメモリ2にレーザアレイ1から光を照射して再生光を射出し、この再生光を前記プログラムに応じた光信号として光再構成型ゲートアレイ3の受光素子の各々に同時に照射する構成である。
【0004】
このように光再構成型ゲートアレイ3の平面状のチップ上に搭載された多数の受光素子に光信号の再生光を同時に照射することにより、光再構成型ゲートアレイ3の論理演算セルを論理演算回路として再構成できることとなる。
【0005】
また、特許文献2に記載の発明に係る光再構成ゲートアレイの再構成制御装置は、光再構成型ゲートアレイ3の上面に配設された光学的メモリ手段であるホログラムメモリ2、このホログラムメモリ2に再生照明光のレーザ光1aを照射する再生光照射手段である面発光レーザからなるレーザアレイ1、及びこのレーザアレイ1の再生照射光の制御を行う再生光照射制御手段4を備えている。
【0006】
レーザアレイ1によりホログラムメモリ2に照射された再生照明光のレーザ光1aは、ホログラムメモリ2を通過して再生光5となる。この際、ホログラムメモリ2にホログラムとして記録されたマスクパターンを再生し、再生光は光パターン2aを形成する。この光パターン2aが光再構成型ゲートアレイ3に照射される。光再構成型ゲートアレイ3は再生光に対して光電変換を行い、光パターン2aに対応した論理演算回路の再構成を行う。
【0007】
次に、前記特許文献1及び2に記載される光再構成ゲートアレイの再構成制御装置の動作を図8に基づいて説明する。同図において再生光照射制御手段4に対して光再構成ゲートアレイの再構成制御装置の起動信号が入力されたと判断された場合には(ステップ11)、この再生光照射制御手段4が発光制御信号S41をレーザアレイ1へ出力する(ステップ12)。この発光制御信号S41は、前記ホログラムメモリ2が再構成する各種の論理演算回路のうちで最大の再構成時間を見込んで設定された再構成時間をデータ内容とする構成である。
【0008】
前記発光制御信号S41が入力されたレーザアレイ1は、発光制御信号S41で特定される再構成時間に基づいてレーザ光1aを発光し、このレーザ光1aをホログラムメモリ2に照射する(ステップ13)。このホログラムメモリ2は、照射されたレーザ光1aにより予め格納された記録情報に基づいて光パターン2aを光再構成型ゲートアレイ3へ照射する(ステップ14)。
【0009】
この光パターン2aの照射開始時から再生光照射制御手段4が照射開始時間を積算し(ステップ15)、この積算値が発光制御信号S41で設定される光再構成時間の最大値を経過したか否かが判断される(ステップ16)。この最大値を積算値が経過していないと判断された場合には、前記ステップ13に戻り前記各動作を繰り返すこととなる。
【0010】
前記ステップ16において積算値が最大値を経過したと判断された場合には、この再構成回路パターンに対応する光再構成型ゲートアレイ3の論理演算回路を起動させ、この起動した論理演算回路に入力データS1が入力されると論理演算を実行して光再構成型ゲートアレイ3から演算結果の出力データS2を出力する(ステップ17)。この起動した論理演算回路の論理演算動作が完了したか否かを判断し(ステップ18)、この論理演算回路の動作が完了したと判断された場合にはさらに再生光照射制御手段4で光再構成される総ての論理演算回路の論理演算動作が終了したか否かが判断される(ステップ19)。このステップ19で論理演算動作が終了していないと判断された場合には、前記ステップ12に戻って新たな次に演算する論理演算回路を光再構成するために前記動作を繰り返すこととなる。
【0011】
この光パターン2aの照射は、前記光再構成型ゲートアレイ3における各種の論理演算回路の総てが各々再構成されるのに十分な期間、即ち、発光制御信号S41で設定される再構成時間だけ照射されることとなる。

【特許文献1】特開2002-353317号公報
【特許文献2】特開2005-51059号公報
【発明の開示】
【発明が解決しようとする課題】
【0012】
前記背景技術に係る光再構成ゲートアレイの再構成制御装置は以上のように各々構成されており、文献1及び2の各発明のいずれにおいても、ホログラムメモリ2に対してレーザアレイ1からレーザ光1aを照射して再生光の光パターン2aをホログラムメモリ2から光再構成型ゲートアレイ3へ照射させていることから、光再構成型ゲートアレイ3に順次再構成される各種の論理演算回路を起動させて論理演算を実行させる際に、各種の論理演算回路に応じた適確且つ迅速な起動ができないという課題を有していた。
【0013】
前記光再構成型ゲートアレイ3は、各種の論理演算回路のうちで最大の再構成時間を見込んで総ての論理演算回路を起動させるように設定された発光制御信号S41に基づいていることから、短時間で書込みが完了している論理演算回路であっても、予め見込んで発光制御信号S41で設定された最大の再構成時間の経過を待って起動されることとなり、各種の論理演算回路が連続して高速且つ確実に演算動作を行うことができないという課題を有していた。即ち、従来の光再構成ゲートアレイの再構成制御装置は、再構成する各種の論理演算回路に関するパターン、受光素子数等により書込み時間を異にするので、このパターン、受光素子数等に適合した光量を適正に照射できないことから、総ての論理演算回路を正確且つ確実な書込みができず、書込みエラーを生じるという課題を有する。
【0014】
特に、前記光再構成型ゲートアレイ3の総ての論理演算回路を発光制御信号S41に基づいて正確且つ確実に書込んだ後にこれらの論理演算回路を順次起動させようとすると、各パターンの論理演算回路に応じた迅速な起動ができず、論理演算を高速化できないという課題を有する。
【0015】
本発明は、前記課題を解消するためになされたもので、光再構成ゲートアレイの各種論理演算回路を正確且つ確実に書込むと共に、各々を迅速に起動して論理演算を高速化できる光再構成ゲートアレイの再構成制御装置を提供することを目的とする。
【課題を解決するための手段】
【0016】
本発明に係る光再構成ゲートアレイの再構成制御装置は、再生光を発光して照射する再生光照射手段と、予め格納された記録情報に基づいて前記再生光の照射により光パターンを射出すると共に、当該光パターンによる光再構成に関する制御信号光を射出する光学的メモリ手段と、前記射出される光パターンに基づいてアレイ状に配列された複数の論理演算セルを各種の論理演算回路に再構成し、制御信号光に基づいて光制御信号を出力する光再構成型ゲートアレイと、前記光制御信号に基づいて前記再生光照射手段で発光される再生光の照射を制御する再生光照射制御手段とを備えるものである。
【0017】
このように本発明においては、予め格納された記録情報に基づいて再生光照射手段が発光した再生光の照射により光パターンを射出すると共に、この光パターンによる光再構成に関する制御信号光を光学的メモリ手段が射出し、この射出される光パターンに基づいてアレイ状に配列された複数の論理演算セルからなる光再構成型ゲートアレイを各種の論理演算回路に再構成し、且つ制御信号光に基づいて光制御信号を出力し、この光制御信号に基づいて前記再生光照射手段で発光される再生光の照射を再生光照射制御手段が制御するようにしているので、光再構成ゲートアレイで順次再構成される各種の論理演算回路に適応した再構成時間に光パターン照射を光制御信号に基づいて実行できることとなり、各種の論理演算回路を書込みエラーを生じることなく、正確且つ確実に書込みが実行できると共に、各種論理演算回路を連続して順次高速に論理演算を実行できるという効果を奏する。
【0018】
本発明係る光再構成ゲートアレイの再構成制御装置は必要に応じて、光学的メモリ手段が、制御信号光を再構成速度の二値化データとして射出するものである。
【0019】
このように本発明においては、制御信号光を再構成速度の二値化データとして光学的メモリ手段が射出するようにしているので、二値化データにより再構成速度を確実に光再構成型ゲートアレイの論理演算回路に伝達できることとなり、光再構成ゲートアレイで順次再構成される各種の論理演算回路に適応した再構成時間に光パターン照射を光制御信号に基づいて実行できることとなり、各種の論理演算回路を書込みエラーを生じることなく、正確且つ確実に書込みが実行できると共に、各種論理演算回路を連続して順次高速に論理演算を実行できるという効果を有する。
【0020】
本発明に係る光再構成ゲートアレイの再構成制御装置は必要に応じて、光学的メモリ手段が、制御信号光を再構成速度に対応した光強度として射出するものである。
【0021】
このように本発明においては、制御信号光を再構成速度に対応した光強度として光学的メモリ手段が射出するようにしているので、光パターンと同じ光信号の光強度により再構成速度を確実に光再構成型ゲートアレイの論理演算セルを動作させることができることとなり、光再構成ゲートアレイで順次再構成される各種の論理演算回路に適応した再構成時間に光パターン照射を光制御信号に基づいて実行できることとなり、各種の論理演算回路を書込みエラーを生じることなく、正確且つ確実に書込みが実行できると共に、各種論理演算回路を連続して順次高速に論理演算を実行できるという効果を有する。
【0022】
本発明に係る光再構成ゲートアレイの再構成制御装置は必要に応じて、光再構成型ゲートアレイが、光制御信号により前記射出された光パターンの光強度又は照射時間が制御され、当該光パターンの光強度又は照射時間により光再構成が完了した後に、各種の論理演算回路による演算動作を実行するものである。

【0023】
このように本発明においては、光制御信号により前記射出された光パターンの光強度又は照射時間が制御され、当該光パターンの光強度又は照射時間により光再構成が完了した後に、光再構成型ゲートアレイが各種の論理演算回路による演算動作を実行するようにしているので、光再構成ゲートアレイで順次再構成される各種の論理演算回路に適応した再構成時間に光パターン照射を光制御信号に基づいて実行できることとなり、各種の論理演算回路を書込みエラーを生じることなく、正確且つ確実に書込みが実行できると共に、各種論理演算回路を連続して順次高速に論理演算を実行できるという効果を有する。
【0024】
本発明に係る光再構成ゲートアレイの再構成制御装置は、光再構成型ゲートアレイを複数の再構成回路パターンで順次書替えて光再構成を実行する際に、前記光再構成された論理演算回路が演算動作を実行中に、次に光再構成する再構成回路パターンの光パターンの光制御信号を保持し、当該保持された光制御信号に基づいて次に書替えられる再構成回路パターンを光再構成するために再生光照射手段の発光を制御するものである。
【0025】
このように本発明においては、光再構成型ゲートアレイを複数の再構成回路パターンで順次書替えて光再構成を実行する際に、前記光再構成された論理演算回路が演算動作を実行中に、次に光再構成する再構成回路パターンの光パターンの光制御信号を保持し、当該保持された光制御信号に基づいて次に書替えられる再構成回路パターンを光再構成するために再生光照射手段の発光を制御するようにしているので、順次光再構成される論理演算回路のうち演算動作実行中の論理演算回路が次に再構成される論理演算回路の再構成速度を光制御信号で制御することとなり、光再構成ゲートアレイで順次再構成される各種の論理演算回路に適応した再構成時間に光パターン照射を光制御信号に基づいて実行できることとなり、各種の論理演算回路を書込みエラーを生じることなく、正確且つ確実に書込みが実行できると共に、各種論理演算回路を連続して順次高速に論理演算を実行できるという効果を有する。
【0026】
本発明に係る光再構成ゲートアレイの再構成制御装置は必要に応じて、光再構成型ゲートアレイを複数の再構成回路パターンで順次書替えて光再構成を実行する際に、前記再構成回路パターンの光再構成が、光学的メモリから射出される光パターン及び制御信号を入力して当該制御信号の制御により光パターンで論理演算回路の再構成として実行され、前記順次書替えられる光再構成のうち前に光再構成される光パターンと同時に照射された制御信号に基づいて後に光再構成される光パターンの照射を制御するものである。
【発明を実施するための最良の形態】
【0027】
(本発明の第1の実施形態)
以下、本発明の第1の実施形態に係る光再構成ゲートアレイの再構成制御装置を図1及び図2に基づいて説明する。この図1は本実施形態に係る光再構成ゲートアレイの再構成制御装置の全体概略構成図、図2は図1に記載の光再構成ゲートアレイにおける論理演算回路の光再構成及び論理演算の動作フローチャートである。
【0028】
前記各図において本発明の第1の実施形態に係る光再構成ゲートアレイの再構成制御装置は、再生光のレーザ光1aを発光して照射する再生光照射手段としてのレーザアレイ1と、予め格納された記録情報に基づいて前記レーザ光1aの照射により光パターン2aを射出すると共に、この光パターン2aによる光再構成に関する制御信号光2bを射出する光学的メモリ手段としてのホログラムメモリ2と、前記射出される光パターン2aに基づいてアレイ状に配列された複数の論理演算セルを各種の論理演算回路に再構成し、制御信号光2bに基づいて光制御信号S3を出力する光再構成型ゲートアレイ3と、前記光制御信号に基づいて前記レーザアレイ1で発光されるレーザ光1aの照射を制御する再生光照射制御手段4とを備える構成である。
【0029】
次に、本実施形態に係る光再構成ゲートアレイの再構成制御装置の動作を図2に基づいて説明する。同図において再生光照射制御手段4に対して光再構成ゲートアレイの再構成制御装置の起動信号が入力されたと判断された場合には(ステップ1)、この再生光照射制御手段4が発光制御信号S4をレーザアレイ1へ出力する(ステップ2)
【0030】
前記発光制御信号S4が入力されたレーザアレイ1は、発光制御信号S4で特定される再構成時間に基づいてレーザ光1aを発光し、このレーザ光1aをホログラムメモリ2に照射する(ステップ3)。このホログラムメモリ2は、照射されたレーザ光1aにより予め格納された記録情報に基づいて光パターン2a及び制御信号光2bを光再構成型ゲートアレイ3へ照射する(ステップ4)。
【0031】
この光パターン2aの照射開始時から再生光照射制御手段4が照射開始時間を積算し(ステップ5)、この積算値が制御信号光2bで設定される光再構成時間を経過したか否かが再生光照射制御手段4により判断される(ステップ6)。この積算値が経過していないと判断された場合には、前記ステップ3に戻り前記各動作を繰り返すこととなる。
【0032】
前記ステップ6において積算値が光再構成時間を経過したと判断された場合には、この再構成回路パターンに対応する光再構成型ゲートアレイ3の論理演算回路を起動させ、この起動した論理演算回路に入力データS1が入力されると論理演算を実行して光再構成型ゲートアレイ3から演算結果の出力データS2を出力する(ステップ7)。
【0033】
この起動した論理演算回路の論理演算動作が完了したか否かを判断し(ステップ8)、この論理演算回路の動作が完了したと判断された場合にはさらに再生光照射制御手段4で光再構成される総ての論理演算回路の論理演算動作が終了したか否かが判断される(ステップ9)。このステップ9で論理演算動作が終了していないと判断された場合には、前記ステップ3に戻って新たな次に演算する論理演算回路を光再構成するためにレーザアレイ1からレーザ光1aが照射されて前記動作を繰り返すこととなる(ステップ9)。
【0034】
さらに、前記光再構成型ゲートアレイ3における論理演算回路を順次光再構成する動作について図3に基づいて説明する。この図3は図1に記載の光再構成ゲートアレイの再構成制御装置における光再構成ゲートアレイの詳細回路構成図を示す。
【0035】
前記図3において光再構成型ゲートアレイ3は、順次光再構成される各論理演算回路を切替える再環境設定回路31と、この光再構成型ゲートアレイ3の制御により順次論理演算回路を光再構成する論理演算セルからなるゲートアレイ回路32とを備える構成である。
【0036】
この図3に示す光再構成型ゲートアレイ3は、再環境設定回路31にリフレッシュ信号nREFが入力トランジスタTr1に入力されると、フォトダイオードpD1に光パターン2aが入射されていて内部コンデンサpDcに電荷をチャージしていることを条件としてパストランジスタTr4を介して再構成信号pDoutnをゲートアレイ回路32へ出力する。このゲートアレイ回路32は再構成信号pDoutnにより論理演算セルを活性化して論理演算回路が再構成されることとなる。
(本発明の第2の実施形態)
本発明の第2の実施形態に係る光再構成ゲートアレイの再構成制御装置を図4及び図5に基づいて説明する。
この図4は、本実施形態に係る光再構成ゲートアレイの再構成制御装置の動作フローチャート、図5は図4の動作フローチャートに対応する動作タイミングチャートを示す。
【0037】
前記各図において本発明の第2の実施形態に係る光再構成ゲートアレイの再構成制御装置は、前記第1の実施形態と同様にレーザアレイ1、ホログラムメモリ2、光再構成型ゲートアレイ3、再生光照射制御手段4を備え、この光再構成型ゲートアレイ3を複数の再構成回路パターンで順次書替えて光再構成を実行する際に、ホログラムメモリ2から光パターン2a及び制御信号光2bが光再構成型ゲートアレイ3に照射され、次に書替えるために制御信号光2bに基づいて光パターン2aに対応する照射時間(又は光強度)を再生光照射制御手段4が保持し、この保持された照射時間(又は光強度)に基づいて再生光照射制御手段4が書替えられる再構成回路パターンを光再構成型ゲートアレイ3に光再構成する構成である。
【0038】
次に、前記構成に基づく本実施形態に係る光再構成ゲートアレイの再構成制御装置動作を説明する。まず、前記第1の実施形態と同様に再生光照射制御手段4に起動信号が入力されると発光制御信号S4がレーザアレイ1に出力されてレーザ光1aをホログラムメモリ2に照射し、このホログラムメモリ2から再構成回路パターンに対応する光パターン2a及び制御信号光2bを光再構成型ゲートアレイ3へ照射する(ステップ1ないし4)。
【0039】
この光パターン2aにより光再構成される再構成回路パターンの次に再構成される光パターンの照射時間(又は光強度)を前記制御信号光2bで特定し、この特定された照射時間(又は光強度)を再生光照射制御手段4に保持する(ステップ41)。
【0040】
前記ステップ4で照射される光パターン2aによる光再構成が最初の光再構成の実行か否かが判断され(ステップ42)、最初の光再構成の実行と判断された場合には光パターン2aの照射開始時から照射時間(又は光強度)を積算する(ステップ43)。この積算された積算値が光再構成時間(又は光再構成強度)の最大値を経過したか否かを判断する(ステップ44)。このステップ44で最大値を経過していないと判断された場合には前記ステップ3に戻り前記動作を繰り返すこととなる。
【0041】
前記ステップ42において光パターン2aによる光再構成の実行が最初の光再構成動作でないと判断された場合は、制御信号光2bの受光開始時から光パターン2aの光再構成型ゲートアレイ3に対する照射時間(又は照射光の光強度積分値)を積算し、この積算値が光再構成時間(又は光再構成強度)を経過したか否かを判断する(ステップ5及び6)。
【0042】
このステップ6で積算値が光再構成時間(又は光再構成強度)を経過していると判断された場合及び前記ステップ44で積算値が光再構成時間(又は光強度)の最大値を経過していると判断された場合には、再構成回路パターンに対応する論理演算回路を起動させる(ステップ7)。
【0043】
前記論理演算回路が起動して再生光照射制御手段4に入力された入力データS1に基づいて論理演算動作を実行して出力データS2を出力し、この論理演算動作が完了したか否かが判断される(ステップ8)。この論理演算動作が完了したと判断された場合に、順次書替えて光再構成される各論理演算回路による総ての論理演算が順次実行され(ステップ4ないしステップ9)、この総ての論理演算動作が終了したと判断(ステップ9)されるまで前記論理演算が実行される。
【0044】
また、前記順次書替えて光再構成及び論理演算を行う動作タイミングは、図5に示すようにレーザアレイ1のレーザ光1aによりホログラムメモリ2から最初の制御信号(1)2b及び光パターン(1)2aを最大積算値の光再構成時間(又は光強度)だけ照射されることにより論理演算回路を光再構成型ゲートアレイ3に再構成し、この再構成された論理演算回路で論理演算を実行(1)する。
【0045】
次に、書替えて光再構成するために、レーザアレイ1のレーザ光1aによりホログラムメモリ2から二番目の制御信号光(2)2b及び光パターン(2)2aが光再構成型ゲートアレイ3に照射されると、この光パターン(2)2aを前記最初に照射された制御信号光(1)2bに基づく光再構成時間(又は光強度)だけ照射されることにより論理演算回路を光再構成型ゲートアレイ3に再構成し、この再構成された論理演算回路で論理演算を実行(2)する。
【0046】
さらに、書替えて三番目の光再構成では、二番目に照射された制御信号光(2)2bに基づいて特定される光再構成時間(又は光強度)だけ光パターン(3)2aが照射されて対応する論理演算回路を再構成し、この再構成された論理演算回路で論理演算を実行(3)する。
【0047】
以上のように、順次書替える再構成回路パターンの光パターン(2)、(3)、~、(n)を前に再構成された時に照射された制御信号光(1)、(2)、~、(n-1)で前記で光再構成時間(又は光強度)を制御するようにしているので、光再構成をより確実且つ高速化できる。
(本発明の第3の実施形態)
図6は本発明の第2の実施形態に係る光再構成ゲートアレイの再構成制御装置の全体概略構成図を示す。
【0048】
同図において本実施形態に係る光再構成ゲートアレイの再構成制御装置は、前記第1の実施形態と同様にレーザアレイ1、ホログラムメモリ2、光再構成型ゲートアレイ3及び再生光照射制御手段4を備え、この光再構成型ゲートアレイ3にホログラムメモリ2から照射される制御信号光2bを受光して光再構成時間を演算する再構成時間演算部33を備える構成である。
【0049】
この再構成時間演算部33は、同図(B)に示すように制御信号光2bを受光するフォトダイオード部pD33と、このフォトダイオード部pD33により光電変換された再構成制御信号S33により光電変換された再構成制御信号S33により光再構成時間を演算する演算回路33cとを備える構成である。このフォトダイオード部pD33は、ホログラムメモリ2からの制御信号光2bが照射される位置にハードウェアの回路構成として予め形成される。また、演算回路33cも、フォトダイオード部pD33と同様に再構成制御信号S33に基づいて光再構成時間を演算するハードウェアの回路構成として予め形成される構成である。
【0050】
このように本実施形態に係る光再構成ゲートアレイの再構成制御装置は、再構成時間演算部33を予めハードウェアとして光再構成型ゲートアレイ3に形成して構成されるので、ホログラムメモリ2からの制御信号2bに基づいて次に光再構成される論理演算回路の光再構成時間を再構成時間演算部33が確実に演算できることとなり、この光再構成時間により正確に論理演算回路を光再構成できると共に、この光再構成の完了直後から論理演算回路の演算動作を迅速に実行できることとなる。
【0051】
なお、前記各実施形態に係る光再構成ゲートアレイの再構成制御装置は、ホログラムメモリ2から光再構成型ゲートアレイ3に対して制御信号光2bを照射する構成としたが、この制御信号光2bがアナログデータ又はディジタルデータとして構成することもできる。このアナログデータの制御信号光2bは、ホログラムメモリ2に光強度をアナログ的に記憶されてこの光量に応じた光量データとして光再構成時間(速度)を二値化のディジタルデータとして特定する構成とすることもできる。又、前記ディジタルデータの制御信号光2bは、ホログラムメモリ2に光再構成時間(速度)を、例えば4bitで1-16までのプログラムとして記憶し、この内容に基づいて光再構成時間(速度)を特定する構成とすることもできる。
【図面の簡単な説明】
【0052】
【図1】本発明の第1の実施形態に係る光再構成ゲートアレイの再構成制御装置の全体概略構成図である。
【図2】図1に記載の光再構成ゲートアレイにおける論理演算回路の光再構成及び論理演算の動作フローチャートである。
【図3】図1に記載の光再構成ゲートアレイの再構成制御装置における光再構成ゲートアレイの詳細回路構成図である。
【図4】本発明の第2の実施形態に係る光再構成ゲートアレイの再構成制御装置の動作フローチャートである。
【図5】図4の動作フローチャートに対応する動作タイミングチャートである。
【図6】本発明の第の実施形態に係る光再構成ゲートアレイの再構成制御装置の全体概略構成図である。
【図7】背景技術に係る光再構成ゲートアレイの再構成制御装置の概略構成図である。
【図8】背景技術に係る光再構成ゲートアレイの再構成制御装置の動作フローチャートである。
【符号の説明】
【0053】
1 レーザアレイ
1a レーザ光
2 ホログラムメモリ
2a 光パターン
2b 制御信号光
3 光再構成型ゲートアレイ
31 再環境設定回路
32 ゲートアレイ回路
33 再構成時間演算部
4 再生光照射制御手段
nREF リフレッシュ信号
S1 入力データ
S2 出力データ
S4 発光制御信号
pDc 内部コンデンサ
pDoutn 再構成信号
pD1 フォトダイオード
Tr1,Tr2,Tr3,Tr4 トランジスタ
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7