TOP > 国内特許検索 > スイッチング回路及び波形最適化方法 > 明細書

明細書 :スイッチング回路及び波形最適化方法

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第5160268号 (P5160268)
公開番号 特開2009-212846 (P2009-212846A)
登録日 平成24年12月21日(2012.12.21)
発行日 平成25年3月13日(2013.3.13)
公開日 平成21年9月17日(2009.9.17)
発明の名称または考案の名称 スイッチング回路及び波形最適化方法
国際特許分類 H03K  17/16        (2006.01)
H03K  17/04        (2006.01)
H03K   4/94        (2006.01)
FI H03K 17/16 G
H03K 17/04 B
H03K 4/94
請求項の数または発明の数 8
全頁数 18
出願番号 特願2008-053994 (P2008-053994)
出願日 平成20年3月4日(2008.3.4)
審査請求日 平成23年2月22日(2011.2.22)
特許権者または実用新案権者 【識別番号】000004765
【氏名又は名称】カルソニックカンセイ株式会社
【識別番号】304036743
【氏名又は名称】国立大学法人宇都宮大学
【識別番号】504173471
【氏名又は名称】国立大学法人北海道大学
発明者または考案者 【氏名】菊地 義行
【氏名】小笠原 悟司
【氏名】船渡 寛人
個別代理人の代理人 【識別番号】100119644、【弁理士】、【氏名又は名称】綾田 正道
審査官 【審査官】栗栖 正和
参考文献・文献 特開2007-013916(JP,A)
特開2006-319753(JP,A)
調査した分野 H03K 17/00-17/70
H03K 4/94
特許請求の範囲 【請求項1】
スイッチング素子を駆動して負荷を作動させるスイッチング回路において、
前記負荷との接続部分で計測される前記スイッチング回路の出力を、特定の高調波周波数成分の小さい波形にする出力信号生成手段を備え
該出力信号生成手段は、複数箇所で折れた波形形状で前記特定の高調波周波数成分が凹む形状で小さくなる部分が設けられた折線波形を出力する折線波形生成手段を有する
ことを特徴とするスイッチング回路。
【請求項2】
請求項1に記載のスイッチング回路において、
前記折線波形生成手段が出力する折線波形を規範電圧波形として入力し、入力した規範電圧波形に追従した電圧波形を出力する規範電圧波形追従駆動手段を備えた
ことを特徴とするスイッチング回路。
【請求項3】
請求項2に記載のスイッチング回路において、
前記規範電圧波形追従駆動手段は、フィードバック回路構成であり、負荷下流の負荷との接続部分における電圧波形を追従した出力波形にする
ことを特徴とするスイッチング回路。
【請求項4】
請求項に記載のスイッチング回路において、
前記折線波形生成手段は、
初期値となる前記折線波形を設定し、高調波成分を小さくする特定の周波数wnを設定する第1処理と、
折れ点の値Xiに対して、離散フーリエ係数xを設定し、nを次数とし、Nをサンプリング数とし、kを0から増加する変数とし、
下記の式
【数1】
JP0005160268B2_000012t.gif
に基づいて離散フーリエ変換を行う第2処理と、
評価関数をIとし、
下記の式
【数2】
JP0005160268B2_000013t.gif
に基づいて評価関数Iの演算値を算出する第3処理と、
前記評価関数Iの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、前記第2処理へ戻る第4処理と、
により評価関数Iの演算値が最小となる折線波形を出力する回路構成とした、
ことを特徴とするスイッチング回路。
【請求項5】
請求項に記載のスイッチング回路において、
前記折線波形生成手段は、
前記評価関数Iの演算値が最小となる折線波形を、
基準電圧を出力する電源と、
該電源の基準電圧によりオンオフを行うトランジスタと、
を前記折線波形の折曲数に合わせて複数組並列状に配置する回路構成とした、
ことを特徴とするスイッチング回路。
【請求項6】
請求項に記載のスイッチング回路において、
評価関数Iの演算値が最小となる折線波形の立上り波形部分と立下り波形部分をデータとして備え、
所定の矩形波と前記立上り波形部分及び前記立下り波形部分を組み合わせて折線波形を生成する構成とした、
ことを特徴とするスイッチング回路。
【請求項7】
請求項4~請求項6のいずれか1項に記載のスイッチング回路において、
前記は、
前記評価関数Iの演算値が最小となる折線波形の立上り時は電圧増加方向のみに変化するものであり、立下り時は電圧減少方向のみに変化する波形である、
ことを特徴とするスイッチング回路。
【請求項8】
スイッチング素子を駆動して負荷を作動させるスイッチング回路の出力信号波形最適化方法において、
前記負荷との接続部分で計測される前記スイッチング回路の出力信号を、複数箇所で折れた波形形状の折線波形で、該折線波形が特定の高調波周波数成分が凹む形状で小さくなる部分を有する折線波形から生成する、
ことを特徴とするスイッチング回路の出力信号波形最適化方法。
発明の詳細な説明 【技術分野】
【0001】
本発明は、スイッチング回路及び波形最適化方法の技術分野に属する。
【背景技術】
【0002】
従来のスイッチング回路では、電界効果型出力トランジスタのゲート電圧をフィードバックしている(例えば、特許文献1参照。)。
【0003】
また、ランプに流れる電流を制御するFETをスイッチング制御する際にランプ駆動電流の立ち上がり、立下り部分が正弦波状となる制御信号を生成してFETに出力しているものもある(例えば、特許文献2参照。)。

【特許文献1】特開2005-218068号公報(第2-7頁、全図)
【特許文献2】特開2007-13916号公報(第2-13頁、全図)
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、従来にあっては、サイン波の場合は特定の帯域以上を台形波よりも低減する効果はあるが、必要以上の帯域も小さくしてしまう。言い換えると、高調波成分が低下すると波形が鈍る傾向になることから、より低い周波数まで低減を狙うと、立上り及び立下り時間が長くなりスイッチング損失が増加するものであった(トレードオフの関係)。
【0005】
本発明は、上記問題点に着目してなされたもので、その目的とするところは、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができるスイッチング回路及び波形最適化方法を提供することにある。
【課題を解決するための手段】
【0006】
上記目的を達成するため、本発明では、スイッチング素子を駆動して負荷を作動させるスイッチング回路において、前記負荷との接続部分で計測される前記スイッチング回路の出力を、特定の高調波周波数成分の小さい波形にする出力信号生成手段を備え、該出力信号生成手段が、複数箇所で折れた波形形状で前記特定の高調波周波数成分が凹む形状で小さくなる部分が設けられた折線波形を出力する折線波形生成手段を有する、ことを特徴とする。
【発明の効果】
【0007】
よって、本発明にあっては、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。この場合、折れた波形形状を最適なものにすることで、負荷の特定周波数成分を小さくし、ノイズを低減するなどを行うが、折線波形が、特定の高調波周波数成分が凹む形状で小さくなる部分を有するため、この凹む部分の周波数特性によって、特定の帯域の高調波近傍を低減することができる。
【発明を実施するための最良の形態】
【0008】
以下、本発明のスイッチング回路を実現する実施の形態を、請求項1~9,14に係る発明に対応する実施例1と、請求項1,10~12に係る発明に対応する実施例2と、請求項1,10~13に係る発明に対応する実施例3、実施例4に基づいて説明する。
【実施例1】
【0009】
まず、構成を説明する。
図1は実施例1のスイッチング回路のブロック図である。
実施例1のスイッチング回路1は、制御パルス生成部2、規範電圧波形生成部3、規範電圧波形追従駆動部4、負荷5、電源6を主要な構成としている。
制御パルス生成部2は、規範電圧波形追従駆動部4を駆動制御するための波形となる制御パルスを生成し出力する。
規範電圧波形生成部3は、予めノイズと損失が要求される所定の値を満たす入力波形(本明細書において規範波形と呼ぶ)を生成し出力する。
規範電圧波形追従駆動部4は、入力される規範波形によりオンオフのスイッチシングを行う駆動部である。
負荷5は、スイッチングによる電圧のオンオフで駆動するものである。
電源6は、負荷5の駆動のための電源を供給する。
【0010】
実施例1のスイッチング回路の規範電圧波形生成部3について、さらに詳細に説明する。
図2は実施例1のスイッチング回路のブロック図である。
実施例1のスイッチング回路1において、規範電圧波形生成部3は、折線波形生成部31と最適波形記憶部32を備えている。
折線波形生成部31は、時間軸に対して複数の電圧ポイントで折曲するようにした立上り波形部分と立下り波形部分を有する折線波形を生成する。この立上り波形部分と立下り波形部分は、最適波形記憶部32から出力される波形を用いるようにする。
【0011】
最適波形記憶部32は、立上り記憶部321と立下り記憶部322を備え、予め求められた最適波形を記憶し、折線波形生成部31へ出力する。
立上り記憶部321は、予め求められた最適波形の立上り波形部分を記憶し、必要に応じて出力する。
立下り記憶部322は、予め求められた最適波形の立下り波形部分を記憶し、必要に応じて出力する。
【0012】
図3に示すのは、スイッチング回路1の折線波形生成部31及び最適波形記憶部32の具体的な回路構造を示す図である。折線波形生成部31と最適波形記憶部32は、例えばメモリとデータ処理を行うICやマイコン等によるものであってもよいが、ここでは、予め最適化された折線波形の立上りを生成する回路例について説明しておく。なお、立下りを同じ折線波形としてもよく、別の折線波形としてもよい。
【0013】
以下折線波形回路311として説明する。
折線波形回路311は、制御パルス生成部2からの入力出力ライン上に設けた抵抗R1と、PNP型で、ベースに電源V3を接続し、エミッタに抵抗R2を介して抵抗R1の下流と接続し、コレクタを接地したトランジスタQ1と、PNP型で、ベースに電源V4を接続し、エミッタに抵抗R3を介して抵抗R1の下流と接続し、コレクタを接地したトランジスタQ2と、PNP型で、ベースに電源V5を接続し、エミッタに抵抗R4を介して抵抗R1の下流と接続し、コレクタを接地したトランジスタQ3を備えている。
【0014】
さらに、折線波形回路311は、NPN型で、ベースに電源V6を接続し、コレクタに電源V2を接続し、エミッタに抵抗R5を介して抵抗R1の下流に接続したトランジスタQ4と、NPN型で、ベースに電源V7を接続し、コレクタに電源V2を接続し、エミッタに抵抗R6を介して抵抗R1の下流に接続したトランジスタQ5と、NPN型で、ベースに電源V8を接続し、コレクタに電源V2を接続し、エミッタに抵抗R7を介して抵抗R1の下流に接続したトランジスタQ6を備えている。
【0015】
図4に示すのは、スイッチング回路1の規範電圧波形追従駆動部4、負荷5、電源6の回路構成例を示す図である。
規範電圧波形追従駆動部4は、抵抗R8~R13、電源V9、コンデンサC1、トランジスタQ7~Q12、ダイオードD1,D2、パワートランジスタM1(スイッチング素子)により構成されており、トランジスタQ7,Q8とトランジスタQ9,Q10がカレントミラー回路を構成したフィードバック構成である。
負荷5は、モータを想定し、抵抗R14,R15、インダクタンスL1、パワートランジスタM2により構成し、電源6(V10)に接続する構成である。
【0016】
作用を説明する。
[最適波形生成処理]
図5に示すのは、実施例1のスイッチング回路の最適波形記憶部32の立上り記憶部321及び立下り記憶部322に記憶させているデータを求める処理の流れを示すフローチャートである。言い換えると、折線波形回路311の折線数、折線基準電圧を決める処理の流れを示すフローチャートである。以下に各ステップについて説明する。
【0017】
ステップS1では、初期値となる折線の用意を行う。この折線の用意では、複数の時間点に対する波形の折曲点の基準電圧を、立上りと立下りにおいて、設定する。また、必要な帯域の高調波成分のみを低減する目的の周波数特性をwnとして設定する。
【0018】
ステップS2では、折れ点の値Xiに対して離散フーリエ係数xを次のように設定する。
【0019】
【数3】
JP0005160268B2_000002t.gif
なお、nは次数であり、Nはサンプリング数である。
つまり、必要周波数を考慮して、x~xを求める離散フーリエ変換を実施する。
【0020】
ステップS3では、評価関数Iを下記のように設定する。
【0021】
【数4】
JP0005160268B2_000003t.gif
このとき、所望の周波数特性は、重み関数wnで設定されることになる。
そして、ステップS2で求めた、x~xを用いてIの値を求める。
【0022】
ステップS4では、値Iが最小かどうかを判断し、最小ならばステップS6へ進み、最小でないならばステップS5へ進む。
【0023】
ステップS5では、折線波形を初期状態から折れ点を値の大小方向、時間方向に変更するようにして調整する。
【0024】
ステップS6では、値Iが最小になっているため、その際の折線状態が最適なものであるとする。
なお、値Iの最小を求める手法としては、ニュートンラプソン法を例として挙げておく。
図6に示すのは、立上り時の折線波形の最適化の説明図である。
実施例1の上記ステップS1~S6の処理による折線波形の最適化では、立上り、立下り時間の短さから、図6(a)に示すように立上り時には、増加方向のみ、立下り時には、低下方向のみとする。そのため、図6(b)に示すように増加方向、低下方向の両方を含む波形としないものとする。
これにより、短い立上り、立下り時間の要求に充分対応できるものにする。
【0025】
[折線波形回路の動作]
ここで、図3に例として示した折線波形回路の動作について、説明しておく。
電源V1からの出力波形(制御パルス生成部2からの制御パルス)が0Vの時は、トランジスタQ4,Q5,Q6がオンとなり、出力は電源V2の電圧(例えば5V)に対して、R1対R4,R5,R6の並行接続の抵抗分圧した値が出力される。この時、Q1,Q2,Q3はオフである。
【0026】
そして、徐々に電源V1の電圧が上昇すると、トランジスタQ6、トランジスタQ5、トランジスタQ4の順にオフしていき、波形の立上りの傾斜が急になる。さらに、電源V1の電圧が上昇すると、トランジスタQ3、トランジスタQ2、トランジスタQ1の順にオンして行くので、波形の傾斜はゆるくなる。これにより、入力される台形波の制御パルスを複数段で線を折った波形にする。
なお、折線波形は、折線を短くして行き、連続的に変化する波形を得たものであってもよい。つまり、各折線が微小長さのものであり、これが多数組み合わせられて折線波形を構成するものであってもよい。
【0027】
[規範電圧波形追従駆動部の動作について]
ここで、図4に示す規範電圧波形追従駆動部4の回路例の動作について説明しておく。
規範電圧波形追従駆動部4では、カレントミラーの回路構成部分により、入力される折線波形と出力電圧波形を近づけるようにした波形によりパワートランジスタM1(スイッチング素子)を駆動することで、規範電圧波形に追従した出力電圧が得られる。
なお、規範電圧波形追従駆動部4はフィードバック回路構成となっているため、駆動波形に対して、ほぼそのままの出力波形を得ることができる特性を持つ。
そのため、目標とする周波数成分を低下させる規範電圧波形が入力されれば、負荷5の下流(出力電圧測定点150)では、ほぼそのままの出力波形を得ることができることになる。
【0028】
[必要な帯域の高調波成分のみを低減する作用]
図7は実施例1における規範電圧波形生成部3の出力波形と他の波形を比較した波形図である。図8は実施例1における規範電圧波形生成部3の出力波形の立上り部分と他の波形の立上り部分を比較した波形図である。図9は実施例1における規範電圧波形生成部3の出力波形の立下り部分と他の波形の立下り部分を比較した波形図である。
原信号を同じ台形波の制御パルス生成部2の出力とし、まず第1にサイン波で、立上り時間、立下り時間を2μsとしたものをサイン波100とする。
次にサイン波100に対してサイン波の立上り、立下りの時間を延ばしたサイン波で、(立上り時間、立下り時間を4μsとしたものをサイン波200とする。
さらに、サイン波100と同じ立上り、立下り時間にして、上記ステップS1~S6により最適化した折線波形を折線波形300とする。
さらに、サイン波100にできるだけ近い波形となるように、台形波を基準に帯域除去フィルタ(ツインTフィルタ)をかけたものをツインTフィルタ波形400とする。
【0029】
ここで、ツインTフィルタの回路構成例について説明する。図10はツインTフィルタの構成例の回路図である。
ツインTフィルタ7は、信号ラインに直列に設けた抵抗R16及び抵抗R17と、抵抗R16,R17と並行に設けたコンデンサC2及びコンデンサC3と、抵抗R16と抵抗R17の間とグランドの間に設けたコンデンサC4と、コンデンサC2及びC3の間とグランドの間に設けた抵抗R18とからなる。
ツインTフィルタは、図10に示すような構成となり、いわゆるノッチ周波数近傍の周波数成分の通過を抑制するものである。
【0030】
サイン波100、サイン波200、折線波形300、ツインTフィルタ波形400は、図7~図9のようになる。
サイン波100に対して、折線波形300の立上り、立下り時間はあまり変わらないようにできている。ツインTフィルタ波形400では、サイン波100よりもサイン波200に近い立上り、立下り時間となっている。
【0031】
図11は2つのサイン波、折線波形、ツインTノッチフィルタ波形の周波数特性を示すグラフ図である。
実施例1では、例えばAMラジオで使用する1MHzを特定の周波数帯としてノイズの低減を狙ったものである。図11において、サイン波100、サイン波200、折線波形300、ツインTフィルタ波形400を比較した場合、サイン波100の立上り、立下りを緩やかにしたサイン波200、折線波形300、ツインTフィルタ波形400のいずれも10dB以上のノイズ低減効果を確認できる。
【0032】
図12は2つのサイン波、折線波形、ツインTノッチフィルタ波形の時間軸波形である。
図12において、サイン波100、サイン波200、折線波形300、ツインTフィルタ波形400を比較した場合、サイン波100に対して、折線波形300は、時間軸の変化終了までの時間、つまりスイッチング時間がほとんど変化しない。これは、サイン波100と変わらないよう設定し、最適化したためであり、良好に最適化ができていることが確認できる。
サイン波100に対して、サイン波200は立上り、立下り時間を長くしたため、変化終了までの時間、つまりスイッチング時間が長くなっている。
また、サイン波100に対してツインTフィルタ波形400も、変化終了までの時間、つまりスイッチング時間が長くなっている。
【0033】
ここで、スイッチング損失について説明する。
PWM方式により例えばモータなど大きなインダクタンスを駆動する場合、1パルス毎にみると電流の変化はごくわずかであるため、電流一定とみなせる。すなわちスイッチング時の電圧波形の積分値を損失とみなすことができる。
このことを踏まえて、サイン波100、サイン波200、折線波形300、ツインTフィルタ波形400を比較し、サイン波100のスイッチング損失を1とした場合の相対比較結果を以下の表1に示す。
【0034】
【表1】
JP0005160268B2_000004t.gif
表1から明らかなように、サイン波100に対して、最適化により求めた折線波形300は、損失が同じであるのに対して、サイン波200、ツインTフィルタ波形400は損失が2倍か2倍以上となっている。
【0035】
次に、例として行った1MHzのノイズ低減と、スイッチング損失の結果について相対比較した結果を表2に示す。
【0036】
【表2】
JP0005160268B2_000005t.gif
表2から明らかなように、実施例1の規範電圧波形生成部3から出力され、これが負荷5の下流の波形となるようフィードバックされる折線波形では、スイッチング損失を増加させることなく、目的とする特定の周波数成分のノイズを抑制している。なお、他の帯域についてはノイズが増える可能性がある。
【0037】
サイン波は、一般的な台形波に比べて特定の帯域以上の高調波成分を低下できる作用はあるが、必要以外の帯域も小さくしてしまう。言い換えると高調波成分が低下すると波形が鈍るため、より低い周波数まで低下を狙うと、立上り、立下り時間が長くなりスイッチング損失が増加するトレードオフの関係にあることが確認できた。
【0038】
さらに言い換えて説明する。
図13は台形波をサイン波に変更した場合の波形と周波数特性を示す説明グラフ図である。図14は台形波をサイン波にし、さらに緩やかなサイン波にした場合の波形と周波数特性を示す説明グラフ図である。図15は台形波を実施例1の最適化した折線波形にした場合の波形と周波数特性を示す説明グラフ図である。
【0039】
よく用いられる台形波51をサイン波52にすれば、高周波数域でノイズレベルを低下できる(図13参照)。さらに、サイン波52を緩やかなサイン波53にして高調波を低減させようとすると、立上り、立下り時間が増加する(図14参照)。実施例1の最適化した折線波形54では、立上り、立下り時間を変えずに特定周波数帯で台形波51よりもノイズレベルを低くする(図15参照)。
【0040】
[フィルタについて]
原信号の制御パルスを台形波として、このような波形整形を行う場合には、フィルタがよく用いられる。実施例1の最適化した折線波形を用いるのに対してフィルタを用いる場合について、以下に説明しておく。
図16は、説明に用いた負荷8の回路構成を示す図である。図17はフィルタの性質を表わす説明図である。
【0041】
ここで、負荷8がインダクタンスL2とダイオードD1で表わされるものとし、負荷8は上流に電源9が電源を供給するよう接続され、下流に駆動のためにスイッチング素子M3が接続される回路構成であるとする。
なお、インダクタンスL2はモータのように大きなインダクタンスであるとする。
【0042】
スイッチング素子M3がオンのとき、すなわちスイッチング素子M3が導通しているときは、出力電圧測定点150は、GNDレベルになっており、インダクタンスL2の両端に電源電圧V1が掛かり、スイッチング素子M3に掛かる電圧は0である。すなわちスイッチング素子M1は電流を通すが電圧が0のため、スイッチング素子M3の損失は0である。
【0043】
次に、スイッチング素子M3がオフのときは、スイッチング素子M3がオンの時とは逆となり、スイッチング素子M3の両端には、電圧が発生する。言い換えると、電源9の電圧V11の電圧+ダイオードD1の順方向電圧降下の分、電圧が発生するが、電流が0のため、やはりスイッチング素子M3の損失は0である。
【0044】
次に、スイッチング素子M3がスイッチングをしているときは、スイッチング素子M3の両端には中間的な電圧と、中間的な電流が発生するため損失が生じる。スイッチング素子M3がオンからオフになる時の最後はスイッチング素子M3の出力電圧が電源9の電圧V11+ダイオードD1の順方向の電圧にならないとダイオードD1に転流(電流の流れが切り替わる)が起こらないので、スイッチング波形の最後がずるずると引きずる間は、スイッチング素子M3に損失が出続ける。
ここで、フィルタの性質上、ステップ応答波形が引きずることは避けられないので、折線やサイン波と比較して損失が増加することになる。
【0045】
このように、実施例1のスイッチング回路の規範電圧波形生成部3で生成される折線波形は、フィルタを用いるもの、ツインTフィルタを用いるもの、サイン波を用いるものに比較して有利である。
【0046】
次に、効果を説明する。
実施例1のスイッチング回路にあっては、下記に列挙する効果を得ることができる。
【0047】
(1)スイッチング素子M1を駆動して負荷5を作動させるスイッチング回路1において、負荷5との接続部分で計測されるスイッチング回路1の出力を、特定の高調波周波数成分の小さい波形にする規範電圧波形生成部3を備えたため、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。この場合、規範電圧波形生成部3にて折れた波形形状を最適なものにすることで、負荷5の特定周波数成分を小さくし、ノイズを低減するなどを行うが、規範電圧波形生成部3が出力する折線波形が、特定の高調波周波数成分が凹む形状で小さくなる部分を有するため、この凹む部分の周波数特性によって、特定の帯域の高調波近傍を低減することができる。
必要な特定の帯域の高調波成分のみを低減すると、例えば、AMラジオノイズ1MHzの近傍のみを低減したい場合に非常に有効である。
【0048】
(2)上記(1)において、規範電圧波形生成部3は、初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数wnを設定するステップS1の処理と、折れ点の値Xiに対して、離散フーリエ係数xを設定し、nを次数とし、Nをサンプリング数とし、kを0から増加する変数とし、
【0049】
下記の式
【0050】
【数5】
JP0005160268B2_000006t.gif
に基づいて離散フーリエ変換を行うステップS2の処理と、
【0051】
評価関数をIとし、
【0052】
下記の式
【0053】
【数6】
JP0005160268B2_000007t.gif
に基づいて評価関数Iの演算値を算出するステップS3の処理と、
【0054】
評価関数Iの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、ステップS2の処理へ戻るステップS4~S6の処理と、により評価関数Iの演算値が最小となる折線波形を出力する回路構成としため、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【0055】
(3)上記(2)において、規範電圧波形生成部3は、評価関数Iの演算値が最小となる折線波形を、基準電圧を出力する電源V3~V8と、電源の基準電圧によりオンオフを行うトランジスタQ1~Q6を折線波形の折曲数に合わせて複数組並列状に配置する回路構成としたため、最適化された折線波形を複数点で波形を折曲させる折線回路により行い、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【0056】
(4)上記(1)において、規範電圧波形生成部3は、初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数wnを設定するステップS1の処理と、折れ点の値Xiに対して、離散フーリエ係数xを設定し、nを次数とし、Nをサンプリング数とし、kを0から増加する変数とし、
【0057】
下記の式
【0058】
【数7】
JP0005160268B2_000008t.gif
に基づいて離散フーリエ変換を行うステップS2の処理と、
【0059】
評価関数をIとし、
【0060】
下記の式
【0061】
【数8】
JP0005160268B2_000009t.gif
に基づいて評価関数Iの演算値を算出するステップS3の処理と、評価関数Iの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、ステップS2の処理へ戻るステップS4~S6の処理により評価関数Iの演算値が最小となる折線波形の立上り波形部分と立下り波形部分をデータとして立上り記憶部321及び立下り記憶部322に備え、所定の矩形波と立上り波形部分及び立下り波形部分を組み合わせて折線波形を生成する構成としたため、例えばPWM制御信号のようにデューティ比の異なる波形を常に最適化した波形に容易な処理でできるようにし、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【0062】
(5)上記(2)~(4)において、評価関数Iの演算値が最小となる折線波形は、立上り時は電圧増加方向のみに変化するものであり、立下り時は電圧減少方向のみに変化する波形であるため、短い立上り時間、立下り時間の要求に対応して、回路構成を複雑にしないようにでき、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【0063】
(6)上記(1)~(5)において、規範電圧波形生成部3が出力する折線波形を規範電圧波形として入力し、入力した規範電圧波形に追従した電圧波形を出力する規範電圧波形追従駆動部4を備えたため、出力波形がこの最適化された折線波形となるように負荷を駆動することができる。
【0064】
(7)上記(6)において、規範電圧波形追従駆動部4は、フィードバック回路構成であり、負荷下流の負荷との接続部分における電圧波形を追従した出力波形にするため、負荷下流の負荷との接続部分における電圧波形を、この最適化された折線波形となるようにして、負荷を駆動することができる。
【0065】
(8)初期値となる折線波形を設定し、高調波成分を小さくする特定の周波数wnを設定するステップS1の手順と、折れ点の値Xiに対して、離散フーリエ係数xを設定し、nを次数とし、Nをサンプリング数とし、kを0から増加する変数とし、
【0066】
下記の式
【0067】
【数9】
JP0005160268B2_000010t.gif
に基づいて離散フーリエ変換を行うステップS2の手順と、評価関数をIとし、
【0068】
下記の式
【0069】
【数10】
JP0005160268B2_000011t.gif
に基づいて評価関数Iの演算値を算出するステップS3の手順と、評価関数Iの演算値が最小かどうかを判断し、最小ならば、その時点の折線波形を最適波形とし、最小でないならば折れ点を調整し、ステップS2の手順へ戻るステップS4~S6の手順を備え、スイッチング回路における折線波形の最適化を行うため、スイッチング損失を増加させることなく、必要以外の高調波成分を低減することなく、必要な帯域の高調波成分のみを低減することができる。
【0070】
以上、本発明のスイッチング回路を実施例1に基づき説明してきたが、具体的な構成については、上記実施例に限られるものではなく、特許請求の範囲の各請求項に係る発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
例えば実施例1では、負荷の例としてモータを挙げているが、照明や他の動作装置など、他のものであってもよい。
また例えば、実施例1では、基準電圧とトランジスタを複数組としたものを規範電圧波形生成部の折線回路の例として示したが、メモリとIC,マイコン等により最適化波形をデータとして備えて、矩形波と立上り、立下りを加えるようにして波形形成を行うものであってもよい。
【0071】
また例えば、実施例1では、制御パルスを台形波としたが、デジタル信号等であってもよい。
また例えば、実施例1では、立上りと立下りを最適化するとともに、同じ波形としたが、立上りと立下りの一方のみを最適化してもよい。また、要求によっては、立上りと立下りをそれぞれ別に最適化し、立上りと立下りが異なる波形にしたものであってもよい。
【産業上の利用可能性】
【0072】
本発明のスイッチング回路は、自動車産業、電気機器産業、家電、新エネルギー、産業機器、車両等、電源を必要とするあらゆる産業に利用することができる。
【図面の簡単な説明】
【0073】
【図1】実施例1のスイッチング回路のブロック図である。
【図2】実施例1のスイッチング回路のブロック図である。
【図3】スイッチング回路の折線波形生成部及び最適波形記憶部の具体的な回路構造を示す図である。
【図4】スイッチング回路の規範電圧波形追従駆動部、負荷、電源の回路構成例を示す図である。
【図5】実施例1のスイッチング回路の最適波形記憶部の立上り記憶部及び立下り記憶部に記憶させているデータを求める処理の流れを示すフローチャートである。
【図6】立上り時の折線波形の最適化の説明図である。
【図7】実施例1における規範電圧波形生成部の出力波形と他の波形を比較した波形図である。
【図8】実施例1における規範電圧波形生成部の出力波形の立上り部分と他の波形の立上り部分を比較した波形図である。
【図9】実施例1における規範電圧波形生成部の出力波形の立下り部分と他の波形の立下り部分を比較した波形図である。
【図10】ツインTフィルタの構成例の回路図である。
【図11】2つのサイン波、折線波形、ツインTノッチフィルタ波形の周波数特性を示すグラフ図である。
【図12】2つのサイン波、折線波形、ツインTノッチフィルタ波形の時間軸波形である。
【図13】台形波をサイン波に変更した場合の波形と周波数特性を示す説明グラフ図である。
【図14】台形波をサイン波にし、さらに緩やかなサイン波にした場合の波形と周波数特性を示す説明グラフ図である。
【図15】台形波を実施例1の最適化した折線波形にした場合の波形と周波数特性を示す説明グラフ図である。
【図16】説明に用いた負荷の回路構成を示す図である。
【図17】フィルタの特性を表わす説明図である。
【符号の説明】
【0074】
1 スイッチング回路
2 制御パルス生成部
3 規範電圧波形生成部
31 折線波形生成部
311 折線波形回路
32 最適波形記憶部
321 立上り記憶部
322 立下り記憶部
4 規範電圧波形追従駆動部
5 負荷
6 電源
7 ツインTフィルタ
8 負荷
電源
51 台形波
52 サイン波
53 (サイン波52より緩やかに変化させた)サイン波
54 (実施例1の最適化された)折線波形
100 サイン波
150 出力電圧測定点
200 サイン波
300 折線波形
400 ツインTフィルタ波形
C1~C4 コンデンサ
D1,D2 ダイオード
I 評価関数
L1,L2 インダクタンス
M1、M2 スイッチング素子(パワートランジスタ)
Q1~Q12 トランジスタ
R1~R18 抵抗
V1~V9 電源
wn 狙いの周波数(数1において重み関数となる)
Xi 折れ点
離散フーリエ係数
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9
【図11】
10
【図12】
11
【図13】
12
【図14】
13
【図15】
14
【図16】
15
【図17】
16