TOP > 国内特許検索 > 増幅回路 > 明細書

明細書 :増幅回路

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第5408616号 (P5408616)
登録日 平成25年11月15日(2013.11.15)
発行日 平成26年2月5日(2014.2.5)
発明の名称または考案の名称 増幅回路
国際特許分類 H03F   1/02        (2006.01)
H03F   3/20        (2006.01)
H03F   3/189       (2006.01)
H03H   7/075       (2006.01)
H03H   5/02        (2006.01)
FI H03F 1/02
H03F 3/20
H03F 3/189
H03H 7/075 A
H03H 5/02
請求項の数または発明の数 4
全頁数 13
出願番号 特願2009-200817 (P2009-200817)
出願日 平成21年8月31日(2009.8.31)
審査請求日 平成24年8月3日(2012.8.3)
特許権者または実用新案権者 【識別番号】504133110
【氏名又は名称】国立大学法人電気通信大学
発明者または考案者 【氏名】本城 和彦
【氏名】高山 洋一郎
【氏名】石川 亮
個別代理人の代理人 【識別番号】100102864、【弁理士】、【氏名又は名称】工藤 実
【識別番号】100117617、【弁理士】、【氏名又は名称】中尾 圭策
特許請求の範囲 【請求項1】
基本角周波数ωで動作する増幅回路であって、
等価出力電流源と、前記等価出力電流源の出力部に対して並列寄生容量となるドレーン-ソース間容量と、前記等価出力電流源およびドレーン出力部の間に存在し、かつ、直列寄生インダクタンスとなるドレーンインダクタンスとを有する等価回路として表現可能なトランジスタと、
前記ドレーン出力部に接続された入力部と、出力部と、前記入力部および出力部の間に設けられて各段が並列容量および直列インダクタを具備するn段(n=1、2、3、…)の梯子型回路とを有する高調波処理回路と、
前記高調波処理回路の出力部および接地面との間に設けられて、それぞれの共振周波数が互いに異なる2n+1個の共振器を有する共振回路部と、
前記高調波処理回路の後段に設けられた負荷抵抗と
を具備し、
前記2n+1個の共振器の共振周波数は、前記高調波処理回路の出力部を短絡した場合に前記トランジスタのドレーン出力部および前記接地面の間に形成されるn+1個の極およびn個の零点の周波数にそれぞれ一致し、
前記2n+1個の共振器のうち、2n個の共振器の共振周波数は、2次(2ω)から2n+1次((2n+1)ω)の高調波の周波数にそれぞれ一致している
増幅回路。
【請求項2】
請求項1に記載の増幅回路であって、
前記2n+1個の共振器は、
直列に接続されたキャパシタ及びインダクタンスを具備し、前記高調波処理回路の出力部を短絡した場合に、前記トランジスタの等価回路における等価出力電流源の出力部および接地面の間に形成されるn+1個の極およびn個の零点の周波数において短絡となる
増幅回路。
【請求項3】
請求項1に記載の増幅回路であって、
前記共振回路部は、前記2n+1個の共振器として、
前記高調波処理回路の出力部を短絡した場合に、前記トランジスタの等価回路における等価出力電流源の出力部および接地面の間に形成されるn+1個の極およびn個の零点の周波数において短絡となり、前記2n+1個の共振器の共振周波数で4分の1波長とした先端開放スタブ
を具備する
増幅回路。
【請求項4】
請求項1~3のいずれかに記載の増幅回路であって、
前記高調波処理回路の後段、かつ、前記負荷抵抗の前段に接続されて、前記基本波ωに対応する整合回路
をさらに具備する
増幅回路。
発明の詳細な説明 【技術分野】
【0001】
本発明は、特にトランジスタを用いる増幅回路に関する。
【背景技術】
【0002】
トランジスタ出力端子から負荷側を見込んだインピーダンスが、偶数次高調波では短絡、かつ、奇数次高調波では開放、となっている場合について考える。このような場合において、偶数次高調波における出力は電流成分のみとなり、奇数次高調波における出力は電圧成分のみとなる。すなわち、高調波での消費電力が無くなる。ここでさらに、基本波における力率が-1になるように設定すると、100%の電力効率が実現する。このような原理による増幅器は、F級増幅器として知られている。
【0003】
これとは逆に、トランジスタ出力端子から負荷側を見込んだインピーダンスが偶数次高調波で開放、かつ、奇数次高調波で短絡、となっている場合について考える。このような場合において、偶数次高調波における出力は電圧成分のみとなり、奇数次高調波における出力は電流成分のみとなる。すなわち、高調波での消費電力が無くなる。ここでさらに、基本波における力率が-1になるように設定すると、100%の電力効率が実現する。このような原理による増幅器は、逆F級増幅器として知られている。
【0004】
図5は、従来技術における増幅器の構成を示す回路図である。この回路は、トランジスタ1の等価回路と、整合回路19と、負荷抵抗18とを具備している。トランジスタ1の等価回路は、等価出力電流源7と、ドレーン-ソース間容量8と、ドレーンインダクタ9とを具備している。
【0005】
ここで、トランジスタ1におけるドレーン-ソース間容量8と、ドレーンインダクタ9とは、それぞれ寄生容量と、寄生インダクタとである。トランジスタ1の寄生容量や寄生インダクタンスを考慮しない場合については、例えば、特許文献1、特許文献2及び特許文献3に示されるように、無限次までの任意次数に亘って、F級および逆F級負荷回路を実現できる。
【0006】
しかしながら、実際のトランジスタには、ドレーン-ソース間容量やドレーンインダクタなどの寄生回路素子が存在する。そして、特にマイクロ波帯やミリ波帯など、周波数が高い領域では、これらの寄生回路素子の影響が無視出来ず、負荷回路の高調波の処理次数を上げても効率が改善しないという問題があった。
【0007】
このため、トランジスタの寄生容量および寄生インダクタンスを考慮したF級増幅器回路および逆F級増幅器回路の検討も行われている。非特許文献1や特許文献3には、トランジスタの寄生容量および寄生インダクタを考慮して、F級および逆F級の負荷条件を3次高調波まで実現する手法が開示されている。
【0008】
しかし、4次高調波以上を処理する回路は知られていない。このため、実際の設計に当たっては、半導体素子に寄生回路素子が存在しないと仮定して設計し試作した後に、実験的に再調整を行わなければならなかった。この場合、多数の高調波の終端条件を同時に考慮して調整することは非常に難しい。原理的にはF級や逆F級の増幅回路により100%の電力効率が達成可能であっても、現実には、マイクロ波帯における電力効率は80%程度に留まっていた。
【先行技術文献】
【0009】

【特許文献1】特開2003-234626号公報
【特許文献2】特開2005-117200号公報
【特許文献3】特開2009-130472号公報
【0010】

【非特許文献1】Y.Y Woo, et al., “Analysis and Experiments for High Efficiency Class-F and inverse Class-F power amplifier”, IEEE Trans. Microwave Theory and Techniques, vol.54, no.5, pp.1969-1974, May 2006
【発明の概要】
【発明が解決しようとする課題】
【0011】
本発明の目的は、無視することが出来ない寄生容量や寄生インダクタンスを有するトランジスタを用いながら、4次以上の次数に亘ってF級または逆F級の負荷条件を満たす増幅回路を提供することにある。
【課題を解決するための手段】
【0012】
以下に、(発明を実施するための形態)で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、(特許請求の範囲)の記載と(発明を実施するための形態)との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、(特許請求の範囲)に記載されている発明の技術的範囲の解釈に用いてはならない。
【0013】
本発明における増幅回路は、基本角周波数ωで動作する。この増幅回路は、トランジスタ(1)と、高調波処理回路(2)と、共振回路部(3)と、負荷抵抗(18)とを具備する。ここで、トランジスタ(1)は、等価出力電流源(7)と、等価出力電流源(7)の出力部(6)に対して並列寄生容量となるドレーン-ソース間容量(8)と、等価出力電流源(7)およびドレーン出力部(4)の間に存在し、かつ、直列寄生インダクタンスとなるドレーンインダクタンス(9)とを有する等価回路として表現可能である。高調波処理回路(2)は、ドレーン出力部(4)に接続された入力部(4)と、出力部(5)と、入力部(4)および出力部(5)の間に設けられて各段が並列容量および直列インダクタを具備するn段(n=1、2、3、…)の梯子型回路(10~13)とを有する。共振回路部(3)は、高調波処理回路(2)の出力部(5)および接地面の間に設けられて、それぞれの共振周波数が互いに異なる2n+1個の共振器(14-1~14-5)を有する。負荷抵抗(18)は、高調波処理回路(2)の後段に設けられている。2n+1個の共振器(14-1~14-5)の共振周波数は、高調波処理回路(2)の出力部(5)を短絡した場合にトランジスタ(1)のドレーン出力部(4)および接地面との間に形成されるn+1個の極およびn個の零点の周波数にそれぞれ一致している。2n+1個の共振器(14-1~14-5)のうち、2n個の共振器の共振周波数は、2次(2ω)から2n+1次((2+1)ω)の高調波の周波数にそれぞれ一致している。
【0014】
本発明の増幅回路では、複数の共振周波数を有する共振回路部を、高周波処理回路部の後段に設ける。ここで、複数(2n+1個)の共振周波数はそれぞれ、共振回路部を短絡したときに、トランジスタの等価出力電流源出力端子と接地面との間に形成される極と零点の周波数に一致している。この内2n個の共振周波数は、F級あるいは逆F級増幅器の動作に必要な各高調波と一致しており、残りの1つは、増幅器動作と無関係な周波数(擬似共振周波数と呼ぶことにする)となり、トランジスタの寄生容量と寄生インダクタンスならびに設計事項として設定された他のn-1個の共振周波数を用いて、例えばn=2の時は後述する数式8で表される。
【発明の効果】
【0015】
本発明の増幅回路では、無視することが出来ない寄生容量や寄生インダクタンスを有するトランジスタを用いても、4次以上の次数に亘ってF級または逆F級の負荷条件を満たすことができる。
【図面の簡単な説明】
【0016】
【図1】図1は、本発明の第1の実施形態における増幅回路の構成を示す回路図である。
【図2】図2は、図1において、出力端子5を短絡した場合に、トランジスタ部1の等価出力電流源7から負荷側を見た等価回路である。
【図3】図3は、本発明の第2の実施形態における増幅回路の構成を示す回路図である。
【図4】図4は、本発明の第3の実施形態における増幅回路の構成を示す回路図である。
【図5】図5は、従来技術における増幅器の構成を示す回路図である。
【発明を実施するための形態】
【0017】
添付図面を参照して、本発明における増幅回路を実施するための形態を以下に説明する。

【0018】
(第1の実施形態)
図1は、本発明の第1の実施形態における増幅回路の構成を示す回路図である。この増幅回路は、トランジスタ部1と、高調波処理回路部2と、共振回路部3と、任意の負荷抵抗18(R)とを具備する。

【0019】
トランジスタ部1と、高調波処理回路部2と、共振回路部3と、任意の負荷抵抗18(R)とは、この順番に直列に接続されている。

【0020】
トランジスタ部1について説明する。トランジスタ部1は、トランジスタを、その等価回路として表している。このトランジスタの等価回路には、等価出力電流源7と、ドレーン-ソース間容量8(C)と、ドレーンインダクタ9(L)とが介在している。ここで、ドレーン-ソース間容量8(C)は、等価出力電流源7における出力部6に対する並列寄生容量である。ドレーンインダクタ9(L)は、等価出力電流源7とドレーン出力部4との間に存在する直列寄生インダクタンスである。

【0021】
トランジスタ部1の各構成要素間の接続関係について説明する。ドレーン出力部4は、ドレーンインダクタ9(L)における一方の端部に接続されている。ドレーンインダクタ9(L)における他方の端部は、ドレーン-ソース間容量8(C)における一方の端部と、等価出力電流源7における一方の出力部6とに接続されている。ドレーン-ソース間容量8(C)における他方の端部と、等価出力電流源7における他方の端子とは、接地されている。

【0022】
高調波処理回路部2について説明する。高調波処理回路部2は、入力部4と、第1および第2のキャパシタ10(C)、12(C)と、第1および第2のインダクタ11(L)、13(L)と、出力部5とを具備する。なお、高調波処理回路部2の入力部4と、トランジスタ部1のドレーン出力部4とは直接的に接続されているので、同じ番号4で表すことにする。

【0023】
高調波処理回路部2における各構成要素間の接続関係について説明する。入力部4は、第1のキャパシタ10(C)における一方の端部と、第1のインダクタ11(L)における一方の端部とに接続されている。第1のインダクタ11(L)における他方の端部は、第2のキャパシタ12(C)における一方の端部と、第2のインダクタ13(L)における一方の端部とに接続されている。第2のインダクタ13(L)における他方の端部は、出力部5に接続されている。第1および第2のキャパシタ10(C)、12(C)のそれぞれにおける他方の端部は、接地されている。

【0024】
言い換えると、第1のキャパシタ10(C)および第1のインダクタ11(L)は、第1の一段逆L回路として動作する。同様に、第2のキャパシタ12(C)および第2のインダクタ13(L)は、第2の一段逆L回路として動作する。高調波処理回路部2において、第2の一段逆L回路は、第1の一段逆L回路に従属して接続されている。

【0025】
共振回路部3について説明する。共振回路部3は、入力部5と、第1~第5の共振器14-1~14-5を具備する。これら第1~第5の共振器14-1~14-5は、第1~第5のキャパシタ(C01~C05)と、第1~第5のインダクタ(L01~L05)とをそれぞれ具備する。なお、共振回路部3における入力部5と、高周波処理回路部2における出力部5とは、直接的に接続されているので、同じ番号5で表すことにする。

【0026】
共振回路部3における各構成要素間の接続関係について説明する。第1~第5のキャパシタ(C01~C05)のそれぞれにおける一方の端部は、入力部5に接続されている。第1~第5のキャパシタ(C01~C05)のそれぞれにおける他方の端部は、第1~第5のインダクタ(L01~L05)のそれぞれにおける一方の端部に接続されている。第1~第5のインダクタ(L01~L05)のそれぞれにおける他方の端部は、接地されている。

【0027】
言い換えると、共振回路部3では、直列に接続されたキャパシタとインダクタによって決定される共振周波数を有する共振器が、5つ並列に接続されている。ここで、5つの共振器のそれぞれにおける共振周波数は、それぞれ異なっている(ただし、トランジスタの寄生回路素子に由来する零点または極が、増幅器の動作高調波と一致する場合(縮退)もあり得るが、これは稀有な望ましい状態である。この場合並列共振器の数は2n個で良いことになる)。

【0028】
負荷抵抗18(R)における一方の端部は、共振回路部3の入力部5に接続されている。負荷抵抗18(R)における他方の端部は、接地されている。

【0029】
これらの共振器14-1~14-5における共振時の零インピーダンスにより、高周波処理回路部2の出力部5が短絡する。したがって、これらの共振器14-1~14-5における共振周波数がそれぞれ異なれば、複数の所望動作周波数においてこの短絡条件が実現する。

【0030】
上述したとおり、高周波処理回路部2の出力部5と、接地面との間には、負荷抵抗18(R)が接続されている。この負荷抵抗18(R)から、基本角周波数ωの出力信号を取り出すことができる。高周波処理回路部2の出力端子5を短絡した場合に、トランジスタ部1の出力部4と、接地面との間に、n+1個の極およびn個の零点が形成される。ここで、共振器の共振角周波数が、これらn+1個の極およびn個の零点の周波数に各々一致するように、設定する。同時に、5個の共振器14-1~14-5のうち4個の共振器の共振角周波数が、2次(2ω)から5次(5ω)の高調波とそれぞれ一致するように設定する。また、残りの1つの共振器における共振角周波数が、トランジスタの寄生回路素子に起因する擬似共振角周波数と一致するように設定する。

【0031】
図2は、図1において、出力端子5を短絡した場合に、トランジスタ部1の等価出力電流源7から負荷側を見た等価回路である。この等価回路は、等価出力電流源7の出力部6と、第1~第3のキャパシタ8(C)、10(C)、12(C)と、第1~第3のインダクタ9(L)、11(L)、13(L)とを具備する。

【0032】
出力部6は、第1のキャパシタ8(C)における一方の端部と、第1のインダクタ9(L)における一方の端部とに接続されている。第1のインダクタ9(L)における他方の端部は、第2のキャパシタ10(C)における一方の端部と、第2のインダクタ11(L)における一方の端部とに接続されている。第2のインダクタ11(L)における他方の端部は、第3のキャパシタ12(C)における一方の端部と、第3のインダクタ13(L)における一方の端部とに接続されている。第1~第3のキャパシタ8(C)、10(C)、12(C)のそれぞれにおける他方の端部と、第3のインダクタ13(L)における他方の端部とは、接地されている。

【0033】
図2の回路における入力アドミタンスY(s)を求めると、次の(1)式が得られる。【数1】
JP0005408616B2_000002t.gif
ここで、


【0034】
その一方で、図2の回路は、純リアクタンス1端子対回路網である。一般的に、純リアクタンス1端子対回路網のアドミタンス特性は、次の(2)式のように示すことが出来る。【数2】
JP0005408616B2_000003t.gif
ここで、(1)式におけるY(s)と、(2)式におけるY(s)は、同一の回路のアドミタンスを示す。

【0035】
(2)式において、ω、ω、ωは、アドミタンス関数の分子が零になる角周波数であり、すなわち、インピーダンス関数の極を表す。同様に、(2)式において、ω、ωは、アドミタンス関数の分母が零になる角周波数であり、すなわち、インピーダンス関数の零点を表している。

【0036】
また、(2)式において、
M=a/b
である。

【0037】
あらかじめ、(2)式により等価出力電流源7から負荷側を見込んだ各高調波のインピーダンスを零あるいは無限大(極)に設定して、すなわちアドミタンスを無限大(インピーダンスの零に対応)あるいは零(インピーダンスの極に対応)に設定して、F級あるいは逆F級の負荷条件を指定する。同時に、F級や逆F級動作と無関係の極をC、Lの寄生回路素子により発生させる。こうすることにより、トランジスタの寄生回路素子を取り込んだ状態で、等価出力電流源7から負荷側を見た周波数特性を理想的なF級、あるいは逆F級とすることが出来る。

【0038】
例えば、ωを基本波角周波数とし、(2)式において、ω=2ω、ω=4ωを零点としω=3ω、ω=5ωを極とする。こうすることにより、トランジスタの寄生回路素子の影響をも考慮しつつ、4次までの高調波を処理できる完全なF級増幅負荷回路が得られる。このときωはトランジスタ寄生素子に起因する擬似共振角周波数となる。

【0039】
そこで、(2)式の第3項において分子を分母で割ることで商と剰余式を得て、この剰余式において分子を分母で割る。この操作を繰り返すことにより、次の(3)式に示されるように、連分数で表現された式が得られる。【数3】
JP0005408616B2_000004t.gif
ここで、a、b、c、d、e、K、Kは、次の(4)式、(5)式のように定義される。

【0040】
上記に得られた(3)式と、前述した(1)式において、各係数を比較することで、トランジスタの寄生回路素子まで考慮しつつ、4次までの高調波処理を行うことが出来る完全なF級負荷回路を実現することができる。回路パラメータのそれぞれは、より具体的には、次の(6)式のように求められる。【数6】
JP0005408616B2_000007t.gif

【0041】
上記の(6)式および(4)式より、次の(7)式が得られる。【数7】
JP0005408616B2_000008t.gif

【0042】
擬似共振角周波数ωは、F級増幅器の設計事項である2つの零点および2つの極ならびにトランジスタの寄生容量(C)および寄生インダクタンス(L)を用いて、次の(8)式のように表すことが出来る。【数8】
JP0005408616B2_000009t.gif

【0043】
一方、ωを基本波角周波数とし、上記の(2)式においてω=2ω、ω=4ωを極とし、ω=3ω、ω=5ωを零点とし、ωを擬似共振周波数とおくと、トランジスタの寄生回路素子を考慮して4次までの高調波を処理する完全な逆F級増幅回路を得ることが出来る。逆F級増幅器の場合も、高調波処理次数は4次に限らず、4次以上の任意次数まで処理できる完全逆F負荷回路が得られる。

【0044】
(第2の実施形態)
図3は、本発明の第2の実施形態における増幅回路の構成を示す回路図である。本実施形態における増幅回路の構成は、本発明の第1の実施形態における増幅回路に次の変更を加えたものに等しい。すなわち、本実施形態における増幅回路は、本発明の第1の実施形態における増幅回路に基本波インピーダンス整合回路19を追加し、かつ、負荷抵抗18の接続位置を、高周波処理回路部の出力部から、基本波インピーダンス整合回路19の出力部に変更したものである。

【0045】
インピーダンス整合回路19の構成例について説明する。図3に示されるように、インピーダンス整合回路19は、インダクタンス20と、キャパシタ21とを具備する。インダクタンス20における一方の端部は、高周波処理回路部2の出力部5に接続されている。インダクタンス20における他方の端部は、キャパシタ21における一方の端部に接続されている。キャパシタ21における他方の端部は、接地されている。すなわち、この構成例において、インピーダンス整合回路19は、インダクタンスとキャパシタを用いた一段のフィルタ回路である。

【0046】
インダクタンス20とキャパシタ21との接続部は、基本波インピーダンス整合回路19の出力部に相当する。インダクタンス20とキャパシタ21との接続部には、負荷抵抗18が接続されている。

【0047】
なお、上記に説明したインピーダンス整合回路19の構成例は、あくまでも一例であって、多段のフィルタ回路や分布定数回路であっても良い。

【0048】
本実施形態における増幅回路のその他の構成、構成要素間の接続関係、動作などは、全て本発明の第1の実施形態で説明した内容と同じであるので、さらなる詳細な説明を省略する。

【0049】
基本波インピーダンス整合回路19を用いて基本波のインピーダンス整合を実施すると、基本波の力率を-1により近づけることができる。

【0050】
(第3の実施形態)
図4は、本発明の第3の実施形態における増幅回路の構成を示す回路図である。本実施形態における増幅回路の構成は、本発明の第2の実施形態における増幅回路に次の変更を加えたものに等しい。すなわち、本発明の第2の実施形態では、共振回路部3が複数の共振器14-1~14-5を具備しているのに対して、本実施形態では、共振回路部3が複数の先端開放スタブ23~27を具備している。複数の先端開放スタブ23~27は、複数の共振器14-1~14-5に対応しており、これら複数の共振器14-1~14-5と同じ機能を有する。

【0051】
複数のスタブ23~27のそれぞれにおける端部は、共振回路部3の入力部に接続されている。これら複数の先端開放スタブ23~27のそれぞれにおける長さは、所望の共振周波数に対応する4分の1波長に基づいて設定されている。したがって、本実施形態における共振回路部3は、本発明の第2の実施形態における共振回路部3と同様に動作する。これら複数の先端開放スタブ23~27は、例えば、特許文献1の図2などに記載された従来技術と同様に形成されても良いが、接続部において所望の複数の共振周波数で短絡させられれば他の方法で形成されても構わないことは言うまでも無い。

【0052】
本実施形態における増幅回路のその他の構成、構成要素間の接続関係、動作などは、全て本発明の第2の実施形態で説明した内容と同じであるので、さらなる詳細な説明を省略する。

【0053】
なお、本発明の第1~第3の実施形態は、技術的な矛盾が生じない範囲において、あらゆる組み合わせが可能である。例えば、本発明の第3の実施形態による増幅回路では、基本波インピーダンス整合回路(19)の存在は必ずしも必要ではなく、省略可能である。すなわち、本発明の第1の実施形態による共振回路部(3)を、本発明の第3の実施形態による共振回路部(3)と取り替えても、本発明の課題は実現される。また、本発明の第1及び第2の実施の形態では、共振回路部3は4個の共振器14-1~14-5を備えていると説明したが、共振回路部3は2個以上の共振器を備えていればよく、これにより、上述した効果と同一の効果を奏する。また、ここまでn=2の場合について説明したが、n=1、2、3、…などいかなる正整数であっても良く、例えばn=3以上で共振器の数が6個ないし7個以上であっても構わないことは言うまでもない。
【符号の説明】
【0054】
1 トランジスタ部
2 高周波処理回路部
3 共振回路部
4 ドレーン出力部、高周波処理回路部の入力部
5 高周波処理回路部の出力部、共振回路部の入力部
6 等価出力電流源の出力部
7 等価出力電流源
8 ドレーン-ソース間容量
9 ドレーンインダクタ
10 キャパシタ
11 インダクタ
12 キャパシタ
13 インダクタ
14-1~14-5 共振器
18 負荷抵抗
19 基本波インピーダンス整合回路
20 インダクタ
21 キャパシタ
23~27 先端開放スタブ
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4