TOP > 国内特許検索 > 半導体基板上の積層構造 > 明細書

明細書 :半導体基板上の積層構造

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第5228188号 (P5228188)
公開番号 特開2008-227345 (P2008-227345A)
登録日 平成25年3月29日(2013.3.29)
発行日 平成25年7月3日(2013.7.3)
公開日 平成20年9月25日(2008.9.25)
発明の名称または考案の名称 半導体基板上の積層構造
国際特許分類 H01L  41/09        (2006.01)
H01L  41/22        (2013.01)
FI H01L 41/08 L
H01L 41/22 Z
請求項の数または発明の数 3
全頁数 20
出願番号 特願2007-066393 (P2007-066393)
出願日 平成19年3月15日(2007.3.15)
新規性喪失の例外の表示 特許法第30条第1項適用 研究集会名:平成18年度 特別実験報告会 豊橋技術科学大学主催 開催日:2006年12月22日
審査請求日 平成22年3月12日(2010.3.12)
特許権者または実用新案権者 【識別番号】304027349
【氏名又は名称】国立大学法人豊橋技術科学大学
発明者または考案者 【氏名】石田 誠
【氏名】澤田 和明
【氏名】赤井 大輔
【氏名】伊藤 幹記
【氏名】大隣 樹人
【氏名】菊池 賢朗
個別代理人の代理人 【識別番号】110000969、【氏名又は名称】特許業務法人中部国際特許事務所
【識別番号】100111280、【弁理士】、【氏名又は名称】吉田 健二
審査官 【審査官】工藤 一光
参考文献・文献 国際公開第2004/061881(WO,A1)
特開2008-232896(JP,A)
特開2008-192867(JP,A)
特開2008-306009(JP,A)
赤井 大輔、余川 三香子、平林 京介、澤田 和明、石田 誠,エピタキシャルγ-Al2O3/Si基板上への強誘電体薄膜形成,電子情報通信学会技術研究報告、シリコン材料・デバイスSDM,日本,電子情報通信学会,2003年 5月 9日,103(51),p.61-65
調査した分野 H01L41/00-41/47
H01L27/04
特許請求の範囲 【請求項1】
シリコン単結晶基板上にエピタキシャル成長されたγ-Al単結晶膜と、
前記γ-Al単結晶膜上に形成された、ペロブスカイト構造の擬立方晶の金属酸化物層LaNiO又はSrRuOを有する酸化物電極薄膜と、
前記酸化物電極薄膜上に形成された、Pb(Zr,Ti)Oからなる配向性の強誘電体薄膜と、を備え、
前記強誘電体薄膜、前記酸化物電極薄膜、前記γ-Al単結晶膜、及び前記シリコン単結晶基板の配向がともに(001)配向であることを特徴とする半導体基板上の積層構造。
【請求項2】
前記強誘電体薄膜上に、上部電極をさらに備えることを特徴とする請求項に記載の半導体基板上の積層構造。

【請求項3】
前記酸化物電極薄膜がSuRuOである場合SuRuO膜はPt層を介してγ-Al単結晶膜上に形成されることを特徴とする請求項1又は2に記載の半導体基板上の積層構造。


発明の詳細な説明 【技術分野】
【0001】
本発明は、強誘電体薄膜を用いた半導体基板上の積層構造に関するものである。
【背景技術】
【0002】
近年、強誘電体の有する焦電特性、圧電特性を用いた各種デバイスの研究開発が行なわれている。これらは、強誘電体の特性を応用したものであり、例えば、超音波センサや赤外線センサが挙げられる。強誘電体の材料としては、Pbを含有するペロブスカイト型の強誘電体、特にPbZr1-xTi(PZT)、PbLaO(PLT)等の材料が、圧電特性、焦電特性の点で優れており、各種センサへの応用が期待されている。
【0003】
これらの強誘電体を各種センサに利用する場合、システムとしての小型化や低ノイズ性を実現するために、強誘電体と信号処理回路の一体化(スマート化)が必要となる。強誘電体と信号処理回路の一体化を実現するためには、シリコン基板等の半導体基板上に強誘電体薄膜と信号処理回路を形成することが必要となる。
【0004】
このように、シリコン基板上に強誘電体薄膜を形成する場合、シリコン上にバッファ層を形成することが知られている。シリコン上にバッファ層を形成することで、シリコンと強誘電体の格子のミスマッチを低減することができるのである。また、バッファ層は、強誘電体のPbがシリコン基板中へ拡散するのを防止するバリア層として、また、強誘電体薄膜直下に形成される下部電極薄膜とシリコン基板との電気的絶縁と確保する絶縁膜としての役割も有している。
【0005】
本出願の発明者らは、上記の知見に基づき、後述する特許文献1に記載されているように、シリコン基板上にバッファ層であるγ-Al単結晶膜を形成し、その上に下部電極としてのPt層を形成し、Pt層の上に強誘電体薄膜を形成して素子を構成した。下部電極としては、従来より、PZT等の強誘電体薄膜の電極材料として用いられてきたプラチナ(Pt)膜を用いた。Ptは、最密充填構造である面心立方格子(FCC)構造をとるため、(111)面への自己配向性が強く、SiOのようなアモルファス上にも(111)面へ配向し、Ptの上の強誘電体膜も配向性が良い。しかし、Ptは配向性が強いため柱状結晶が成長し、粒界に沿ってPbなどが下地に拡散し易くなるという問題があった。また、下部電極にPtを用いた場合、PZT焼成時のストレスにより、下部電極PtとSiO、γ-Al単結晶膜、PZT等の酸化物との界面において、剥離が生じるといった問題があった。このため、下部電極Ptに代わる電極材料として導電性酸化物を用いる試みが行なわれている。これを特許文献2から6に示す。

【特許文献1】特開2004-281742号公報
【特許文献2】特開平11-274433号公報
【特許文献3】特表2000-509200号公報
【特許文献4】特開平8-340087号公報
【特許文献5】特開平8-335672号公報
【特許文献6】特開平8-330540号公報
【0006】
特許文献2は、シリコン基板上の不純物拡散層および下部バリア金属層((Ti、Al)N)の上に、下部電極薄膜としてSrRuOを形成し、その上に強誘電体薄膜としてBSTO薄膜を形成したものである。また、特許文献3は、シリコン上の絶縁層の上にTiN層およびPt層を形成し、導電性酸化物である酸化ランタンストロンチウムコバルト(LSCO)などのペロブスカイト層を形成したものである。
【0007】
また、特許文献4、5および6は、シリコン基板上に、バッファ層であるMgAl(マグネシウム・アルミニウム・スピネル)を用い、電極としてSrRuO薄膜を用いたものである。
【発明の開示】
【発明が解決しようとする課題】
【0008】
上述の特許文献2から6においては、強誘電体薄膜の電極材料として導電性酸化物を用いたものであるが、シリコン基板上に直接、導電性酸化物を配向性良く成長させることは困難であり、シリコン上に適切なバッファ層を用いる必要があるが、現時点では適切なバッファ層は特定されていない。本出願の発明者らは、単結晶シリコン基板上にγ-Al単結晶膜をエピタキシャル成長させることに成功している。したがって、強誘電体薄膜の下部電極としての導電性酸化物薄膜を、γ-Al単結晶膜をバッファ層として用い、成膜条件を最適化することにより、下部電極としてPtを用いた場合の弊害を解消した強誘電体薄膜素子の作製が期待される。
【0009】
そこで、本発明は上記課題を解決するためになされたものであり、シリコン基板上にバッファ層としてγ-Al単結晶膜を用いることにより、優れた特性の強誘電体素子を得ることを目的とする。
【課題を解決するための手段】
【0010】
本発明は上記目的を達成するために創案されたものであり、請求項1に係る発明は、シリコン単結晶基板上にエピタキシャル成長されたγ-Al単結晶膜と、前記γ-Al単結晶膜上に形成された、ペロブスカイト構造の擬立方晶の金属酸化物層LaNiO又はSrRuOを有する酸化物電極薄膜と、前記酸化物電極薄膜上に形成された、Pb(Zr,Ti)Oからなる配向性の強誘電体薄膜と、を備え、前記強誘電体薄膜、前記酸化物電極薄膜、前記γ-Al単結晶膜、及び前記シリコン単結晶基板の配向がともに(001)配向であることを特徴とする半導体基板上の積層構造によって構成される。この構成によれば、シリコン単結晶基板上にエピタキシャル成長されたγ-Al単結晶膜の上に酸化物電極薄膜を形成するため、酸化物電極薄膜の結晶性を良好なものとすることができる。また、γ-Al単結晶膜の上に酸化物電極薄膜を形成するため、γ-Al単結晶膜と酸化物電極薄膜との密着性を向上させることができる。なお、擬立方晶とは、斜方晶の中に立方晶を2つ重ねた構造をもつ結晶構造のことである。

【0012】
また、本発明は、前記強誘電体薄膜上に、上部電極をさらに備えることを特徴とする半導体基板上の積層構造によっても構成することができる。この構成によれば、強誘電体薄膜を用いた検出素子を構成することができる。
【0017】
また、本発明は、前記強誘電体薄膜、前記酸化物電極薄膜、γ-Al単結晶膜、およびシリコン単結晶基板の配向がともに(001)配向であることを特徴とする半導体基板上の積層構造によって構成することもできる。この構成によれば、それぞれの薄膜の配向を(001)配向とすることにより、強誘電体薄膜の配向が(001)となり、優れた特性の強誘電体薄膜を得ることができる。
【発明の効果】
【0018】
本発明は、シリコン単結晶基板上に、バッファ層としてγ-Al単結晶膜を用い、その上に各薄膜を形成する構成であるため、各薄膜の結晶性を向上させることができる。また、Pb(Zr,Ti)Oからなる配向性の強誘電体薄膜の下部電極の酸化物電極薄膜の結晶性を向上させることにより、優れた特性を持つ強誘電体薄膜を得ることができる。


【発明を実施するための最良の形態】
【0019】
本発明を実施するための第1の実施形態について説明する。図1は第1の実施形態のMFMIS(Metal-Ferroelectric-Metal-Insulator-Semiconductor)構造薄膜2の構成を示す断面図である。
【0020】
図1において、MFMIS構造薄膜2の最下部はシリコン基板4である。シリコン基板4は(001)配向の単結晶基板である。シリコン基板4の直上には、γ-Al単結晶膜6が形成されている。γ-Al単結晶膜6はシリコン基板4にエピタキシャル成長されるものであり、γ-Al単結晶膜6の配向は(001)である。γ-Al単結晶膜6は、MFMIS構造薄膜2の絶縁膜として用いられるとともに、上部に形成される各膜のバッファ層としても用いられる。
【0021】
このγ-Al単結晶膜6は、サファイア(α-Al)と同様の組成非を有するが、サファイアが六方晶であるのに対し、シリコン基板4上に形成されるγ-Al単結晶膜6は立方晶で欠損スピネル構造を持つγ相である。MEFIS構造薄膜2に用いられるγ-Al単結晶膜6は、優れた拡散バリア性を有し、物理的、化学的に安定な薄膜である。また、γ-Al単結晶膜6はシリコンとの実効格子不整合率が小さく(2.4パーセント)、比較的高い比誘電率を持ち(ε~7.36)、絶縁性に優れている。
【0022】
したがって、γ-Al単結晶膜6は、他のエピタキシャル成長可能な絶縁材料と比較して優れているといえる。例えば、MgAlは、高温で安定する材料であり、耐薬品性に優れているが、高温でないと結晶性良く成長させることができない。また、CaFは一部の薬品に弱いため、デバイスの構造や作製プロセスに制限を受けるという欠点がある。
【0023】
γ-Al単結晶膜6は、例えば、UHV-CVD(UltraHigh Vacuum Chemical Vapor Deposition)法によって形成することができる。UHV-CVD法では、排気系にターボ分子ポンプを用いることで、背圧10-7Paを達成し、HOなどのコンタミネーションガスを低減することができる。また、加熱方式は、ヒーターを使用して基板のみを加熱するCold-Wall型を採用しており、昇温時におけるチャンバー側壁からの脱離ガスを防止している。γ-Al単結晶膜6の成長におけるAl源としては、TMA(Tri-Metyhl Aluminum:Al(Ch)、酸素源としてOガスを用いている。
【0024】
γ-Al単結晶膜6の直上には、LaNiO(LNO)膜8が形成されている。LNO膜8は、導電性酸化物の一種であり、強誘電体薄膜の下部電極として利用される。LNO膜8の配向は(001)である。LNO膜8を形成するLNOの結晶構造を図2に示す。図2は、LNO膜8のLNOの結晶構造を示す図であり、図2(a)は、結晶構造を菱面体晶で見た場合を示し、図2(b)は、結晶構造を擬立方晶で見た場合を示すものである。
【0025】
LNO膜8を形成するLNOの結晶構造は、図2(a)に示すようなペロブスカイト構造で、格子定数はa=5.46Å(0.546nm)、α=60.41°である。この結晶構造は立方晶系として考えることもでき、この場合の結晶構造は擬立方晶系のペロブスカイト構造という。擬立方晶で見ると、図2(b)に示すようになり、格子定数はa=3.83Å(0.383nm)となる。
【0026】
LNO膜8を強誘電体薄膜の下部電極として用いる場合、LNO膜8と直下の膜であるγ-Al単結晶膜6、およびLNO膜8と直上の膜であるPZT薄膜10との相性が問題となる。
【0027】
LNO膜8とγ-Al単結晶膜6については、両者の格子不整合率は、-3.8パーセントである。このミスマッチは小さくはないが、過去の研究においては、γ-Al単結晶膜とのミスマッチが-3.6パーセントであるPt膜が、γ-Al単結晶膜上にエピタキシャル成長していることを考えると、LNO膜8はγ-Al単結晶膜6上にエピタキシャル成長することが可能であると考えられる。
【0028】
また、LNO膜8とPZT薄膜10の格子不整合率は4.8パーセントであり、やや大きいミスマッチである。しかしながら、LNO膜8のLNOと薄膜10のPZTは、結晶構造がともにペロブスカイト構造であることから、LNO膜8上にPZT薄膜10はエピタキシャル成長するものと考えられる。
【0029】
LNO膜8の成膜方法は、物理的手法としてはRFスパッタリング、パルスレーザーデポジション(PLD)、化学的手法としては有機金属化学気相蒸着(MOCVD)、溶液法、ゾルゲル法などである。
【0030】
PZT薄膜10は、LNO膜8の直上に形成される。PZT10の材料であるPZTは、ジルコン酸チタン酸鉛Pb(Zr,Ti)Oであり、反強誘電体であるジルコン酸鉛(PbZrO)と強誘電体であるチタン酸鉛(PbTiO)とを両成分とするPbZrO-PbTiO系全率固溶体である。
【0031】
PZT薄膜10を構成するPZTの結晶性ついては、多結晶PZTよりもエピタキシャルPZTの方が優れた焦電性を示すことがわかっている。また、PZTの面方位については、正方晶組成の場合はPZT(001)、菱面体組成の場合はPZT(111)が優れた焦電性を示し、また、PZTの組成比については、Zr/Ti=40/60のPZT(001)が最も優れた焦電性を示すことがわかっている。したがって、本実施形態では、PZT薄膜10を構成するPZTとしては、組成比Zr/Ti=40/60、(001)方向の配向とした。
【0032】
PZT薄膜10の直上にはPt膜12が形成されている。Pt膜12は上部電極の役割を担うものである。
【0033】
上述したように、本発明の第1の実施形態のMFMIS構造薄膜2は、シリコン基板4上にγ-Al単結晶膜6、LNO膜8、PZT薄膜10およびPt膜12を順次積層させたため、この薄膜を各種センサ素子に加工することにより、強誘電体の焦電性を利用したセンサ素子を構成することができる。
【0034】
また、本実施形態のMFMIS構造薄膜2は、シリコン基板4の直上にγ-Al単結晶膜6をバッファ層として用いたため、γ-Al単結晶膜6の直上に形成されるLNO膜8をエピタキシャル成長させることが期待できる。単結晶シリコン基板上にγ-Al単結晶膜6をエピタキシャル成長させることが可能であり、これにより、γ-Al単結晶膜6直上のLNO膜8もエピタキシャル成長することが可能となるのである。
【0035】
また、本実施形態のMFMIS構造薄膜2は、シリコン基板4の直上にγ-Al単結晶膜6をバリア層として用いたため、PZT薄膜10とシリコン基板4の間のPb、Siの相互拡散を防止することができる。
【0036】
また、本実施形態のMFMIS構造薄膜2は、絶縁膜として結晶性の良いγ-Al単結晶膜6を用いたため、PZT薄膜10の配向制御を行なうことが可能である。したがって、γ-Al単結晶膜6を(001)配向した場合、上部のPZT薄膜10を(001)配向とすることができ、優れた焦電性を有するPZT薄膜10を得ることができる。
【0037】
また、本実施形態のMFMIS構造薄膜2は、γ-Al単結晶膜6の直上に下部電極としてLNO膜8を用いたため、LNO膜8とγ-Al単結晶膜6の密着性を向上させることができる。下部電極にPt膜を用いた場合は、PZT薄膜10の焼成時のストレスによって、下部電極Ptとγ-Al単結晶膜6の界面に剥離が生じる場合があるが、下部電極にLNO膜8を用いることにより、LNO膜8とγ-Al単結晶膜6の界面の剥離を防ぐことができる。これは、γ-Al単結晶膜6とLNO膜8がともに酸化物であるため、両者の密着性が向上したものと考えられるためである。
【0038】
また、本実施形態のMFMIS構造薄膜2は、下部電極としてLNO膜8を用いたため、LNO膜8とPZT薄膜10の間の密着性を向上させることができる。これは、LNO膜8とPZT薄膜10がともに酸化物であるため、両者の密着性が向上したものと考えられるためである。
【0039】
また、本実施形態のMFMIS構造薄膜2は、下部電極としてLNO膜8を用いており、LNO膜8はPZT薄膜10と同じペロブスカイト構造を有しているため、PZT薄膜10のエピタキシャル成長を実現し易いという利点もある。
【0040】
次に、本発明の第2の実施形態について説明する。図3は、第2の実施形態のMFMIS構造薄膜14の構成を示す断面図である。図3に示すように、MFMIS構造薄膜14の最下部は、シリコン基板16である。シリコン基板16は、単結晶膜であり、(001)または(111)配向のものが用いられる。
【0041】
シリコン基板16の直上には、γ-Al単結晶膜18が形成されている。γ-Al単結晶膜18は、MFMIS構造薄膜2の絶縁膜として用いられるとともに、上部に形成される各膜のバッファ層としても用いられる。
【0042】
また、γ-Al単結晶膜18の直上には、下部電極であるSrRuO(SRO)膜20が形成されている。SRO膜20を構成するSrRuOは、導電性酸化物のルテニウム酸ストロンチウムである。SROの結晶構造を図4に示す。図4(a)は、SROの結晶構造を示す図であり、図4(a)にあるように、SROの結晶構造は3軸の長さがそれぞれ異なる斜方晶である。しかしながら、図4(b)に示すように、SROの結晶構造は、斜方晶の中に立方晶を2つ重ねた構造と考えることができる。このように、斜方晶の中に立方晶を2つ重ねた構造を擬立方晶と定義する。SROを擬立方晶の結晶構造と考えた場合、SROの結晶構造はペロブスカイト構造とみなすことができる。
【0043】
SRO膜20は、γ-Al単結晶膜18の直上に形成されるものであるが、SRO膜20とγ-Al単結晶膜18の間の格子不整合率は、約-1パーセントと小さいため、SRO膜20は、γ-Al単結晶膜18の上にエピタキシャル成長することが期待できる。
【0044】
SRO膜20の直上には、PZT薄膜22が形成されている。PZT薄膜22は、ペロブスカイト構造のジルコン酸チタン酸鉛Pb(Zr,Ti)Oであり、反強誘電体であるジルコン酸鉛(PbZrO)と強誘電体であるチタン酸鉛(PbTiO)とを両成分とするPbZrO-PbTiO系全率固溶体である。また、PZT薄膜22の直上には上部電極であるPt膜24が形成されている。
【0045】
上述したように、本発明の第2の実施形態のMFMIS構造薄膜14は、シリコン基板16上にγ-Al単結晶膜18、SRO膜20、PZT薄膜22およびPt膜24を順次積層させたため、この薄膜を各種センサ素子に加工することにより、強誘電体の焦電性を利用したセンサ素子を構成することができる。
【0046】
また、本実施形態のMFMIS構造薄膜14は、バッファ層としてγ-Al単結晶膜18を用いたため、上部に形成されるSRO膜20およびPZT薄膜22をエピタキシャル成長させることが可能となる。これにより、優れた特性のPZT薄膜22を得ることができる。
【0047】
また、本実施形態のMFMIS構造薄膜14は、γ-Al単結晶膜18上に、下部電極としてのSRO膜20を用いたため、SRO膜20とγ-Al単結晶膜18との間の密着性を向上させることができる。
【0048】
また、本実施形態のMFMIS構造薄膜14は、下部電極としてSRO膜20を用いたため、SRO膜20の直上に形成されるPZT薄膜22との密着性を向上させることができる。また、SRO膜20は、PZT薄膜22との界面の特性が良好であり、PZTの特性を劣化させないという利点もある。また、SRO膜20は、PZT薄膜22のPbの拡散に対して、高いバリア性を有しており、優れた特性のPZT薄膜22を得ることができる。
【0049】
次に、本発明の第3の実施形態について説明する。図5は、第3の実施形態のMFMIS構造薄膜26の構成を示す断面図である。図5に示すように、MFMIS構造薄膜26の最下部はシリコン基板28である。シリコン基板28の直上には、γ-Al単結晶膜30が形成されている。γ-Al単結晶膜30の直上には、Pt膜32が形成されている。Pt膜32の直上には、下部電極であるSrRuO(SRO)膜34が形成されている。SRO膜34の直上にはPZT薄膜36が形成されており、PZT薄膜36の直上には、上部電極であるPt膜38が形成されている。
【0050】
上述した本発明の第3の実施形態のMFMIS構造薄膜26は、γ-Al単結晶膜30の直上にPt膜32を形成することにより、Pt膜32の直上のSRO膜34の配向性を向上させることが期待できる。これにより、SRO膜34の直上のPZT薄膜36の特性を向上させることができる。
【0051】
また、本実施形態のMFMIS構造薄膜26は、Pt膜32を用いたため、下部電極であるSRO膜34の抵抗値を低くすることができ、適切にPZT薄膜36の特性を測定することができる。
【実施例】
【0052】
本発明の第1の実施形態に対応する実施例1について説明する。
(γ-Al膜の成膜)
シリコン基板(001)上にγ-Al膜をエピタキシャル成膜させた。Cold-Wall CVD装置における成長条件は、基板温度が930℃、圧力が750Pa、成長時間が30分であり、膜厚は50nmであった。形成されたγ-Al膜のRHEEDパターンを図6に示す。図6によれば、リングがかかったスポットパターンのようなものを確認することができる。また、入射方向によってはパターンが変化していることがわかる。
【0053】
(LNO膜の成膜)
次に、γ-Al膜上にLNO膜を成膜させた。LNO膜はゾルゲル法によって成膜させた。ゾルゲル法によるLNO膜のプロセスを図7に示す。図7のフローチャートに示すように、ゾルゲル法とは、前躯体溶液を目的基板上に塗布してコーティング膜を形成し、熱処理による乾燥、有機成分の分解、除去工程を経て、最終的には目的の物質へと結晶化させて薄膜を得る方法である。なお、今回は、コーティング膜の形成方法としては、使用溶液量が少ないスピンコーティング法を利用した。また、今回は濃度0.3Mの前躯体溶液を使用し、スピンコーティングは図8に示すような条件で行なった。この場合、一層のLNO膜の膜厚は、約20nmであった。
【0054】
(アニーリング温度依存性)
図7に示したゾルゲル法のフローチャートの中で、LNO膜の結晶化が起こるのはアニーリング時である。したがって、アニーリングの条件がLNO膜の結晶性に影響を与えると考えられるため、アニーリング時の試料温度およびアニーリング時間の2つのパラメータを変化させた。
【0055】
アニーリング温度を600℃から800℃の範囲で変化させた場合のXRDパターンの測定結果を図9(a)に、ロッキングカーブを図9(b)に示す。図9(a)に示されているように、すべてのアニーリング温度において、(110)面などの(001)面以外のピークはほとんど観測されず、(001)配向していることがわかった。ピーク強度を比較すると、600℃の場合の(001)面のピーク強度は、他の温度のそれに比べて小さいことがわかった。700℃から800℃の間では、ピーク強度に大きな差は無いが、750℃の場合に最も大きくなった。
【0056】
また、図9(b)のロッキングカーブを見ると、750℃において、半値幅が4.04°と最も小さくなった。また、600℃の場合にピーク強度が弱く、半値幅も小さかった理由としては、アニーリング温度が低いため、LNO膜が完全に結晶化していないことが考えられる。また、アニーリング温度の増加とともにピーク強度が強くなり、半値幅が小さくなる傾向が800℃において見られなくなった。これは、アニーリング温度が高すぎて、LaNiOの分解が始まり、組成ずれの傾向が現れていると考えられる。以上の結果より、750℃のアニーリング温度において、最も強く(001)配向したLNO膜が得られることが分かった。
【0057】
また、LNO膜のアニーリング温度を600℃から800℃の範囲で変化させた場合のLNO膜の抵抗率の測定結果を図10に示す。図10に示すように、アニーリング温度が750℃までは、アニーリング温度の上昇に従って抵抗率は減少するが、750℃で抵抗率が最小値を示した後、アニーリング温度の上昇にともなって抵抗率は増加傾向を示している。したがって、アニーリング温度が750℃の場合において、最も低い抵抗率のLNO膜を得ることができた。以上の配向性および抵抗率の結果より、LNO膜のアニーリング温度は750℃が最適であった。
【0058】
(アニーリング時間依存性)
LNO膜のアニーリング時間を5分から30分の範囲で変化させた場合のXRDパターンの測定結果を図11(a)に、ロッキングカーブを図11(b)に示す。図11(a)にあるように、すべてのアニーリング時間において(001)配向していることがわかった。ピーク強度に関しては、10分の場合に最も大きくなっている。また、図11(b)のロッキングカーブを見ると、10分の場合において、半値幅が4.04°と最も小さくなった。したがって、LNO膜のアニーリング時間は、10分の場合に最も強く(001)配向したLNO膜が得られることがわかった。
【0059】
また、LNO膜のアニーリング時間を5分から30分の範囲で変化させた場合のLNO膜の抵抗率の測定結果を図12に示す。図12によれば、LNO膜のアニーリング時間が長くなるにつれて抵抗率は減少していき、アニーリング時間が15分の場合に抵抗率は最も小さくなっている。したがって、アニーリング時間が10分から15分の場合に、抵抗率の低いLNO膜が得られることがわかった。以上の配向性および抵抗率の結果より、LNO膜のアニーリング時間は10分が最適であった。
【0060】
(PZT薄膜の成膜)
γ-Al膜上で(001)に強く配向したLNO膜の上に、PZT薄膜を成膜した。PZT薄膜の成膜方法はゾルゲル法を用いた。図13にPZT薄膜を成膜した際のゾルゲル法のプロセスフローチャートを示す。使用したPZTの組成比(Zr/Ti比)は、上述したように、(001)配向のPZT薄膜を得るために、Zr/Ti=40/60のものを使用した。図13に示すスピンコート条件において、一層のPZT膜厚は約80nmとなった。これを三層成膜するので、PZT薄膜の膜厚は約240nmとなった。
【0061】
(PZT薄膜の評価)
LNO/γ-Al/Si(001)基板上のPZT薄膜のXRDパターンの測定結果を図14に示す。図14に示されているように、得られたPZT薄膜は(001)方向に強く配向していることが分かった。これより、LNO/γ-Al/Si(001)基板によって、PZT(001)の配向制御が実現できた。
【0062】
(上部Pt膜の成膜)
得られた薄膜の電気的特性を評価するために、PZT/LNO/γ-Al/Si上に上部電極としてPtを成膜した。Pt膜はスパッタ法により成膜したが、成膜条件は、基板温度が室温、RFパワーが50W、スパッタリング時間は6分であった。なお、Pt膜の膜厚は約100nmであった。
【0063】
(PZT薄膜のリーク電流特性)
PZT薄膜のリーク電流特性は、半導体パラメータアナライザ(Agilent製、HP4140B)のI-V測定モードを使用して測定した。測定条件は、印加電圧を0から2V(step:50mV)とした。電極サイズが直径1000μmの場合の測定結果を図15に示す。図15に示されているように、PZT薄膜の抵抗率を読み取ると、数十MΩ程度となった。この抵抗値は、一般的なPZTの抵抗値がギガ(G)Ωオーダーであることを考慮すると、かなり小さい値であった。この理由は、今回得られたPZT薄膜の膜質があまり良好でなかったことが原因であると考えられる。
【0064】
(PZT薄膜の比誘電率および誘電損失)
PZT薄膜の比誘電率および誘電損失は、インピーダンスアナライザ(Agilent製、HP4294A)によって誘電損失を測定し、また静電容量を測定して得られた容量値から比誘電率を算出した。測定条件は、周波数が1kHz、OSC levelが10mV、DC biasが0V、電極サイズが直径100μmであった。測定の結果、比誘電率は1170、誘電損失は3パーセントであった。
【0065】
(PZT薄膜の焦電特性)
試料温度を変化させた際の焦電流の測定を行なった。測定に使用した試料は、上部電極Ptのスパッタ後、650℃、90秒の回復アニールを行なったものである。具体的な測定方法は、恒温槽内のシールドボックスの中に試料をセットした後、恒温槽温度を100℃まで上昇させた。これにより、試料温度がゆっくり上昇し、その温度上昇によって流れる焦電流を10秒間隔で測定した。
【0066】
図16(a)に試料温度の時間変化を、図16(b)に測定時の試料の温度勾配波形を、図16(c)にその際に得られた電流波形を示す。焦電流は試料の温度勾配に比例して流れる。したがって、試料の温度勾配波形と得られた電流波形を重ねた結果、図16(d)に示すように、両者がほぼ一致した。このことから、今回得られた電流波形は焦電流によるものであると考えられる。
【0067】
次に、得られた2つの波形から、最大焦電流および最大温度勾配を読み取り、これらの値と、λ=(Imax)/((dT/dt)×S)の式を用いて焦電係数を求めた。ここで、Imaxは最大焦電流、dT/dtは最大温度勾配、Sは電極面積である。計算の結果、焦電係数は、0.14×10-8[C/cm/K]
となった。この値は、報告されているPZT薄膜の焦電係数3.0×10-8[
C/cm/K]と比較すると一桁程度低かった。
【0068】
次に、本発明の第2の実施形態に対応する実施例2について説明する。
(γ-Al膜の成膜)
シリコン基板は2インチのSi(001)と2インチのSi(111)を使用した。2インチSi(001)基板は、CVD法によりSi上にγ-Al膜を成膜した。成膜条件は、基板温度は1160℃、成膜時間は30分、TMAの流量は2.5sccm、Oの流量は20sccmであった。また、2インチのSi(111)基板は、MBE法によりSi上にγ-Al膜を成膜した。成膜条件は、基板温度は750℃、Al分子線圧力はB.G.+1×10-6Pa、Oの流量は1.0sccm、成長圧力は3.3×10-3Pa、成長時間は60分であった。それぞれの製法で形成されたγ-Al/Si基板のγ-Al膜の膜厚は4nmであった。
【0069】
(SRO膜の成膜)
次に、それそれの製法で形成されたγ-Al/Si基板を2センチ角にカットし、有機洗浄を行なった。有機洗浄は、超音波洗浄でアセトンで10分間、メタノールで10間行なった。その後、2センチ角γ-Al/Si基板をスパッタ装置にセットし、チャンパーの圧力を10-5Paまで真空引きを行なった。その後、500℃、700℃、800℃の各温度まで基板温度を上昇させた。Arガス、Oガス流入後、ゲートバルブの開閉により、所望のスパッタ圧になるように調整し、プラズマを発生させた。プラズマを発生させた後、プリスパッタを5分間行い、所望のRF電力に調整し、成膜を行なった。成膜条件は、RF電力は15W、成膜時間は60分、ArとO2の比は4:1、スパッタ圧は1Paであった。成膜されたSRO膜の膜厚は約40から60nmであった。
【0070】
(SRO膜の評価)
図17にSrRuO/γ-Al/Si(001)膜のRHEEDパターンの測定結果を示す。図17の左端の2つの写真は、今回SrRuO膜に使用したγ-Al/Si(001)のRHEEDパターンである。これ以外の6つの写真がSrRuO/γ-Al/Si(001)のRHEEDパターンである。各基板温度のSrRuO/γ-Al/Si(001)は、入射方向に応じてパターンの変化を確認することができなかった。また、パターンはリングパターンであったため、今回得られたγ-Al/Si(001)上のSrRuOは多結晶膜であると考えられる。
【0071】
また、図18にSrRuO/γ-Al/Si(111)膜のRHEEDパターンの測定結果を示す。図18の左端の2つの写真は、今回SrRuO膜に使用したγ-Al/Si(111)のRHEEDパターンである。これ以外の3つの写真がSrRuO/γ-Al/Si(111)のRHEEDパターンである。基板温度750℃のSrRuO/γ-Al/Si(111)のパターンは入射方位に応じてパターンの変化を確認することができ、スポットパターンも確認することができた。また、リングパターンも確認することができたため、今回得られたγ-Al/Si(111)基板上のSrRuO膜は完全にエピタキシャル成長していないと考えられる。また、基板温度を800℃とすると、ハローパターンとなった。
【0072】
次に、今回得られたSrRuO/γ-Al/Si(001)のXRD測定結果を図19に示す。図19より、今回得られたSrRuO膜は多結晶膜であると考えられる。また、SrRuO/γ-Al/Si(111)のXRD測定結果を図20に示す。図20より、今回得られたSrRuO膜は完全にはエピタキシャル成長していないものと考えられる。
【0073】
次に、本発明の第3の実施形態に対応する実施例3について説明する。
(Pt/γ-Al/Si基板上へのSrRuOの成膜)
シリコン基板は2インチのSi(001)と2インチのSi(111)を使用した。2インチSi(001)基板は、CVD法によりSi上にγ-Al膜を成膜した。成膜条件は、基板温度は1160℃、成膜時間は30分、TMAの流量は2.5sccm、Oの流量は20sccmであった。また、2インチのSi(111)基板は、MBE法によりSi上にγ-Al膜を成膜した。成膜条件は、基板温度は750℃、Al分子線圧力はB.G.+1×10-6Pa、Oの流量は1.0sccm、成長圧力は3.3×10-3Pa、成長時間は60分であった。それぞれの製法で形成されたγ-Al/Si基板のγ-Al膜の膜厚は4nmであった。
【0074】
次に、2インチγ-Al/Si基板を2センチ角にカットし、有機洗浄を行なった。有機洗浄は、超音波洗浄でアセトン10分間、メタノール10分間行なった。その後、2センチ角γ-Al/Si基板をスパッタ法によりPt膜を成膜した。Pt膜の成膜条件は、RF電力は75W、基板温度は550℃、成膜時間は10分間、Arの流量は72sccmとした。成膜されたPt膜の膜厚は100nmであった。
【0075】
その後、2センチ角のPt/γ-Al/Si基板を1センチ角にカットし、有機洗浄を行なった。有機洗浄は、超音波洗浄でアセトンで10分間、メタノールで10間行なった。その後、1センチ角Pt/γ-Al/Si基板をスパッタ装置にセットし、チャンパーの圧力を10-5Paまで真空引きを行なった。その後、500℃、700℃、750℃、800℃の各温度まで基板温度を上昇させた。Arガス、Oガス流入後、ゲートバルブの開閉により、所望のスパッタ圧になるように調整し、プラズマを発生させた。プラズマを発生させた後、プリスパッタを5分間行い、所望のRF電力に調整し、成膜を行なった。成膜条件は、RF電力は15W、成膜時間は60分、ArとOの比は4:1、スパッタ圧は1Paであった。成膜されたSRO膜の膜厚は約40から60nmであった。
【0076】
(SRO膜の評価)
図21に今回得られた薄膜のRHEEDパターンの測定結果を示す。図21の左端の2つの写真は、Pt/γ-Al/Si(001)のRHEEDパターンであり、右端の2つの写真が基板温度700℃で成膜したSrRuO/Pt/γ-Al/Si(001)のRHEEDパターンである。SrRuO/Pt/γ-Al/Si(001)のRHEEDパターンより、入射方位に応じてパターンの変化を確認することができ、またスポットパターンも確認することができた。しかしながら、リングパターンも観測することができることから、今回成膜したSrRuOは完全にエピタキシャル成長していないと考えられる。また、抵抗率を測定したところ、9.7[μΩ・cm]であった。この値はバルクのSrRuOの抵抗率150[μΩ・cm]より低い値となった。これは、Ptを挟んだことにより抵抗率が低下したためであると考えられる。
【0077】
次に、図22に、SrRuO/Pt/γ-Al/Si(111)のRHEEDパターンの測定結果を示す。図22の左端の2つの写真は、Pt/γ-Al/Si(111)のRHEEDパターンであり、他の6つの写真が各基板温度におけるSrRuO/Pt/γ-Al/Si(111)のRHEEDパターンである。これによれば、入射方位に応じてパターンの変化を確認することができ、スポットパターンも確認することができた。また、基板温度を上昇させていくことにより、スポットパターンがストリークパターンに変化していることを確認することができた。このことから、基板温度を上昇させることにより、SrRuO膜の表面状態は平坦になっていくことがわかった。また、抵抗率を測定したところ、26.4[μΩ・cm]であった。この値はバルクのSrRuOの抵抗率150[μΩ・cm]より低い値となった。これは、Ptを挟んだことにより抵抗率が低下したためであると考えられる。
【0078】
次に、図23にSrRuO/Pt/γ-Al/Si(001)のXRDパターンの測定結果を示す。図23より、SrRuOのピークはPtのピークに埋もれてしまっており、確認することができなかった。
【0079】
次に、図24にSrRuO/Pt/γ-Al/Si(111)のXRDパターンの測定結果を示す。図24より、Pt(111)のピークとSrRuO(111)のピークの位置が近く、また、Pt(111)のピークが強いため、SrRuO(111)のピークはPt(111)のピークに埋もれてしまっているが、RHEEDの測定結果より、SrRuOはPt上にエピタキシャル成長したと考えられる。
【0080】
(PZT薄膜の成膜)
SrRuO/Pt/γ-Al/Si(111)基板上にPZT薄膜(Pb(Zr0.52、Ti0.48)O)を成膜した。比較用の基板としては、Pt(111)/Ti/SiO2/Si(001)、Pt/γ-Al/Si(111)を用いた。PZT薄膜の成膜にはゾルゲル法を用いた。ゾルゲル法のプロセスは、図25に示すものとし、このプロセスを13回行い、膜厚1.3μmのPZT薄膜を成膜した。基板のサイズは2センチ角である。
【0081】
Pt/γ-Al/Si(111)基板上にPZT薄膜を成膜したものは、1層目のRTAプロセス中にPZT-Pt界面で剥離が発生した。その他の基板では、剥離やクラックは見られなかった。図26にPZT薄膜のXRDパターンの測定結果を示す。図23(a)に示すPt(111)/Ti/SiO/Si(001)基板上のPZT薄膜は、PZT(111)に優勢配向しているが、その他のペロブスカイト相のピークが観測され、多結晶膜であった。これに対し、SrRuO/Pt/γ-Al/Si(111)基板上のPZT薄膜は、PZT(111)のピークが観測され、PZT{220}のΦスキャンから面内に6回の対称性をもつエピタキシャル膜であることがわかった。また、PZT(111)ピークのロッキングカーブの測定結果より、Pt(111)/Ti/SiO2/Si(001)基板上で約16°、SrRuO/Pt/γ-Al/Si(111)基板上で約10°であった。
【図面の簡単な説明】
【0082】
【図1】本発明に係る第1実施形態の全体構成を示す断面図である。
【図2】本発明に係る第1実施形態のLaNiOの結晶構造を説明するための図である。
【図3】本発明に係る第2実施形態の全体構成を示す断面図である。
【図4】本発明に係る第1実施形態のSrRuOの結晶構造を説明するための図である。
【図5】本発明に係る第3実施形態の全体構成を示す断面図である。
【図6】本発明に係る実施例1のγ-Al膜のRHEEDパターンである。
【図7】本発明に係る実施例1のゾルゲル法によるLNO膜のプロセスを説明するためのフローチャートである。
【図8】本発明に係る実施例1のスピンコーティング条件を示す図である。
【図9】本発明に係る実施例1のXRDパターンおよびロッキングカーブを示す図である。
【図10】本発明に係る実施例1のLNO膜の抵抗率の測定結果である。
【図11】本発明に係る実施例1のXRDパターンおよびロッキングカーブを示す図である。
【図12】本発明に係る実施例1のLNO膜の抵抗率の測定結果である。
【図13】本発明に係る実施例1のゾルゲル法によるPZT薄膜のプロセスを説明するためのフローチャートである。
【図14】本発明に係る実施例1のXRDパターンを示す図である。
【図15】本発明に係る実施例1のリーク電流特性をの測定結果である。
【図16】本発明に係る実施例1の焦電特性の測定結果である。
【図17】本発明に係る実施例2のSrRuO膜のRHEEDパターンである。
【図18】本発明に係る実施例2のSrRuO膜のRHEEDパターンである。
【図19】本発明に係る実施例2のXRDパターンを示す図である。
【図20】本発明に係る実施例2のXRDパターンを示す図である。
【図21】本発明に係る実施例3のSrRuOのRHEEDパターンである。
【図22】本発明に係る実施例3のSrRuOのRHEEDパターンである。
【図23】本発明に係る実施例3のXRDパターンを示す図である。
【図24】本発明に係る実施例3のXRDパターンを示す図である。
【図25】本発明に係る実施例3のゾルゲル法によるPZT薄膜のプロセスを説明するためのフローチャートである。
【図26】本発明に係る実施例3のXRDパターンを説明するための図である。
【符号の説明】
【0083】
2 MFMIS構造薄膜
4 シリコン基板
6 γ-Al単結晶膜
8 LaNiO
10 PZT薄膜
12 Pt膜
14 MFMIS構造薄膜
16 シリコン基板
18 γ-Al単結晶膜
20 SrRuO
22 PZT薄膜
24 Pt膜
26 MFMIS構造薄膜
28 シリコン基板
30 γ-Al単結晶膜
32 Pt膜
34 SrRuO
36 PZT薄膜
38 Pt膜
図面
【図1】
0
【図3】
1
【図5】
2
【図7】
3
【図8】
4
【図10】
5
【図12】
6
【図13】
7
【図14】
8
【図15】
9
【図16】
10
【図19】
11
【図20】
12
【図23】
13
【図24】
14
【図25】
15
【図26】
16
【図2】
17
【図4】
18
【図6】
19
【図9】
20
【図11】
21
【図17】
22
【図18】
23
【図21】
24
【図22】
25