TOP > 国内特許検索 > 非絶縁形コンバータ > 明細書

明細書 :非絶縁形コンバータ

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第4552015号 (P4552015)
公開番号 特開2008-072834 (P2008-072834A)
登録日 平成22年7月23日(2010.7.23)
発行日 平成22年9月29日(2010.9.29)
公開日 平成20年3月27日(2008.3.27)
発明の名称または考案の名称 非絶縁形コンバータ
国際特許分類 H02M   3/155       (2006.01)
FI H02M 3/155 H
請求項の数または発明の数 1
全頁数 8
出願番号 特願2006-248974 (P2006-248974)
出願日 平成18年9月14日(2006.9.14)
審査請求日 平成19年9月27日(2007.9.27)
特許権者または実用新案権者 【識別番号】304028726
【氏名又は名称】国立大学法人 大分大学
発明者または考案者 【氏名】西嶋 仁浩
審査官 【審査官】服部 俊樹
参考文献・文献 特開2006-262602(JP,A)
特開平8-228486(JP,A)
調査した分野 H02M 3/155
特許請求の範囲 【請求項1】
1次巻線と2次巻線をそれぞれに巻装した第1および第2のトランスと、分圧用コンデンサと、第1および第2のスイッチ素子を備えて形成したスイッチング手段と、前記スイッチ素子をスイッチングさせるスイッチ制御手段と、第1および第2の整流素子を備えて形成した整流手段と、出力平滑コンデンサとを備え、前記第1および第2のスイッチ素子を駆動する際に位相差を持たせ、かつ、時比率を0から0.5までの範囲に制限して、第1の期間において第1のスイッチ素子のみをオンさせ、第2の期間において第1及び第2のスイッチ素子を両方ともオフさせ、第3の期間において第2のスイッチ素子のみをオンさせ、第4の期間において第1及び第2のスイッチ素子を両方ともオフさせる一連の制御を繰り返して、前記第1および第2のトランスの1次巻線と分圧用コンデンサとからなる直列回路を、前記第1の期間に入力電源と前記第1のトランスに巻装された2次巻線および出力平滑コンデンサとに直列接続させ、ならびに、前記第3の期間に前記第2のトランスに巻装された2次巻線と出力平滑コンデンサとに直列接続させて、前期第1および第2のトランスに2相の励磁電流を生成し、これらの励磁電流が前記整流手段によって整流することで直流電圧を負荷に供給することを特徴とする非絶縁形コンバータ。
発明の詳細な説明 【技術分野】
【0001】
本発明は、非絶縁形コンバータに関し、比較的大幅に電圧変換する場合において、高効率、低出力電圧リップル特性を実現するための技術に関する。
【背景技術】
【0002】
周知のように、電圧を降圧する場合には、図12に示す降圧形コンバータが広く用いられている。
また、降圧形コンバータを図13に示すように並列接続し、位相をずらしてスイッチングさせる多相方式は、出力電圧リップルの低減や、負荷応答特性の向上のために広く利用されている。
【発明の開示】
【発明が解決しようとする課題】
【0003】
しかし、降圧形コンバータは、降圧比が大きくなるほどに電力効率が低下する傾向にあるため、電圧を大幅に降圧する用途には不向きである。また、出力電圧リップルについても、降圧比が大きくなるほどに増加する傾向にあるため、並列接続する相数を増やさざるを得ない。なお、多相方式では、各相の電流にバラツキが生じる問題もあり、電流をバランスさせる制御回路が必要不可欠となる。
【課題を解決するための手段】
【0004】
本発明における非絶縁形コンバータは、1次巻線と2次巻線をそれぞれに巻装した第1および第2のトランスと、分圧用コンデンサと、第1および第2のスイッチ素子を備えて形成したスイッチング手段と、前記スイッチ素子をスイッチングさせるスイッチ制御手段と、第1および第2の整流素子を備えて形成した整流手段と、出力平滑コンデンサとを備え、前記第1および第2のスイッチ素子を駆動する際に位相差を持たせ、かつ、時比率を0から0.5までの範囲に制限することで、第1の期間において第1のスイッチ素子のみをオンさせ、第2の期間において第1及び第2のスイッチ素子を両方ともオフさせ、第3の期間において第2のスイッチ素子のみをオンさせ、第4の期間において第1及び第2のスイッチ素子を両方ともオフさせる一連の制御を繰り返すことで、前記第1および第2のトランスの1次巻線と分圧用コンデンサとからなる直列回路を、前記第1の期間に入力電源と前記第1のトランスに巻装された2次巻線および出力平滑コンデンサとに直列接続させ、ならびに、前記第3の期間に前記第2のトランスに巻装された2次巻線と出力平滑コンデンサとに直列接続させることで、前期第1および第2のトランスに2相の励磁電流を生成し、これらの励磁電流が前記整流手段によって整流されることで直流電圧を負荷に供給することを特徴とする。
【0005】
本発明における2相式のスイッチングコンバータの構成する具体的な回路構成例は複数存在しており、以下で述べる回路例に限定されるものではない。
【発明の効果】
【0006】
本発明における非絶縁形コンバータは、トランスの巻数比を大きく取らなくても、大幅な電圧変換率が得られる。また、出力電圧リップルの低減、スイッチ素子や整流素子における損失やサージの低減が可能である。さらに、2つのトランスを流れる電流が自動的にバランスされるため、電流バランスのための制御回路が不要である。
【発明を実施するための最良の形態】
【0007】
発明を実施するための最良の形態については本発明の実施例により詳細に説明する。
【実施例1】
【0008】
図1に本発明における非絶縁形コンバータの回路例を示す。このコンバータは、タップドインダクタコンバータを2相構成にしたものに似ている。1相目のコンバータは,1次巻線np1と2次巻線ns1を持つトランスT1,スイッチ素子S1,ダイオードD1で構成され,2相目のコンバータは,1次巻線np2と2次巻線ns2を持つトランスT2,スイッチ素子S2,ダイオードD2で構成される.また,1次巻線np1,np2と直列に,分圧用コンデンサCiが接続され,出力に平滑コンデンサCoが接続される.なお、Viは直流電源、Rは負荷である。
【0009】
制御回路は、スイッチ素子S1とS2に位相差を持たせてオン/オフさせる。ただし、これらのスイッチの時比率は、0≦D <0.5の範囲内(時比率D:スイッチング周期に対するスイッチオン期間の割合)に制限される。これにより、順に、スイッチ素子S1のみオン、両方のスイッチ素子がオフ、スイッチ素子S2のみオン、両方のスイッチ素子がオフ、を繰り返す。なお、出力電圧リップルを最小にする最良の形態としては、理論的には、スイッチ素子S1とS2の時比率を同じにし、位相差を180°にした時である。図2~図4に本実施例の各スイッチング状態における等価回路を示し、図5に回路各部の電圧電流波形を示す。
JP0004552015B2_000002t.gif
【0011】
JP0004552015B2_000003t.gif
【0012】
JP0004552015B2_000004t.gif
【0013】
JP0004552015B2_000005t.gif
【0014】
JP0004552015B2_000006t.gif
【0015】
本発明のコンバータの定常解析を行う。なお、それぞれのトランスの1次巻線の巻数をn1、2次巻線の巻数をn2とする。また、スイッチ素子のオン時間をTon、オフ時間をToffとする。
JP0004552015B2_000007t.gif
【0016】
【数1】
JP0004552015B2_000008t.gif
ここで、トランスT2の2次巻線ns2には出力電圧Voが加わっているので、トランスT2の1次巻線電圧Vnp2は、トランスの巻数比に比例した値
【0017】
【数2】
JP0004552015B2_000009t.gif
となる。数2を数1に代入すれば、
【0018】
【数3】
JP0004552015B2_000010t.gif

また、スイッチ素子S1がオフの期間、つまり、t1からt4までの期間では、磁束の減少量が次の数4式で得られる。
【0019】
【数4】
JP0004552015B2_000011t.gif

【0020】
【数5】
JP0004552015B2_000012t.gif
ここで、トランスT1の2次巻線ns1には出力電圧Voが加わっているので、トランスT1の1次巻線電圧Vnp1は、トランスの巻数比に比例した値
【0021】
【数6】
JP0004552015B2_000013t.gif
となる。数6を数5に代入すれば、数7となり
【0022】
【数7】
JP0004552015B2_000014t.gif
スイッチ素子S2がオフの期間、つまり、t1からt2までとt3からt4までを合わせた期間では、次の数8式が得られる。
【0023】
【数8】
JP0004552015B2_000015t.gif
また、磁束の連続性から、
【0024】
【数9】
JP0004552015B2_000016t.gif

【0025】
【数10】
JP0004552015B2_000017t.gif
であるから、これらの式から、数11が数12が得られる。
【0026】
【数11】
JP0004552015B2_000018t.gif

【0027】
【数12】
JP0004552015B2_000019t.gif

【0028】
JP0004552015B2_000020t.gif
【0029】
図1に示した本実施の形態を評価するために、以下の回路パラメータで実験を行った。
Vi:140V 、Vo:12 V、Ci:4.4μF、Co:282μF、各トランスの1次巻線 np1、np2:6巻、トランスの1次巻線ns1、ns2:5巻、トランスの励磁インダクタンスLm1,Lm2:8μH、スイッチング周波数: 200 kHz。
図6に、時比率に対する電圧変換率の関係を示すが、本発明におけるコンバータは、トランスの巻数比が1:1の場合において、従来の降圧形コンバータに比べて4倍の降圧比が得られている。図7に、スイッチ素子であるMOSFET S1、S2のドレイン・ソース間電圧波形を示し、図8に、整流素子であるダイオードD1、D2のアノード・カソード間電圧波形を示す。従来の降圧形コンバータでは、スイッチ素子や整流素子にかかる耐圧が電源電圧Viと同じ値となるのに対して、本発明におけるコンバータでは、スイッチ素子や整流素子に加わる電圧が電源電圧より低く抑えられる。そのため、スイッチング損失やスイッチングサージを低減でき、また、低耐圧の部品も利用できる。図9に、従来の2相式降圧形コンバータとの効率の比較を示すが、8%前後の大幅な改善が見られている。図10に電流リップルの波形を示す。従来の2相式降圧形コンバータが最大6.2Aのリップルがあるのに対し、図1の実施例では、1.8Aへ削減できている。図11に,2.5A負荷時における各相の2次巻線電流波形を示すが,電流にバラツキが生じていないことがわかる.
【産業上の利用可能性】
【0030】
本発明は、前記手段とするコンバータ構成によって、大きな降圧比を必要とする用途に対して、スイッチング損失やサージの削減、出力電圧リップルの低減、トランスを流れる電流の自動バランスが可能となるため、この種産業に多大な貢献を呈するものである。
【図面の簡単な説明】
【0031】
【図1】実施例1の回路図である。
【図2】実施例1の回路において、t0からt1までの期間における等価回路を示す図である。
【図3】実施例1の回路において、t1からt2までの期間、および、t3からt4までの期間における等価回路を示す図である。
【図4】実施例1の回路において、t3からt4までの期間における等価回路を示す図である。
【図5】回路各部の電圧電流波形図である。
【図6】実施例1の回路と従来の降圧形コンバータとの、時比率と電圧変換率との関係を示す図である。
【図7】実施例1の回路と従来の降圧形コンバータとの、スイッチ素子のドレイン・ソース間電圧を示す図である。
【図8】実施例1の回路と従来の降圧形コンバータとの、整流素子のアノード・カソード間電圧を示す図である。
【図9】実施例1の回路と従来の2相式降圧形コンバータとの、効率の比較を示す図である。
【図10】実施例1の回路と従来の2相式降圧形コンバータとの、出力平滑コンデンサの電流リップルの比較を示す図である。
【図11】実施例1の回路の、各トランスを流れる電流波形を示す図である。
【図12】従来の降圧形コンバータの回路図を示す。
【図13】従来の降圧形コンバータを並列接続した多相方式の回路図を示す。
【符号の説明】
【0032】
Vi 入力直流電源
S1、S2、 スイッチ素子
Ci、Co コンデンサ
T1、T2 トランス
np1、np2 トランスの1次巻線
ns1、ns2 トランスの2次巻線
D1、D2 ダイオード
R 負荷
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9
【図11】
10
【図12】
11
【図13】
12