TOP > 国内特許検索 > 高電圧電力用半導体装置 > 明細書

明細書 :高電圧電力用半導体装置

発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2013-251338 (P2013-251338A)
公開日 平成25年12月12日(2013.12.12)
発明の名称または考案の名称 高電圧電力用半導体装置
国際特許分類 H01L  29/861       (2006.01)
H01L  29/868       (2006.01)
H01L  29/78        (2006.01)
H01L  29/06        (2006.01)
H01L  21/329       (2006.01)
FI H01L 29/91 D
H01L 29/78 652N
H01L 29/06 301S
H01L 29/06 301V
H01L 29/06 301D
H01L 29/91 B
請求項の数または発明の数 4
出願形態 OL
全頁数 15
出願番号 特願2012-123461 (P2012-123461)
出願日 平成24年5月30日(2012.5.30)
発明者または考案者 【氏名】大村 一郎
【氏名】瀬戸 康太
【氏名】附田 正則
出願人 【識別番号】504174135
【氏名又は名称】国立大学法人九州工業大学
個別代理人の代理人 【識別番号】100099508、【弁理士】、【氏名又は名称】加藤 久
【識別番号】100093285、【弁理士】、【氏名又は名称】久保山 隆
審査請求 未請求
要約 【課題】無駄なスペースが少なく、形成が容易で加工工程時間が短い高電圧電力用半導体装置を提供する。
【解決手段】第1の第1導電型半導体層(高抵抗N-層)1と、その一方の面に選択的に形成された第1の第2導電型層(P層)2と、他方の面に形成された第2の第1導電型層(N+層)3と、第1の第2導電型層2に接して形成されたトレンチ4と、トレンチ4内の絶縁体5と、トレンチ4の側壁ならびに底部に形成された第2の第2導電型層(P層)6と、トレンチ4の底部に選択的に形成された第3の第1導電型層(N+層)7とを有する高電圧電力用半導体装置。第3の第1導電型層7により空乏層が第1の第1導電型半導体層1の終端部まで広がらず、終端距離が短くなるため、第1導電型半導体層1の終端部をカットし、半導体装置の幅を小さくすることができる。
【選択図】 図1
特許請求の範囲 【請求項1】
第1の第1導電型半導体層と、
前記第1の第1導電型半導体層の一方の面に選択的に形成された第1の第2導電型層と、
前記第1の第1導電型半導体層の他方の面に形成された第2の第1導電型層と、
前記第1の第2導電型層に接して前記第1の第1導電型半導体層に形成されたトレンチと、
前記トレンチ内に充填された絶縁体と、
前記トレンチの側壁ならびに底部に形成された第2の第2導電型層と、
前記第2の第2導電型層と離隔し、前記トレンチの側壁または底部に実質的に接して形成された第3の第1導電型層と
を有する高電圧電力用半導体装置。
【請求項2】
前記トレンチ内に充填される絶縁体は、有機物あるいは有機物を含む材料である請求項1記載の高電圧電力用半導体装置。
【請求項3】
前記トレンチの深さは、前記第1の第1電動型半導体層の厚さに対し0.3~0.4である請求項1または2に記載の高電圧電力用半導体装置。
【請求項4】
前記トレンチ内に充填される絶縁体の誘電率は、比誘電率が2.65~11.7の範囲である請求項1から3のいずれかの項に記載の高電圧電力用半導体装置。
発明の詳細な説明 【技術分野】
【0001】
本発明は、たとえば600~1200Vで使用されるパワー半導体等の、高電圧電力用半導体装置に関する。
【背景技術】
【0002】
電力用半導体装置、特に小型チップ用の高電圧電力用半導体装置の小型化のネックとなっているのは、チップの終端部領域の寸法の問題である。
【0003】
パワー半導体では、シリコンチップ内部に高電界部分を有する構造になっているが、図13(平面図(a)、終端部領域の拡大断面図(b)、終端部領域の拡大平面図(c))に示すように、チップ20における回路部21の周辺の端部付近(終端部22)では、高電界をチップ20の表面に逃がすためにガードリング23と呼ばれるリング状のP型層を形成する構造が用いられている(例えば、非特許文献1参照。)。しかし、このガードリング構造は、高電圧を段階的に低くするために複数の同心状のリングを設ける必要があるために、広いスペースがとられ、チップ20の小型化の障壁となっている。このスペースを削減するために、チップ終端部にトレンチを形成する研究が多くなされている(例えば、非特許文献2~4参照。)。
【0004】
トレンチ終端の構造は、図13(d)に示すように、チップ20における回路部21の終端部に、電圧保持をしている際(電流を流さないオフ状態)に空乏層が広がる高抵抗層の厚さとほぼ同じ深さのトレンチ(溝)24を形成したものである。
【0005】
また、特許文献1では、パワー半導体の終端部分に、高電圧が掛かる高抵抗層(低濃度層)をほぼ貫通する形でトレンチが形成されている。
【0006】
特許文献2に開示されたパワー半導体では、終端部に形成したトレンチの内部に多結晶シリコン等の導電体を形成した構造となっており、高電圧では十分な耐圧が得られない。
【先行技術文献】
【0007】

【特許文献1】米国特許第7855415号明細書
【特許文献2】米国特許第6833584号明細書
【0008】

【非特許文献1】M. Adler et al. "Theory and Breakdown Voltage for Planar Devices with a Single Field Limiting Ring", IEEE Transactions on Electron Devices, Vol.24, No.2, pp.107-113, Feb. 1977.
【非特許文献2】R. Kamibaba et al. "Design of trench termination for High Voltage Device", Proc. of ISPSD 2010, pp. 107-110, 2010.
【非特許文献3】D. Dragomirescu et al. "Novel Concepts High Voltage Junction Termination Techniques Using Very Deep Trenches", Proc. of Semiconductor Conference 1999, pp.67-70, 1999.
【非特許文献4】W. Hsu et al. "Innovative Designs Enable 300-V TMBS with Ultra-low On-state Voltage and Fast Switching Speed", Proc. of ISPSD 2011, pp80-83, 2011.
【非特許文献5】T.Drabe et al. "Theoretical Investigation of Planer Junction Termination", Solid-State Electronics, Vol.39, No. 3, pp. 323-328, Mar. 1996.
【発明の概要】
【発明が解決しようとする課題】
【0009】
最近のパワー半導体では、高性能化のためにウエハ(チップ)の薄化が進んでおり(例えば、ウエハ表面の構造が5~6ミクロン、高抵抗層が40~120ミクロン、裏面の構造が数μm)、特に600V以上のIGBTやPiNダイオードでは高抵抗層の厚さがチップの厚さのほとんどを占めるようになってきている。
【0010】
このような深いトレンチを形成する場合には、次のような問題点がある。
(1)高抵抗層とほぼ同じ深さのトレンチをウエハ上に形成すると、部分的にウエハの非常に薄い部分が形成され、ウエハが構造的に弱くなり工程途中で割れてしまう。
【0011】
(2)深いトレンチを形成すると、加工時間が長く、トレンチ形成工程のコストが増大する。
【0012】
(3)トレンチ形成後に絶縁体でトレンチを埋め戻す際、トレンチが深いと部分的に埋まらない部分が形成される。特に有機物をコーター(ウエハを回転させ、硬化前の液体状の有機物をウエハ前面に塗布する装置)でトレンチ内に埋め込む際、ボイドが発生する。
【0013】
(4)高電界がトレンチ内部の絶縁体を透過して、トレンチの反対側まで染み出すことにより、電界がチップ端面(ダイシング工程後のチップの切り口)における、ダイシング工程で形成された破砕層(結晶構造が破壊された部分)に近づくことにより、リーク電流が発生する。
【0014】
そこで本発明は、無駄なスペースが少なく、形成が容易で加工工程時間が短い高電圧電力用半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0015】
前記課題を解決するため、本発明の高電圧電力用半導体装置は、
第1の第1導電型半導体層と、
前記第1の第1導電型半導体層の一方の面に選択的に形成された第1の第2導電型層と、
前記第1の第1導電型半導体層の他方の面に形成された第2の第1導電型層と、
前記第1の第2導電型層に接して前記第1の第1導電型半導体層に形成されたトレンチと、
前記トレンチ内に充填された絶縁体と、
前記トレンチの側壁ならびに底部に形成された第2の第2導電型層と、
前記第2の第2導電型層と離隔し、前記トレンチの側壁または底部に実質的に接して形成された第3の第1導電型層と
を有することを特徴とする。
【0016】
本発明においては、第2の第2導電型層と離隔し、トレンチの側壁または底部に実質的に接して第3の第1導電型層が形成されているので、この第3の第1導電型層により空乏層が第1の第1導電型半導体層の終端部まで広がらず、終端距離が短くなるため、第1導電型半導体層の終端部をカットし、半導体装置の幅を小さくすることができる。
【0017】
前記トレンチ内に充填される絶縁体は、有機物あるいは有機物を含む材料であることが好ましい。
【0018】
前記トレンチの深さは、第1の第1電動型半導体層の厚さに対し0.3~0.4であることが好ましい。
【0019】
前記トレンチ内に充填される絶縁体の誘電率は、比誘電率が2.65~11.7の範囲であることが好ましい。
【発明の効果】
【0020】
本発明により、無駄なスペースが少なく、形成が容易で加工工程時間が短い高電圧電力用半導体装置が得られる。
【図面の簡単な説明】
【0021】
【図1】本発明の実施の形態に係る高電圧電力用半導体装置の構成図である。
【図2】高電圧電力用半導体装置の電位分布および空乏層の形状を比較したもので、(a)はトレンチの底部に第3の第1導電型層を形成した本実施の形態の場合、(b)は第3の第1導電型層を形成していない場合を示す。
【図3】トレンチ4の左右の表面で異なる電圧をとる素子の例を示す構成図である。
【図4】本発明の実施の形態において、第1の第1導電型半導体層の長さLiをパラメータとしたときの標準化最小終端長と標準化トレンチ深さの関係を示すグラフである。
【図5】本発明の実施の形態において、絶縁体の比誘電率εrをパラメータとしたときの標準化最小終端長と標準化トレンチ深さの関係を示すグラフである。
【図6】本発明の実施の形態において、トレンチの深さDT=55μmのときに、トレンチ底部の距離(終端長)WTを変えたときのP-層のドーズ量(不純物総量)と耐圧との関係を示すグラフである。
【図7】本発明の実施の形態において、トレンチの深さDT=15μmのときに、トレンチ終端長WTを変えたときのP-層のドーズ量(不純物総量)と耐圧との関係を示すグラフである。
【図8】本発明の実施の形態において、トレンチの深さDTを変えたときのトレンチ終端長WTと耐圧との関係を示すグラフである。
【図9】本発明の実施の形態において、耐圧を変えたときの、トレンチ最小終端長とトレンチの深さDTとの関係を示すグラフである。
【図10】本発明の実施の形態において、トレンチの深さDTとトレンチ終端長WTを変えたときのトレンチ終端部の電位分布および空乏層の形状を示す説明図である。
【図11】本発明の実施の形態において、トレンチ終端長WTとトレンチにおける最大電界強度との関係を示すグラフである。
【図12】本発明の実施の形態に係る高電圧電力用半導体装置の製造工程を示す説明図である。
【図13】従来技術の説明図である。
【発明を実施するための形態】
【0022】
以下、本発明の実施の形態を、図面を参照しながら説明する。
図1は、実施の形態を示す構成図であり、半導体装置としてダイオード構造で記載している。

【0023】
図1において、実施の形態に係る高電圧電力用半導体装置は、第1の第1導電型半導体層(本例では高抵抗N-層)1と、その一方の面に選択的に形成された第1の第2導電型層(本例ではP層)2と、他方の面に形成された第2の第1導電型層(本例ではN+層)3と、第1の第2導電型層2に接して形成されたトレンチ4と、トレンチ4内の絶縁体5と、トレンチ4の側壁ならびに底部に形成された第2の第2導電型層(本例ではP層)6と、トレンチ4の底部に選択的に形成された第3の第1導電型層(本例ではN+層)7とを有している。第1の第2導電型層2に接してアノード電極が形成され、第2の第1導電型層3に接してカソード電極が形成されている。また、絶縁体5の表面には絶縁層としてSiO2層が形成されている。なお、図1の右側の部分が終端部である。

【0024】
絶縁体5の材料としては、シリコン酸化物等の無機材料や、シリカと樹脂の混合物、またポリイミドやBCB(ベンゾシクロブテン)樹脂などの有機材料または有機材料を混合した材料を用いることができる。後者の有機材料または有機材料を混合した材料は、塗布や形成での温度が低く、不純物の拡散などのデバイス構造への影響が無く、応力等による形成後のウエハの反りが少ないという利点がある。

【0025】
図1の上部の第1の第2導電型層(P層)2は、デバイス構造によってIGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal Oxide Semiconductor Field Effect Transistor)の構造に変更できる。

【0026】
図2は、トレンチ4の底部に第3の第1導電型層(N+層)7を形成した本実施の形態の場合(a)と、第3の第1導電型層(N+層)7を形成していない場合(b)について、電位分布および空乏層の形状を比較したものである。第3の第1導電型層(N+層)7を形成していない場合は、図2(b)に示すように空乏層がチップの終端側に向かって広がり、実質的に電界を終端する距離(トレンチ左端から空乏層の広がった距離)が長くなっている。一方、第3の第1導電型層(N+層)7を形成している構造では、図2(a)に示すように空乏層が広がっておらず、終端距離をさらに短くすることができる。

【0027】
なお本構造は、素子分離にも活用でき、トレンチ4の左右の表面で異なる電圧をとる素子を配置することができる。例えば、P/Nが反対の構造で図3のように、p+基板11の上にp-エピタキシャル成長層12と埋め込みn+層13があり、トレンチ14と、トレンチ14の底部および側壁に形成されたn-層15と、空乏層を止めるp+層16がトレンチ14の底部に選択的に形成されている構造では、トレンチ14を挟んだ両側の領域A,Bに、それぞれ、接地電圧の異なるICなどが形成可能である。このような構造は例えば、高電圧インバータに用いられるIGBTのゲート駆動回路で、ハイサイド駆動ICとローサイド駆動ICを同一チップ上に形成することを可能とする。この構造では、従来の分離に比べ高電圧が容易に実現でき、また分離した部分同士での容量結合成分が非常に小さくなるので、2つの部分の電位が瞬時に大きく変化して高いdV/dtを発生しても、誤動作等の可能性が少ないというメリットもある。また従来のSOI(Silicon on Insulator)技術による分離技術に比べてもコストが安いという利点がある。

【0028】
図4は、理想耐圧(終端構造がない1次元構造)の90%の耐圧が確保できる構造パラメータを、高抵抗層(第1の第1導電型半導体層1)の長さLiに対する比率で表している。ただしトレンチ4内に絶縁体5を埋め込んだと想定している。絶縁体5は有機物を想定し比誘電率εrを2.65としている。この解析結果は、比誘電率εrが2.5~3.5程度でも大きく変化しないことを示している。本結果より、高抵抗層(第1の第1導電型半導体層1)の長さLiが異なっていても、90%の耐圧を得る構造の比率はほとんど変化しない。

【0029】
高抵抗層(第1の第1導電型半導体層1)の長さLiに対する、表面P型層(第1の第2導電型層2)下からのトレンチ4の深さDTの比率DT/Liが0.5のとき、トレンチ4の表面P層(第2の第2導電型層6)側からトレンチ4の底部のN+層(第3の第1導電型層7)までの距離(終端長)WTとLiとの比WT/Liは0.3以上、DT/Liが0.32のときWT/Liは1.1以上、DT/Liが0.15のときWT/Liが2.4以上であることが望ましく、このようにトレンチ4の深さDT、終端長WTを設計することで、安定して理想耐圧の90%以上の耐圧を得ることができる。

【0030】
図5は、トレンチ4に充填する絶縁体5の比誘電率εrに対する、理想耐圧90%を得る構造パラメータを示している。この例では、εr=11.7の誘電体(シリコンと同じ絶縁体を想定して計算しているが、例えば、高誘電率無機材料を樹脂に混合した材料)と、εr=2.65の誘電体(例えばBCBやシリコーン)の2つのケースを示している。それぞれの比誘電率εrで、標準化最小終端長WT/Liに対する標準化トレンチ深さDT/Liが大きく変化するが、DT/Liが0.3~0.4の範囲であれば、絶縁体5の比誘電率εrが大きく異なっても設計の変更が不要となる。たとえば、トレンチ4内への埋め込み絶縁体4の材料の変更や、有機物の中に無機物のパーティクルを入れて埋め込み物の絶縁性能や長期信頼性を向上させるような場合は、この範囲の設計値が妥当である。また、絶縁体5の絶縁物が経年変化して比誘電率が変わっても、理想耐圧はほとんど変わらない。

【0031】
図6および図7は、トレンチの深さDT=55μmおよびDT=15μmのときの、耐圧に対するRESURF効果を示している。ここで、RESURF効果とは、特定の構造とすることにより、平面接合で予想されるPN接合の耐圧よりも高い耐圧を実現できることを言う。これらの図において、最適なP-層のドーズ量(不純物総量)は、トレンチの深さDTと長さWTによって変化している。

【0032】
図8は、各トレンチ構造の耐圧を、表1に示されるDTとWTの各組み合わせについて、プロットしたものである。図8には、理想平面接合終端の計算結果(Drabe's result:前掲非特許文献5参照)もプロットされている。

【0033】
【表1】
JP2013251338A_000003t.gif

【0034】
110μmの長さのi層についての一次元PiNダイオード構造の理想的な耐圧は1526Vであり、各トレンチの深さに対する最小終端長は、理想耐圧の90%かそれ以上の耐圧を満足する長さによって決まる。それより浅いトレンチについては、推定値である。

【0035】
トレンチ深さと最小終端長のトレード・オフ曲線を図9に示す。この曲線は、より浅いトレンチであっても、最小終端長を十分に短縮することを示している。特に、この図から、95μmから55μmまでトレンチ深さを短縮させても、終端長においてはほんの小さな増加にしかならないこと、すなわち、i層の半分の深さのトレンチでも終端長が十分短縮されることがわかる。

【0036】
前掲の図5の曲線は、図10(a)~(d)に示す、4つの異なるトレンチ深さについて裏付けられる。これらの構造は、理想耐圧の90%以上の耐圧およびトレンチの外側への減衰層拡張の抑制をうまく示している。深いトレンチ構造および半分の深さの構造は、終端長の相当の短縮をうまく実現している。一方、図11に示すように、トレンチ充填材(絶縁体)内部における電界は、最小終端長の減少に伴って増加している。
これにより、深さ比率0.3~0.4が、絶縁体中の電界も緩和しつつ最小終端長を短縮することが両立でき、信頼性の高く、デッドスペースの少ない電力用半導体を提供することができる。

【0037】
本実施の形態における第2の第2導電型層6および第3の第1導電型層7の形成工程を図12に示す。
(1)まず、図12(a)に示す第1の第1導電型半導体層1の上面に第1の第2導電型層2を形成し、下面に第2の第1導電型層3を形成した基板に対し、上面よりRIE(Reactive Ion Etching)を行ってトレンチ4を形成する(図12(b)参照)。
(2)次いで、図12(c)に示すように、マスクによるホウ素のインプランテーション(斜めインプランテーション)を行い、第2の第2導電型層6を形成する。
(3)次に、図12(d)に示すように、ステンシルマスク10を用いて、スリット10aを通して第2の第2導電型層6の目標箇所にイオン(リン)を注入し、第3の第1導電型層の種8を形成する。
(4)次いで、図12(e)に示すように、熱拡散により種8を第1の第1導電型半導体層1に拡散させ、第3の第1導電型層7を形成する。
(5)最後に、図12(f)に示すように、コーターによる絶縁体塗布とエッチングにより、トレンチ4内部に絶縁体4を充填する。
このようにして、トレンチ4の底部に第3の第1導電型層7を形成することができる。

【0038】
以上の実施の形態においては、第3の第1導電型層7をトレンチ4の底部の終端部側に形成した例を示したが、この場所に限らず、トレンチ4の底部の左端よりWT以上離れていれば、トレンチ4の底部(またはコーナー)のいずれの場所に形成しても構わない。

【0039】
さらに、本実施の形態では、第1導電型をN型半導体、第2導電型をP型半導体としたが、逆に、第1導電型をP型半導体、第2導電型をN型半導体としてもよい。
【産業上の利用可能性】
【0040】
本発明は、無駄なスペースが少なく、形成が容易で加工工程時間が短い高電圧電力用半導体装置として、モータやエアコン等のドライブ用半導体装置、240V電源仕様の電気機器の電源等に好適に利用することができる。
【符号の説明】
【0041】
1 第1の第1導電型半導体層
2 第1の第2導電型層
3 第2の第1導電型層
4 トレンチ
5 絶縁体
6 第2の第2導電型層
7 第3の第1導電型層
10 ステンシルマスク
11 p+基板
12 p-エピタキシャル成長層
13 埋め込みn+
14 トレンチ
15 n-
16 p+
図面
【図2】
0
【図4】
1
【図10】
2
【図12】
3
【図1】
4
【図3】
5
【図5】
6
【図6】
7
【図7】
8
【図8】
9
【図9】
10
【図11】
11
【図13】
12