TOP > 国内特許検索 > SiC半導体素子およびその作製方法 > 明細書

明細書 :SiC半導体素子およびその作製方法

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第5610492号 (P5610492)
登録日 平成26年9月12日(2014.9.12)
発行日 平成26年10月22日(2014.10.22)
発明の名称または考案の名称 SiC半導体素子およびその作製方法
国際特許分類 H01L  29/78        (2006.01)
H01L  29/12        (2006.01)
H01L  21/336       (2006.01)
H01L  21/316       (2006.01)
FI H01L 29/78 652T
H01L 29/78 652K
H01L 29/78 658F
H01L 21/316 S
H01L 29/78 301G
請求項の数または発明の数 11
全頁数 24
出願番号 特願2011-545956 (P2011-545956)
出願日 平成22年12月13日(2010.12.13)
国際出願番号 PCT/JP2010/007231
国際公開番号 WO2011/074237
国際公開日 平成23年6月23日(2011.6.23)
優先権出願番号 2009285561
優先日 平成21年12月16日(2009.12.16)
優先権主張国 日本国(JP)
審査請求日 平成25年11月11日(2013.11.11)
特許権者または実用新案権者 【識別番号】504143441
【氏名又は名称】国立大学法人 奈良先端科学技術大学院大学
発明者または考案者 【氏名】矢野 裕司
【氏名】岡本 大
個別代理人の代理人 【識別番号】110000822、【氏名又は名称】特許業務法人グローバル知財
審査官 【審査官】大橋 達也
参考文献・文献 特開2005-136386(JP,A)
特開2007-287992(JP,A)
特開2002-185015(JP,A)
特開2002-222950(JP,A)
調査した分野 H01L 29/12
H01L 21/316
H01L 21/336
H01L 29/78
特許請求の範囲 【請求項1】
少なくともSiC半導体基板と、基板に接する絶縁膜を備える半導体素子において、前記絶縁膜にリンを含み、前記SiC半導体基板と前記絶縁膜との界面のリンの密度が1×1021cm-3以上であり、前記SiC半導体基板と前記絶縁膜との界面の界面準位密度が、伝導帯端からのエネルギーが0.2~0.6eVの範囲で1×1011cm-2eV-1以下であることを特徴とするSiC半導体素子。
【請求項2】
前記半導体素子のチャネル移動度が、85cm/Vs以上であることを特徴とする請求項1に記載のSiC半導体素子。
【請求項3】
前記絶縁膜において、膜厚方向に、SiC半導体基板との界面までリン濃度が一様に分布していることを特徴とする請求項1又は2に記載のSiC半導体素子。
【請求項4】
前記絶縁膜がゲート絶縁膜として用いられることを特徴とする請求項1~3のいずれかに記載のSiC半導体素子。
【請求項5】
前記絶縁膜が表面パッシベーション膜として用いられることを特徴とする請求項1~4のいずれかのSiC半導体素子。
【請求項6】
請求項1~5のいずれかに記載のSiC半導体素子の作製方法であって、
SiCからなる半導体基板上に絶縁膜を形成する絶縁膜形成工程、
前記絶縁膜に熱処理によってリンを添加するリン添加工程、
を少なくとも備え、
前記リン添加工程は、前記絶縁膜に対して、分子量90以上のリン化合物をリン源としてバブリングし、800~1100℃の温度で熱処理を行う、ことを特徴とするSiC半導体素子の作製方法。
【請求項7】
請求項に記載のSiC半導体素子の作製方法において、さらに、
形成した前記絶縁膜に対して、酸化窒素ガスを用いて界面窒化および残留炭素の除去を行う界面窒化工程、
水素アニールを用いて未結合手を終端する終端工程、
を備えたSiC半導体素子の作製方法。
【請求項8】
前記リン添加工程の後に、不活性ガスを用いてアニール処理を行う不活性ガスアニール工程を含む、ことを特徴とする請求項6又は7に記載のSiC半導体素子の作製方法。
【請求項9】
前記リン添加工程は、前記絶縁膜に対して、塩化ホスホリル(POCl)溶液をバブリングし、酸素および不活性ガスの混合ガス雰囲気で、950~1100℃の温度で熱処理を行う、ことを特徴とする請求項6~8のいずれかに記載のSiC半導体素子の作製方法。
【請求項10】
前記リン添加工程は、前記絶縁膜に対して、塩化ホスホリル(POCl)溶液をバブリングし、酸素および不活性ガスの混合ガス雰囲気で、800~1100℃の温度で熱処理を行い、前記不活性ガスアニール工程は950~1100℃の温度で行うことを特徴とする請求項に記載のSiC半導体素子の作製方法。
【請求項11】
前記不活性ガスが窒素ガスまたはアルゴンガスであることを特徴とする請求項8~10のいずれかに記載のSiC半導体素子の作製方法。
発明の詳細な説明 【技術分野】
【0001】
本発明は、SiC半導体素子の絶縁膜(酸化膜)とSiC半導体における界面欠陥を低減し、MISFET(MIS型電界効果トランジスタ)またはMOSFET(MOS型電界効果トランジスタ)等のチャネル移動度を向上させる技術に関するものである。
【背景技術】
【0002】
SiC半導体とは炭素(C)とケイ素(Si)の化合物であるSiC(Silicon carbide,炭化ケイ素)からなる半導体である。SiC半導体の最大の特徴は、パワーエレクトロニクスに用いる半導体デバイス(パワーデバイス)の材料として適した物性値を有することである。例えば、市販されている単結晶の4H-SiCの場合、禁制帯幅が3.3eVと従来のSi半導体に比べて3倍と広く、絶縁破壊電界強度が3MV/cmと従来のSi半導体に比べて10倍程度大きく、また飽和電子速度が従来のSi半導体に比べて3倍と速い。また、SiC半導体は、Si半導体よりも、熱伝導性,耐熱性,耐薬品性に優れており、放射線に対する耐性もSi半導体より高いという特徴を備えている。このような特徴から、SiC半導体、特に、SiCのMISFET(MIS型電界効果トランジスタ)またはMOSFET(MOS型電界効果トランジスタ)は、パワーエレクトロニクスに用いられる半導体デバイスに好適に使用されている。
【0003】
しかし、SiCのMIS(MOS)FETでは、ゲート絶縁膜(ゲート酸化膜)とSiCの界面における欠陥が多く、チャネル移動度が小さいことが、従来から問題とされていた。特に、4H-SiCでは、バルク結晶中の電子移動度が800-1000cm/Vsと高いのに対し、SiCのMIS(MOS)FETのチャネル移動度(Si面)は、10cm/Vsと小さいことが問題として挙げられていた。
また従来から、SiCの熱酸化やCVD法を用いて絶縁膜を形成したり、また形成した絶縁膜をNO,,NHガスなどにより絶縁膜とSiCの界面を窒化することなどが行われており、界面における欠陥を少なくして、チャネル移動度を向上させている。しかしながら、SiCのMIS(MOS)FETのチャネル移動度(Si面)は、界面を窒化した場合でも、40-50cm/Vsと小さく、更なるチャネル移動度の向上が切望されている。
【0004】
SiCのMIS(MOS)FETのチャネル移動度が小さい理由は、従来技術で作製されるSiCの界面には欠陥が多い、すわなち、界面準位密度が大きいためである。SiCのMIS(MOS)FETのチャネル移動度が小さいことによって、MIS(MOS)FETのトランジスタのオン抵抗値が大きくなる。トランジスタのオン抵抗値が大きくなれば消費電力が多くなってしまう。
【0005】
上述したように、4H-SiCでは、本来、バルク結晶中の電子移動度が800-1000cm/Vsと高いにも関わらず、SiCのMIS(MOS)FETといったデバイス化を図ると、欠陥(界面準位密度の大きさ)のためにチャネル移動度が小さくなってしまうのである。すなわち、デバイス化することで、本来、高い電子移動度を持つSiCのポテンシャルを全く活かせなくなるのである。
【0006】
これまで、MIS(MOS)FETのチャネル移動度を向上させて、トランジスタのオン抵抗を小さくするための先行技術が数多く知られている。例えば、ゲート絶縁膜直下のSiCに窒素やリンをイオン注入したり、エピタキシャル成長させたりして、p型層の表面を低濃度化またはn型化することによりチャネル移動度を向上する作製方法が知られている(例えば、特許文献1を参照)。また、絶縁膜とSiCの界面を窒化することにより、チャネル移動度を向上する作製方法が知られている(例えば、特許文献2を参照)。さらに、ゲート絶縁膜(ゲート酸化膜)に対してHOを含んだ雰囲気で熱処理を施してチャネル移動度を向上する作製方法が知られている(例えば、特許文献3を参照)。
【0007】
しかしながら、上記特許文献1では、ゲート絶縁膜直下のSiCに窒素やリンをイオン注入させたり、エピタキシャル成長させたりするので、SiC基板上に設ける絶縁膜の信頼性が悪いという問題が生じていた。またエピ濃度や膜厚の制御性にも問題があり、それに起因してチャネル移動度や閾値電圧がばらつくという問題が生じていた。
また、上記特許文献2では、界面を窒化することにより界面準位密度が低減し、チャネル移動度が向上するものの、上述したようにチャネル移動度は40cm/Vs程度である。
また、上記特許文献3では、ゲート絶縁膜(ゲート酸化膜)に対してHOを含んだ雰囲気で熱処理を施すことにより、チャネル移動度が向上するものの、チャネル移動度は50cm/Vs程度である。更に、効果のあるプロセス条件の範囲が狭いという問題もある。
【先行技術文献】
【0008】

【特許文献1】特開2000-150866号公報
【特許文献2】特開2006-216918号公報
【特許文献3】特開2003-086792号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
上記状況に鑑みて、本発明は、SiC半導体に接する絶縁膜とSiCとの界面の界面準位密度を低減させ、チャネル移動度を向上させたSiC半導体素子およびその作製方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明者らは、鋭意研究を行った結果、従来行われてきたようにゲート絶縁膜直下のSiCにリンを注入させるのではなく、ゲート絶縁膜自体に熱処理によってリンを添加(ドープ)することにより、絶縁膜とSiCの界面欠陥(界面準位密度)が大幅に低減できることおよびMIS(MOS)FETのチャネル移動度を大幅に向上できることを見出し、本発明を完成させた。
【0011】
すなわち、上記目的を達成すべく、本発明のSiC半導体素子は、少なくともSiC半導体基板と、基板に接する絶縁膜を備える半導体素子において、絶縁膜にリンを含む構成とされる。かかる構成によれば、SiC半導体基板と絶縁膜との界面の界面準位密度を低減ならびに半導体素子のチャネル移動度を向上させることができる。
【0012】
絶縁膜にリンが含まれることにより、絶縁膜とSiCの界面欠陥(界面準位密度)が大幅に低減でき、半導体素子のチャネル移動度を従来と比べて飛躍的に向上できる。
リンが含まれることで、絶縁膜である酸化膜(SiO)中のSiの一部はリン(P)に置き換わり、リン(P)はネットワークを構成する周囲の酸素原子(O)と3配位で結合する。SiO中に存在するSi-Si結合(O欠損)が欠陥となることが知られているが、そのようなSiをリン(P)が置き換えたために欠陥が消滅することにより、絶縁膜とSiCの界面欠陥(界面準位密度)が低減できると推察する。また、4つの周囲の酸素原子(O)と結合していたSi(4配位)の一部がリン(P)に置き換わることでネットワークを構成する酸素原子(O)に対して3配位となり、酸化膜の歪が緩和されたことも欠陥消滅に影響していると推察する。
なお、上記絶縁膜はSiCとの界面に形成すればよく、SiCのシリコン面、カーボン面および側壁面などいずれの結晶面にも好適に適用できる。
ここで、絶縁膜には、酸化膜や窒化膜が含まれる。
【0013】
上記の本発明のSiC半導体素子において、具体的には、
SiC半導体基板と絶縁膜との界面の界面準位密度は、伝導帯端からのエネルギーが0.2~0.6eVの範囲で1×1011cm-2eV-1以下である。
【0014】
また、好ましくは、上記の本発明のSiC半導体素子において、
SiC半導体基板と絶縁膜との界面の界面準位密度は、伝導帯端からのエネルギーが0.2~0.6eVの範囲で5×1011cm-2eV-1以下であり、かつ、半導体素子のチャネル移動度は、35cm/Vs以上である。
【0015】
そして、更に好ましくは、上記の本発明のSiC半導体素子において、
SiC半導体基板と絶縁膜との界面の界面準位密度は、伝導帯端からのエネルギーが0.2~0.6eVの範囲で1×1011cm-2eV-1以下であり、かつ、半導体素子のチャネル移動度が、85cm/Vs以上である。
【0016】
ここで、上記の本発明のSiC半導体素子は、SiC半導体基板のうち、電子の供給口および取り出し口となるソース・ドレイン・ベース・エミッタ・コレクタなどの低抵抗n+型領域を除いたSiC半導体基板部分にはリンが存在しないことが好ましい態様である。
また、他の観点からは、SiC半導体基板に熱処理によってリンが添加されていないことが好ましい態様である。SiC半導体基板側の不純物濃度の増加を招くからである。
【0017】
また、他の観点からは、上記の本発明のSiC半導体素子は、少なくともMIS(MOS)チャネルを備える場合、かかるMIS(MOS)チャネルにリンが含まれていないことが好ましい態様である。MIS(MOS)チャネルを有する半導体素子の場合、MIS(MOS)チャネルの不純物濃度の増加を招くからである。
【0018】
また、上記の本発明のSiC半導体素子において、絶縁膜への熱処理によってリンが添加され、SiC半導体基板の不純物濃度が変化しないことが好ましい。
また、上記の絶縁膜に対するリンの添加が熱処理によって行われることにより、SiC側にリンが進入せず、SiC側の不純物濃度を変化されない、或いは、増加を回避することができる。例えば、MIS(MOS)チャネルを有する場合には、MIS(MOS)チャネルにはリンが進入せず、MIS(MOS)チャネルに不純物としてのリンを変化させない、或いは、増加させることがない。
【0019】
熱処理を用いて、絶縁膜にリンを添加することで、絶縁膜の信頼性を維持でき、チャネル移動度や閾値電圧の変動を回避することができる。
また、熱処理で絶縁膜にリンを添加させた場合、SiCとの界面に達したリンは、SiC側にはほとんど添加されない。これは、SiC中におけるリンの拡散係数が非常に小さいためである。したがって、SiC側の不純物濃度(実効アクセプタ濃度または実効ドナー濃度)の変化はほとんどなく、このこともチャネル移動度や閾値電圧の変動の回避につながる。
【0020】
また、上記の絶縁膜において、SiCとの界面にリンが存在することがより好ましい。熱処理によって、リンが絶縁膜に添加されていくが、SiCとの界面にまでリンが到達することで、絶縁膜とSiCの界面欠陥(界面準位密度)が大幅に低減できるからである。
【0021】
具体的には、上記の絶縁膜において、界面準位密度が1×1011cm-2eV-1以下であることがより好ましい。熱処理によって、リンが絶縁膜に添加されていき、SiCとの界面にまでリンが到達することで、従来、界面準位密度が1×1012cm-2eV-1程度であったものが、1桁程度、界面準位密度を低減できるからである。
【0022】
また、上記の絶縁膜において、SiCとの界面のリンの密度が1×1021cm-3以上であることがより好ましい。SiCとの界面のリンの密度が大きいことによって、絶縁膜とSiCの界面欠陥(界面準位密度)が大幅に低減できるからである。
【0023】
また、上記の絶縁膜において、膜厚方向に、SiCとの界面までリン濃度が一様に分布していることが好ましい。膜質を均一にできるからである。
【0024】
上記の絶縁膜は、具体的には、ゲート絶縁膜として用いられることが好ましい態様である。
絶縁膜とSiCの界面欠陥が低減できているため、ゲート絶縁膜として用いることで、MIS(MOS)FET等のチャネル移動度の向上が図れ、トランジスタのオン抵抗の低減につながることになるからである。
【0025】
この他、上記の絶縁膜は、表面パッシベーション膜として用いられることも好ましい態様である。
絶縁膜とSiCの界面欠陥が低減できているため、表面パッシベーション膜として用いることで、SiC表面、すなわちSiCと絶縁膜の界面におけるキャリアの再結合が押さえられ、リーク電流の低減やバイポーラトランジスタおよびサイリスタなどにおける増幅率の向上につながることになるからである。
【0026】
次に、本発明のSiC半導体素子の作製方法について説明する。
本発明のSiC半導体素子の作製方法は、下記の(ステップS10)および(ステップS20)を少なくとも備える構成とされる。
(ステップS10)SiCからなる半導体基板上に絶縁膜を形成する絶縁膜形成工程
(ステップS20)上記の絶縁膜に熱処理によりリンを添加するリン添加工程
【0027】
上記(ステップS10)の絶縁膜形成方法は既存の知られた形成方法であればよく、特に限定されるものではない。
また、上記(ステップS20)のリン添加工程において、熱処理で絶縁膜にリンを添加させるのは、リンをSiC側に添加させないためである。熱処理で絶縁膜にリンを添加させた場合、SiCとの界面に達したリンは、SiC側にはほとんど添加されない。その理由は、SiC中におけるリンの拡散係数が非常に小さいためである。リンをSiC側に添加させないことで、SiC側の不純物濃度(実効アクセプタ濃度または実効ドナー濃度)の変化はほとんど起こらず、チャネル移動度や閾値電圧の変動の回避につながる。
【0028】
また、本発明のSiC半導体素子の作製方法において、更に、下記の(ステップS15)および(ステップS30)を備えることが好ましい。
(ステップS15)形成した上記の絶縁膜に対して、NOやN2Oなどの酸化窒素ガスを用いて界面窒化および残留炭素の除去を行う界面窒化工程
(ステップS30)水素アニールを用いて未結合手を終端する終端工程
【0029】
また、本発明のSiC半導体素子の作製方法において、上記の(ステップS20)のリン添加工程の後に、不活性ガスを用いてアニール処理を行う不活性ガスアニール工程(リン拡散工程)(ステップS25)を含むことが更に好ましい。
不活性ガスは、例えば、窒素ガスやアルゴンガスが好適に用いられる。
リン添加工程の後に、不活性ガスを用いてアニール処理を行うことにより、絶縁膜中をリンが拡散していき、絶縁膜とSiC半導体の界面にまでリンを確実に到達させることが可能となるからである。
【0030】
本発明のSiC半導体素子の作製方法の各工程の順序は、特に限定されるものではないが、好ましくは、絶縁膜形成工程(ステップ10)の後、界面窒化工程(ステップ15)、リン添加工程(ステップ20)、リン拡散工程(ステップ25)、終端工程(ステップ30)のように、処理温度の高い工程から低い工程の順序で行う。これにより、工程間の温度管理がより容易になる。なお、各工程の間に、SiC半導体素子に対してその他の工程や処理を行うことも可能である。
【0031】
ここで、上記(ステップS20)のリン添加工程は、絶縁膜に対して、具体的には、塩化ホスホリル(POCl3)溶液をバブリングし、酸素・窒素などの酸素および不活性ガスの混合ガス雰囲気で、950~1100℃の温度で熱処理を行う。
塩化ホスホリル(POCl3)溶液のバブリングは、例えば、常温以下の塩化ホスホリル(POCl3)溶液に窒素を用いてバブリングする。そして、バブリングしたガスと酸素ガスと窒素ガスの混合した雰囲気で、950~1100℃の温度範囲で10分程度、熱処理を行う。
【0032】
さらに、上記熱処理後、引き続き同一温度で、窒素などの不活性ガス雰囲気中で数10分間、熱処理を行う。
なお、(ステップS20)のリン添加工程は、上記方法以外にも、
ターシャリーブチルホスフィン(TBP)などのリンを含んだガスや、
溶液を気化させた原料を使用した雰囲気中にて熱処理することによっても可能である。
【0033】
また、本発明のSiC半導体素子の作製方法において、(ステップS20)のリン添加工程は、絶縁膜に対して、塩化ホスホリル(POCl3)溶液をバブリングし、酸素および不活性ガスの混合ガス雰囲気で、800~1100℃の温度で熱処理を行い、(ステップS25)の不活性ガスアニール工程は950~1100℃の温度で行うことが更に好ましい態様である。
【発明の効果】
【0034】
本発明によれば、絶縁膜に対してリンを含むガスで熱処理することにより、絶縁膜とSiCの界面欠陥(界面準位密度)が大幅に低減でき、チャネル移動度を従来と比べて飛躍的に向上できるといった効果を有する。チャネル移動度を向上できることで、本発明を用いたパワーデバイスの消費電力低減が図れるといった効果を有する。
また、本発明を用いた表面パッシベーション膜は、リーク電流の低減や増幅率の向上が図れるといった効果を有する。
【図面の簡単な説明】
【0035】
【図1】SiCのパワーMOSFETの代表例であるDMOSFETの模式図である。
【図2】4H-SiCの構造模式図である。
【図3】チャネル移動度をパラメータとしたパワーMOSFETのオン抵抗と絶縁破壊電圧の相関図である。
【図4】実施例1の作製方法の説明図である。
【図5】実施例1の作製フローを示す。
【図6】界面準位密度およびチャネル移動度の評価のための作製デバイスの模式図である。
【図7】界面準位密度の測定結果を示すグラフである。
【図8】n-MOSFETの特性を説明するグラフである。
【図9】チャネル移動度の測定結果1を示すグラフである。
【図10】チャネル移動度の測定結果2を示すグラフである。
【図11】チャネル移動度の測定結果3を示すグラフである。
【図12】チャネル移動度の測定結果4を示すグラフである。
【図13】従来技術であるドライ酸化膜のチャネル移動度特性を示すグラフである。
【図14】実施例1で作製した酸化膜の膜厚方向におけるリン濃度を示すグラフである。
【図15】その他の実施例の作製フローを示す図である。

【発明を実施するための最良の形態】
【0036】
以下、本発明の実施形態について、図面を参照しながら詳細に説明していく。なお、本発明の範囲は、以下の実施例や図示例に限定されるものではなく、幾多の変更及び変形が可能である。
【0037】
図1に、SiCのMOSFETの模式図を示す。SiCのMOSFETは、SiC半導体10の基板上にゲート絶縁膜20を形成し、ゲート電極11、ソース電極12、ドレイン電極13の端子を設ける。ここで、SiC半導体10は図1に示すように、n層、pボディ層、nドリフト層、n基板層などいくつかの層に分けられる。そして、ソース電極12からドレイン電極13にかけて、電流抵抗となる部位が存在する。
【0038】
例えば、ソース電極12とn層の間の抵抗値Rcs、n層の抵抗値R、ゲート絶縁膜20とSiC半導体10の界面21のチャネル抵抗値Rch、pボディ層に挟まれたnドリフト層のJFET抵抗値R、nドリフト層の抵抗値R、n基板層の抵抗値Rsub、n基板層とドレイン電極13の間の抵抗値Rcdである。
これらの抵抗値のうち、特に支配的なのが、界面21のチャネル抵抗値Rchである。
【0039】
上述したように、4H-SiC(図2に構造模式図を示す)では、バルク中の電子移動度が800-1000cm/Vsと高いのに対し、SiCのMOSFETの界面のチャネル移動度は、10cm/Vsと小さいことが問題として挙げられている。これについて、図3を用いて説明する。図3は、チャネル移動度(μch)とトランジスタのオン抵抗の相関図を示しており、横軸は絶縁破壊電圧、すなわち半導体素子の耐圧を示している。
【0040】
図3において、4H-SiCの場合、Siの場合と比べて、同一耐圧の半導体素子に対するオン抵抗値は、シリコン単体(Si limit)とSiC半導体のドリフト層と基板(drift+sub. limit)を比較すると、絶縁破壊電圧10V付近においては、1000分の1程度と小さいことが示されている。また、チャネル移動度(μch)に反比例してオン抵抗値が低減されることが示されている。なお、SiC半導体において、チャネル抵抗、n-ドリフト層の抵抗およびn+基板層の抵抗以外の抵抗値は無視できる大きさである。特にチャネル抵抗値の低減がSiC半導体デバイスの性能向上に不可欠である。
SiCのMOSFETの界面のチャネル移動度(μch)を従来の10cm/Vs程度から100cm/Vs程度まで性能向上することで、本来の4H-SiCの高いポテンシャルを活用できることとなる。
【0041】
以下の実施例では、チャネル移動度(μch)を90cm/Vs程度まで性能向上できるSiC半導体素子ならびにその製造方法を詳細に説明する。
【実施例1】
【0042】
図4と図5を用いて実施例1の作製方法を説明する。図4は、SiC半導体10にゲート絶縁膜20を形成し、そのゲート絶縁膜20にリン30を添加する様子を示している。ここでは、絶縁膜として酸化膜(SiO)を用いた例を示している。図4(2)では、絶縁膜とSiCの界面21にまでリン30が到達している。絶縁膜とSiCの界面21にまでリン30が達することにより、界面欠陥を低減でき、チャネル移動度を向上することができることになる。
【0043】
SiC基板上の絶縁膜にリンを添加する手順は、図5に示すように、先ず、SiC基板上に絶縁膜を形成し(S10)、次に、絶縁膜に対してリンを添加する(S20)。そして、確実にリンを絶縁膜とSiCの界面21に到達させるため、拡散工程を行う(S25)。
【0044】
具体的に、SiC基板上の絶縁膜にリンを添加する手順について説明する。ここでは、絶縁膜として酸化膜(SiO)を用いた例について説明する。
先ず、n型シリコン面の4H-SiCをドライ酸化により、1200℃、160分で55nmの絶縁膜である酸化膜を形成した試料を準備した。その試料に、2.25slmの窒素ガス、1.0slmの酸素ガスおよび15℃に保ったPOCl溶液に0.75slmの窒素をバブリングしたガスを混合した雰囲気で、950℃で10分間、熱処理を行った。その後、引き続き同一温度で、窒素雰囲気中で30分間、熱処理を行った。これにより、SiC上の絶縁膜にのみリンを添加することができた。同様に、熱処理の温度を1000℃、1050℃および1100℃においてSiC基板上の絶縁膜へのリンの添加を行った。
【0045】
第1の比較例として、ドライ酸化のみを行ったSiC半導体素子を作製した。具体的には、n型シリコン面の4H-SiCをドライ酸化により、1200℃、160分で55nmの絶縁膜である酸化膜を形成した。
次に、第2の比較例として、実施例1とは熱処理の温度を変更し、その他の点は実施例1と同様な処理を行ってSiC半導体素子を作成した。具体的には、n型シリコン面の4H-SiCをドライ酸化により、1200℃、160分で55nmの絶縁膜である酸化膜を形成した試料を準備した。その試料に、2.25slmの窒素ガス、1.0slmの酸素ガスおよび15℃に保ったPOCl溶液に0.75slmの窒素をバブリングしたガスを混合した雰囲気で、900℃で10分間、熱処理を行った。その後、引き続き同一温度で、窒素雰囲気中で30分間、熱処理を行った。
【0046】
図6は、作製したデバイスを示している。これは、界面準位密度およびチャネル移動度の評価のための作製デバイスの模式図である。
ゲート電極の形成について説明する。ゲート電極は、アルミニウム、タングステン、モリブデンなどの金属や、N型ポリシリコンあるいはP型ポリシリコンなどのいずれの材料でも構わない。ここでは、ゲート電極としてアルミニウムを使用した。さらに、このゲート電極の上にWSi膜、MoSi膜、あるいはTiSi膜などのシリサイド膜を形成しても構わない。さらに、この後に、裏面電極としてアルミニウムを形成した。
【0047】
図6(1)に示すMOSキャパシタの作製について説明する。MOSキャパシタは、先ず、4H-SiC(不純物濃度Nd-Na=8×1015cm-3)を通常のRCA洗浄をした後に、絶縁膜である酸化膜を形成した。その後、形成された絶縁膜を5%フッ酸で除去した。この後に、ゲート絶縁膜を形成して、その後、窒素中で400度、30分の熱処理(PMA:Post Metallization Anneal)を行い、MOSキャパシタを作製した。
【0048】
次に、図6(2)に示すnチャネルMOSFETの作製について説明する。nチャネルMOSFETは、同様のゲート絶縁膜の形成手法と、その後の熱処理で、p型の4H-SiC(不純物濃度Na-Nd=7×1015cm-3)を用いてチャネル長/幅=100/200μmのMOSFETを作製したものである。
【0049】
図7は、界面準位密度の測定結果を示すグラフである。図7から、950℃、1000℃、1050℃および1100℃で熱処理を行ったものは、界面準位密度が低減されていることがわかる。900℃で熱処理したものは、ドライ酸化のみのものと同様な結果を示しており、界面準位密度の低減効果は確認できなかった。これに対して、950~1100℃の温度範囲で熱処理したものは、界面準位密度が1桁以上低減され、1×1011cm-2eV-1以下~1×1010cm-2eV-1台半ばにまで低減できた。
【0050】
図8は、実施例1の作製方法を用いて、1000℃で10分間、熱処理を施し、SiCのゲート絶縁膜である酸化膜にリンを添加したn-MOSFET(チャネル長/幅 L/W=100/200μm)の特性を示している。図8に示すように、ノーマリーオフの特性であり、閾値電圧(Vth)が0.04Vであり、ゲート電圧の印加に伴い、ドレイン電流がリニアーに増大していく様子が示されている。
【0051】
次に、図9~12は、実施例1の作製方法を用いて、1000℃で10分間、熱処理を施したSiCのMOSFETに対して、チャネル移動度を示すグラフである。
図9は、MOSFETのチャネル長/幅(L/W)は、10/200μmであり、図10は、MOSFETのチャネル長/幅(L/W)は、30/200μmであり、図11は、MOSFETのチャネル長/幅(L/W)は、50/200μmであり、図12は、MOSFETのチャネル長/幅(L/W)は、100/200μmである。
【0052】
図9~12によれば、作製したSiCのMOSFETのチャネル移動度は、すべて90cm/Vsまで向上している。比較対照データとして、図13にリンをゲート絶縁膜である酸化膜に添加していないドライ酸化の場合のMOSFETのチャネル移動度を示す。図13において、Dry/Nとは、ドライ酸化後に窒素雰囲気で熱処理したものであり、この場合のチャネル移動度は4cm/Vsである。また、Dry/NOとは、ドライ酸化後に一酸化窒素(NO)ガスを用いて熱処理したものであり(酸化膜を窒化させたもの)、この場合のチャネル移動度は25cm/Vsである。なお、MOSFETのチャネル長/幅(L/W)は、30/200μmである。
【0053】
このように、従来技術であるドライ酸化の場合、チャネル移動度は、一般的に4~25cm/Vs程度であるが、リンをゲート絶縁膜に導入することにより、90cm/Vsまで大幅に向上できたことがわかる。
このように、実施例1の作製方法を用いることにより、チャネルのサイズ(チャネル長/幅)に関係なく、MOSFETのチャネル移動度が向上でき、それに伴いオン抵抗値がチャネル移動度に反比例して低減できるのである。
【0054】
図14は、実施例1で作製した酸化膜の膜厚方向におけるリン原子の濃度分布を示している。図14のグラフから、SiCとの界面までリン濃度は、2×1021cm-3の濃度で一様に分布していることがわかる。
なお、図14において、リンがSiC側にまで少し入っているように見えるが、これは濃度の高いほうから測定したために起こる見かけ上のものであり、SiC側に熱処理によって添加されたリンは存在していない。
【0055】
(他の実施例)
さらに、界面欠陥を低減させ、チャネル移動度を向上させる方法としては、図15のフローに示すように、酸化窒素ガス(例えば、NOガス)による界面窒化および残留炭素の除去を行う界面窒化工程(S15)、Hアニールによる末結合手の終端を行う終端工程(S30)のステップを、実施例1のプロセスに加える。
【産業上の利用可能性】
【0056】
本発明は、電気自動車、ハイブリッド自動車、鉄道、家電、電力系統などのインバータのスイッチで用いられるMIS(MOS)型電界効果トランジスタ(MIS(MOS)FET)に有用である。また、MIS(MOS)FETよりも高耐圧領域で用いられる絶縁ゲート型バイポーラトランジスタ(IGBT)にも利用できる。さらに、ゲートターンオフ(GTO)サイリスタ,接合型バイポーラトランジスタ(BJT),接合型電界効果トランジスタ(JFET),P(i)Nダイオード,ショットキーバリアダイオード(SBD)などの表面パッシベーション膜に適用可能である。
【符号の説明】
【0057】
10 SiC半導体
11 ゲート電極
12 ソース電極
13 ドレイン電極
20 ゲート絶縁膜
21 界面
30 リン

図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9
【図11】
10
【図12】
11
【図13】
12
【図14】
13
【図15】
14