TOP > 国内特許検索 > 半導体積層構造およびこれを用いた半導体素子 > 明細書

明細書 :半導体積層構造およびこれを用いた半導体素子

発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2015-026770 (P2015-026770A)
公開日 平成27年2月5日(2015.2.5)
発明の名称または考案の名称 半導体積層構造およびこれを用いた半導体素子
国際特許分類 H01L  29/201       (2006.01)
H01L  21/338       (2006.01)
H01L  29/778       (2006.01)
H01L  29/812       (2006.01)
H01L  21/205       (2006.01)
H01L  33/12        (2010.01)
H01L  33/32        (2010.01)
H01L  31/10        (2006.01)
C23C  16/34        (2006.01)
H01L  21/20        (2006.01)
FI H01L 29/201
H01L 29/80 H
H01L 21/205
H01L 33/00 140
H01L 33/00 186
H01L 31/10 A
C23C 16/34
H01L 21/20
請求項の数または発明の数 15
出願形態 OL
全頁数 12
出願番号 特願2013-156638 (P2013-156638)
出願日 平成25年7月29日(2013.7.29)
発明者または考案者 【氏名】江川 孝志
出願人 【識別番号】304021277
【氏名又は名称】国立大学法人 名古屋工業大学
審査請求 未請求
テーマコード 4K030
5F045
5F049
5F102
5F141
5F152
Fターム 4K030AA11
4K030AA13
4K030AA17
4K030AA18
4K030BA02
4K030BA08
4K030BA11
4K030BA38
4K030BB12
4K030CA04
4K030CA12
4K030DA03
4K030DA08
4K030FA10
4K030JA01
4K030JA05
4K030JA06
4K030JA09
4K030JA10
4K030LA14
4K030LA15
4K030LA18
5F045AA04
5F045AB09
5F045AB14
5F045AB17
5F045AC08
5F045AC12
5F045AC15
5F045AC18
5F045AD14
5F045AD15
5F045AE25
5F045AF02
5F045AF03
5F045AF04
5F045AF05
5F045AF06
5F045AF07
5F045AF09
5F045BB11
5F045BB12
5F045CA07
5F045CA09
5F045CA13
5F045DA53
5F045DA54
5F045DA58
5F045EB15
5F049MB07
5F049QA16
5F049SS03
5F102GB01
5F102GC01
5F102GD01
5F102GJ03
5F102GK04
5F102GK08
5F102GM05
5F102GM08
5F102GQ01
5F141AA40
5F141CA40
5F141CA65
5F141CA66
5F141CB36
5F152LL05
5F152LL09
5F152LN03
5F152LN12
5F152LN14
5F152MM05
5F152MM10
5F152NN03
5F152NN04
5F152NN05
5F152NN12
5F152NN13
5F152NN27
5F152NP09
5F152NQ09
要約 【課題】基板とは格子定数あるいは熱膨張係数が異なるAlGaN系半導体層を順次設けた半導体積層構造において、反りを低減し、あるいはX線半値幅の小さい半導体積層構造およびこれを用いた半導体素子を提供する。
【解決手段】基板上にバッファ層、歪緩和層、デバイス層からなるAlGaN系半導体層を順次設けた半導体積層構造であって、前記歪緩和層が組成傾斜層と超格子層からなり、組成傾斜層と超格子層の一方が他方からなる2層の中間に存在する半導体積層構造。
【選択図】図5
特許請求の範囲 【請求項1】
基板上にバッファ層、歪緩和層、デバイス層からなるAlGaN系半導体層あるいはInAlN系半導体層を順次設けた半導体積層構造であって、前記歪緩和層が組成傾斜層と超格子層からなり、組成傾斜層と超格子層の一方が他方からなる2層の中間に存在する半導体積層構造。
【請求項2】
前記超格子層が2層の組成傾斜層の中間に存在する請求項1に記載の半導体積層構造。
【請求項3】
前記超格子層の平均組成が、基板に近い一方の組成傾斜層AlX1Ga1-X1Nの最終に形成される組成と他方の組成傾斜層AlX2Ga1-X2Nの最初に形成される組成と一致する、請求項2に記載の半導体積層構造。
【請求項4】
基板に近い一方の組成傾斜層AlX1Ga1-X1NのAl含有率X1が膜成長方向に1~0.45、他方の組成傾斜層AlX2Ga1-X2NのAl含有率X2が膜成長方向に0.45~0、超格子層の平均組成がAl0.45Ga0.55Nである、請求項3に記載の半導体積層構造。
【請求項5】
前記超格子層が2つあり、その平均組成がともに同じ組成であり、当該2つの超格子層に挟まれた組成傾斜層AlGa1-XNのXが前記超格子層の平均組成のAl含有率から0に変化する請求項1に記載の半導体積層構造。
【請求項6】
前記組成傾斜層AlGa1-XNのXが、膜成長方向に連続的に減少する、あるいは膜成長方向に膜厚10nm~100nm毎に階段状に減少する前記請求項1~5のいずれかに記載の半導体積層構造。
【請求項7】
前記超格子層を構成する一方の組成がAlNであり、他方の組成がAlX3Ga1-X3Nであり、X3が0~0.2である請求項1~6のいずれかに記載の半導体積層構造。
【請求項8】
超格子を構成する一方の組成がAlNであり、他方の組成がAlX3Ga1-X3Nであり、X3が0~0.2の場合、その膜厚比が1:2~1:4である請求項7に記載の半導体積層構造。
【請求項9】
前記組成傾斜層の厚みが0.1~1.0μm、前記超格子層の厚みが1.0~5.0μmである請求項1~8のいずれかに記載の半導体積層構造。
【請求項10】
前記デバイス層がチャネル層およびバリア層を含む、請求項1~9のいずれかに記載の半導体積層構造。
【請求項11】
前記チャネル層がi‐GaN、前記バリア層がi‐AlGa1-XN(0.1≦X≦0.3)あるいはi‐InAl1-XN(0.1≦X≦0.3)である、請求項10に記載の半導体積層構造。
【請求項12】
前記デバイス層が、第1の導電型半導体層、活性層、および第1の導電型と反対の第2の導電型半導体層を順次積層してなる受発光層である請求項1~9のいずれかに記載の半導体積層構造。
【請求項13】
前記基板がSi単結晶である請求項1~12のいずれかに記載の半導体積層構造。
【請求項14】
請求項10または11の半導体積層構造にソース電極、ゲート電極、およびドレイン電極を形成したHEMT素子。
【請求項15】
請求項12の半導体積層構造にカソード電極およびアノード電極を形成した受発光素子。
発明の詳細な説明 【技術分野】
【0001】
本発明は、電界効果トランジスタ(FET)、発光ダイオード(LED)等の半導体素子に用いられる半導体積層構造であって、特に反りを抑制し、結晶品質の優れた、主にSi基板を用いた半導体積層構造およびこれを用いた半導体素子に関するものである。
【背景技術】
【0002】
窒化物半導体は、電界効果トランジスタ等の電子デバイス、あるいは、可視光領域から紫外光領域の短波長帯における受発光デバイスの活性材料として、近年盛んに研究開発が行われている。
【0003】
一般的に、前記窒化物半導体は、サファイア、SiC又はSi等からなる基板上に形成される。特に、Si単結晶基板(以下、「Si基板」という)は、大面積が低価格で入手でき、結晶性及び放熱性に優れ、さらに、へき開やエッチングが容易で、プロセス技術が成熟しているといった多くの利点を具えている。
【0004】
しかし、前記窒化物半導体とSi基板とでは、格子定数や熱膨張係数が大きく異なるため、Si基板上に窒化物半導体を成長させた場合、成長した窒化物半導体は、ウェーハとして反る、あるいはクラックやピット(点状欠陥)が発生するという問題があった。特に反りが大きいと、デバイス加工としてプロセスが困難となり、また素子として耐圧が低いなど大きな課題となっている。
【0005】
上記問題を解決するための手段としては、前記Si基板と窒化物半導体層との間にバッファ層を形成することで、反りあるいはクラックを抑制する技術が知られている。例えば、特許文献1では、Si基板の上に、窒化物半導体からなり、組成的に勾配を付けたAlGa1-XN等からなる緩衝層(バッファ層)を形成し、該緩衝層の上に窒化ガリウムを形成してなる半導体材料が開示されている。
【0006】
また、特許文献2では、Si基板上に、高Al含有層と、低Al含有層とを交互に複数層積層してなるAlN系超格子複合層を形成し、該AlN系超格子複合バッファ層上に窒化物半導体層を形成してなる窒化物半導体素子が開示されている。
【0007】
しかしながら、特許文献1及び2に記載の半導体材料では、いずれも前記窒化物半導体層に発生する反りあるいはクラックの抑制については十分でなかった。
【0008】
一方、特許文献3および4では、反りの少ない半導体積層基板を得るため、2インチ径で330μm厚のサファイア基板上に、30nm厚のGaNバッファ層を設けた後、GaN層とGaの一部をInで置換したInGaN層からなる中間層を設け、さらにAlGaN系の膜を20~30nmの厚みで形成した半導体積層構造の反りが10~25μmであることが開示されている。
【0009】
しかし、特許文献3および4で用いたサファイア基板のヤング率はSi基板のヤング率の2~3倍であり、相対的に反りが小さくなること、また、基板の径を2インチから4インチへと大きくすれば反りは4倍程度大きくなることが予想され、さらに歪緩和のための中間層上のAlGaNの膜厚が小さく、中間層の歪緩和効果が十分には確認されていない。
【先行技術文献】
【0010】

【特許文献1】特表2004-524250号公報
【特許文献2】特開2007-67077号公報
【特許文献3】特開2008-211246号公報
【特許文献4】特開2007-60140号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
本発明の課題は、基板とは格子定数あるいは熱膨張係数が異なるAlGaN系半導体層を順次設けた半導体積層構造において、反りを低減し、あるいはX線半値幅の小さい半導体積層構造およびこれを用いた半導体素子を提供することにある。
【課題を解決するための手段】
【0012】
本発明者らは、前記半導体積層構造において、歪緩和層が組成傾斜層と超格子層からなり、組成傾斜層と超格子層の一方が他方からなる2層の中間に存在する半導体積層構造が上記課題が解決しうることを見出した。すなわち、本発明によれば、以下の半導体積層構造およびこれを用いた半導体素子が提供される。
【0013】
[1]基板上にバッファ層、歪緩和層、デバイス層からなるAlGaN系半導体層あるいはInAlN系半導体層を順次設けた半導体積層構造であって、前記歪緩和層が組成傾斜層と超格子層からなり、組成傾斜層と超格子層の一方が他方からなる2層の中間に存在する半導体積層構造。
【0014】
[2]前記超格子層が2層の組成傾斜層の中間に存在する前記[1]に記載の半導体積層構造。
【0015】
[3]前記超格子層の平均組成が、基板に近い一方の組成傾斜層AlX1Ga1-X1Nの最終に形成される組成と他方の組成傾斜層AlX2Ga1-X2Nの最初に形成される組成と一致する、前記[2]に記載の半導体積層構造。
【0016】
[4]基板に近い一方の組成傾斜層AlX1Ga1-X1NのAl含有率X1が膜成長方向に1~0.45、他方の組成傾斜層AlX2Ga1-X2NのAl含有率X2が膜成長方向に0.45~0、超格子層の平均組成がAl0.45Ga0.55Nである、前記[3]に記載の半導体積層構造。
【0017】
[5]前記超格子層が2つあり、その平均組成がともに同じ組成であり、当該2つの超格子層に挟まれた組成傾斜層AlGa1-XNのXが前記超格子層の平均組成のAl含有率から0に変化する前記[1]に記載の半導体積層構造。
【0018】
[6]前記組成傾斜層AlGa1-XNのXが、膜成長方向に連続的に減少する、あるいは膜成長方向に膜厚10nm~100nm毎に階段状に減少する前記[1]~[5]のいずれかに記載の半導体積層構造。
【0019】
[7]前記超格子層を構成する一方の組成がAlNであり、他方の組成がAlX3Ga1-X3Nであり、X3が0~0.2である前記[1]~[6]のいずれかに記載の半導体積層構造。
【0020】
[8]前記超格子を構成する一方の組成がAlNであり、他方の組成がAlX3Ga1-X3Nであり、X3が0~0.2の場合、その膜厚比が1:2~1:4である、前記[7]に記載の半導体積層構造。
【0021】
[9]前記組成傾斜層の厚みが0.1~1.0μm、前記超格子層の厚みが1.0~5.0μmである前記[1]~[8]のいずれかに記載の半導体積層構造。
【0022】
[10]前記デバイス層がチャネル層およびバリア層を含む、前記[1]~[9]のいずれかに記載の半導体積層構造。
【0023】
[11]前記チャネル層がi‐GaN、前記バリア層がi‐AlGa1-XN(0.1≦X≦0.3)あるいはi‐InAl1-XN(0.1≦X≦0.3)である、前記[10]に記載の半導体積層構造。
【0024】
[12]前記デバイス層が、第1の導電型半導体層、活性層、および第1の導電型と反対の第2の導電型半導体層を順次積層してなる受発光層である前記[1]~[9]のいずれかに記載の半導体積層構造。
【0025】
[13]前記基板がSi単結晶である前記[1]~[12]のいずれかに記載の半導体積層構造。
【0026】
[14]前記[10]または[11]の半導体積層構造にソース電極、ゲート電極、およびドレイン電極を形成したHEMT素子。
【0027】
[15]前記[12]の半導体積層構造にカソード電極およびアノード電極を形成した受発光素子。
【図面の簡単な説明】
【0028】
【図1】比較例1(構造1)の半導体積層構造の概念図である。
【図2】比較例2(構造2)の半導体積層構造の概念図である。
【図3】比較例3(構造3)の半導体積層構造の概念図である。
【図4】本発明実施例1(構造4)の半導体積層構造の概念図である。
【図5】本発明実施例2(構造5)の半導体積層構造の概念図である。
【図6】本発明および比較例の半導体積層構造を有するウェーハの反り量を測定する方法を示す図である。
【図7】本発明および比較例の半導体積層構造を有するウェーハの反り量を示す図である。
【図8】本発明および比較例の半導体積層構造を有するウェーハの(0004)面X線回折半値幅を示す図である。
【図9】本発明および比較例の半導体積層構造を有するウェーハの(20-24)面X線回折半値幅を示す図である。
【図10】本発明および比較例の半導体積層構造を有するウェーハのシート抵抗を示す図である。
【図11】本発明および比較例の半導体積層構造を有するウェーハのシートキャリア密度を示す図である。
【図12】本発明および比較例の半導体積層構造を有するウェーハのキャリア移動度を示す図である。
【発明を実施するための形態】
【0029】
以下、図面を参照しつつ本発明の実施の形態について説明する。本発明は、以下の実施形態に限定されるものではなく、発明の範囲を逸脱しない限りにおいて、変更、修正、改良を加え得るものである。

【0030】
図1~図3は本発明に対する比較例1~3(構造1~3)の半導体積層構造の概念図であり、図4および図5は、本発明の実施例1および実施例2の半導体積層構造の概念図である。なお、図示の都合上、図1~図5における各層の厚みの比率は実際の比率を反映していない。図1~図5に示す半導体積層構造は、Si基板の上に、バッファ層としてAlN層、またはこれに加えてAlGaN層を形成し、次に歪緩和層、さらにデバイス層を順次積層したものである。これら半導体積層構造は、基板上に、バッファ層、歪緩和層、さらにデバイス層を順次エピタキシャル成長させることにより形成されるので、当該半導体積層構造は半導体エピタキシャル基板(あるいは半導体エピ基板)と称する場合がある。そして、図1~図5は、i‐GaNからなるチャネル層およびi‐Al0.20Ga0.80Nからなるバリア層を含むHEMT素子を対象として、歪緩和層の構成を異なるように形成したものである。歪緩和層は、組成傾斜層あるいは超格子層の少なくとも一方からなり、本発明では、組成傾斜層と超格子層の組み合わせに特徴がある。以下、組成傾斜層および超格子層をそれぞれ一つの層として扱う。

【0031】
図1~図5の半導体積層構造に、たとえば、ソース電極、ゲート電極、およびドレイン電極を形成することにより、HEMT素子を形成することができる。一方、デバイス層として、第1の導電型半導体層、活性層、および第1の導電型と反対の第2の導電型半導体層を順次積層してなる受発光層、さらに電極を設けることにより受発光素子を形成することができる。

【0032】
本発明において基板は、その上に形成するバッファ層、歪緩和層、デバイス層の組成や構造、あるいは各層の形成手法に応じて適宜に選択される。例えば、基板としては、シリコン、ゲルマニウム、サファイア、炭化ケイ素、酸化物(ZnO、LiAlO,LiGaO,MgAl,(LaSr)(AlTa)O,NdGaO,MgOなど)、Si-Ge合金、周期律表の第3族-第5族化合物(GaAs,AlN,GaN,AlGaN、AlInN)、ホウ化物(ZrB2など)、などを用いることができる。ただし、室温~1200℃における前記基板の熱膨張係数が基板上に形成するAlGa1-XNからなる膜の熱膨張係数より小さいことが好ましく、なかでもSi基板が品質およびコストの点で好ましく、Si基板の厚みとしては0.42~1.00mmが好適である。

【0033】
バッファ層は、その上に形成する歪緩和層、デバイス層の組成や構造、あるいは各層の形成手法に応じて、様々な第3族窒化物半導体からなる単一層または複数層から形成される。本発明では、バッファ層はAlGa1-XNからなり、X≧0.2の1層または2層からなり,合計の厚みとして30~500nmが好ましく、50~150nmがより好ましい。このバッファ層は、例えばMOCVD法やMBE法などの公知の成膜手法にて形成される。歪や転位密度ができるだけ少ない膜構造とすることが好ましく、後に形成される膜の品質に影響するため、転位密度は1×1011/cm以下に形成することが好ましい。

【0034】
バッファ層の次に歪緩和層が形成される。当該歪緩和層は組成傾斜層と超格子層からなり、組成傾斜層と超格子層の一方が他方からなる2層の中間に存在することが好ましい。超格子層が2層の組成傾斜層の中間に存在することがより好ましく、超格子層の平均組成が、基板に近い一方の組成傾斜層AlX1Ga1-X1Nの最終に形成される組成と他方の組成傾斜層AlX2Ga1-X2Nの最初に形成される組成と一致することが特に好ましい。好例としては、基板に近い一方の組成傾斜層AlX1Ga1-X1NのAl含有率X1が膜成長方向に1~0.45、他方の組成傾斜層AlX2Ga1-X2NのAl含有率X2が同じく膜成長方向に0.45~0、超格子層の平均組成がAl0.45Ga0.55Nである。

【0035】
一方、組成傾斜層が2層の超格子層の中間にある構造であってもよい。超格子層が2つあり、その平均組成がともに同じ組成であり、当該2つの超格子層に挟まれた組成傾斜層AlGa1-XNのXが前記超格子層の平均組成のAl含有率と同じ値から0に変化することがその一例である。

【0036】
前記組成傾斜層はその組成が、膜成長方向に連続的に減少する、あるいは膜成長方向に膜厚10nm~100nm毎に階段状に減少することが好ましい。超格子層を構成する一方の組成がAlNであり、他方の組成がAlX3Ga1-X3Nであり、X3が0~0.2であることが好ましい。そして、超格子の一対がAlNとAlX3Ga1-X3Nの場合、その膜厚比が1:2~1:4が好ましい。当該膜厚比の組み合わせの場合、超格子の一対がAlNとAl0.15Ga0.85Nの場合には超格子層の平均組成におけるAl組成比が0.45~0.30となる。さらに組成傾斜層の厚みが0.1~1.0μm、前記超格子層の厚みが1.0~5.0μmであることが好ましい。

【0037】
本発明の半導体積層構造がHEMT素子に適用される場合は、歪緩和層に引き続き、チャネル層とバリア層、さらにこの2層間に適宜スペーサ層が設けられる。チャネル層はi‐GaNで構成することが好ましく、バリア層としてi‐AlGa1-XN(0.1≦X≦0.3)とすることが好ましい。二次元電子ガスの移動度を改善させるため、チャネル層とバリア層との間に0.5~1.5nm厚のAlNスペーサ層が適宜形成される。なお、チャネル層のi‐GaNに対して、バリア層としてi‐InAl1-XN(0.1≦X≦0.3)を用いることもできる。

【0038】
一方、本発明の半導体積層構造が受発光素子に適用される場合は、HEMT素子同様に、基板上にバッファ層、歪緩和層を設けた後、受発光層を設ける。この場合、発光層は第1の導電型半導体層、活性層、および第1の導電型と反対の第2の導電型半導体層からなる。例えば、膜厚0.1μm~1.0μmのn型半導体層、膜厚2nm~20nmの活性層、および膜厚0.1μm~1.0μmのp型半導体層を順次形成する。そして、好適にはn型半導体層およびp型半導体層としてGaN、活性層としてInGaNを用いることができる。この後、発光層上にカソード電極およびアノード電極を設ける、あるいは一方の電極を基板の他方の面(積層膜とは反対)に形成して発光素子を作製することができる。
【実施例】
【0039】
(実施例1:歪緩和層として2層の超格子層間に組成傾斜層が介在する半導体積層構造)
本実施例において、まず4インチ径の厚み525μmの(111)面Si単結晶基板を用い、これを所定のMOCVD装置の反応菅内に設置した。MOCVD装置は、キャリアガスあるいは反応ガスとして、少なくともH、N、TMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)、およびNHが、反応管内に供給可能とされている。キャリアガスとして水素を流量20SLM及び窒素を流量10SLMで流しながら、反応管内の圧力を100Torrに保ちつつ、基板を1210℃まで昇温した後、10分間保持し、基板のサーマルクリーニングを実施した。
【実施例】
【0040】
その後、基板温度を下げて1030℃に保ちつつ、TMAとそのキャリアガスである水素を供給するとともに、NHとそのキャリアガスである水素とを供給することにより、バッファ層として膜厚80nmのAlN層を最初に形成した。供給反応ガスのモル比、すなわち、第5族ガス/第3族ガス(NH/TMA)の比は5600とし、反応管内の圧力は100Torrとした。
【実施例】
【0041】
そして基板温度を1130℃にし、供給する反応ガスモル比(第5族ガス/第3族ガス)を3900として膜厚30nmのAl0.30Ga0.70Nを形成した。以上により、AlN層およびAl0.3Ga0.7N層からなるバッファ層を形成した。
【実施例】
【0042】
次に、基板温度を1130℃に維持したまま、第1の超格子層を形成した。バッファ層同様に供給ガスとしてTMA、TMG、およびNHの供給量を調整して、AlNとAl0.15Ga0.85Nをそれぞれ6nm、15nmの膜厚で交互に積層し、1.25μm厚とした。
【実施例】
【0043】
次に組成傾斜層を形成した。組成傾斜層としてAlX3Ga1-X3Nなる層は、基板温度を1130℃に維持し、圧力を100Torr、供給する反応ガスのモル比(第5族ガス/第3族ガス)を、4000から2800へと変えて、Al組成比X3を0.45から0へと減少させ、膜厚400nmの組成傾斜層を形成した。膜成長方向に連続的にAl組成を減少させた。
【実施例】
【0044】
次に、基板温度を1130℃に維持したまま、第1の超格子層と同一の条件にて、1.25μm厚の第2の超格子層を形成した。第1超格子層、組成傾斜層、および第2超格子層を合わせた歪緩和層の総厚は2.9μmである。
【実施例】
【0045】
基板温度を1130℃維持したまま、圧力を100Torr、供給する反応ガスモル比(第5族ガス/第3族ガス)が2800となるように供給して、チャネル層として膜厚1.0μmのi‐GaN層を形成した。
【実施例】
【0046】
チャネル層形成後、基板温度を1130℃維持したまま、供給する反応ガスモル比(第5族ガス/第3族ガス)をAlNバッファ層と同様に供給して、1nm厚のAlNスペーサ層を形成した。引き続き、Al0.20Ga0.80Nなるバリア層を膜厚20nm形成した。以上により、半導体積層構造(実施例1)を得た。
【実施例】
【0047】
(実施例2:歪緩和層として2層の組成傾斜層間に超格子層が介在する半導体積層構造)
実施例1同様に、まず4インチ径の厚み525μmの(111)面Si単結晶基板を用い、これを所定のMOCVD装置の反応菅内に設置し、キャリアガスとして水素を流量20SLM及び窒素を流量10SLMで流しながら、反応管内の圧力を100Torrに保ちつつ、基板を1210℃まで昇温した後、10分間保持し、基板のサーマルクリーニングを実施した。
【実施例】
【0048】
その後、基板温度を下げて1030℃に保ちつつ、TMAとそのキャリアガスである水素を供給するとともに、NHとそのキャリアガスである水素とを供給することにより、バッファ層として膜厚110nmのAlN層を最初に形成した。供給反応ガスのモル比、すなわち、第5族ガス/第3族ガス(NH/TMA)の比は5600とし、反応管内の圧力は100Torrとした。
【実施例】
【0049】
次に第1の組成傾斜層を形成した。組成傾斜層としてAlX3Ga1-X3Nなる層は、基板温度を1130℃に維持し、圧力を100Torr、供給する反応ガスモル比(第5族ガス/第3族ガス)を、5600から4000へと変えて、Al組成比のX3を1.0から0.45へと減少させ、膜厚400nmの組成傾斜層を形成した。膜成長方向に連続的にAl組成を減少させた。
【実施例】
【0050】
次に、基板温度を1130℃に維持したまま、超格子層を形成した。バッファ層同様に供給ガスとしてTMA、TMG、およびNHの供給量を調整して、AlNとAl0.15Ga0.85Nをそれぞれ6nm、15nmの膜厚で交互に積層し、2.1μm厚とした。
【実施例】
【0051】
さらに、第1の組成傾斜層と同一の条件にて、膜厚400nmの第2の組成傾斜層を形成した。第1組成傾斜層、超格子層、および第2組成傾斜層を合わせた歪緩和層の総厚は実施例1と同様に2.9μmである。
【実施例】
【0052】
チャネル層、スペーサ層、およびバリア層は、実施例1と同一の条件で同じ層にて各層を形成した。
【実施例】
【0053】
(比較例1~3)
歪緩和層の構成は、実施例1および実施例2とは異なり、比較例1は超格子層のみ、比較例2は組成傾斜層上に超格子層、比較例3は超格子層上に組成傾斜層を形成した。歪緩和層の総厚は、実施例1および実施例2と同様に、総厚を2.9μmとした。
【実施例】
【0054】
(半導体積層構造の反り量を測定)
実施例1および実施例2、さらに比較例1~3の半導体エピウェーハの反り量を測定した。反り量の測定は図6のように行い、基板のオリフラ方向とこれに直角方向の平均とした。測定結果を図7に示す。ウェーハの反り量は実施例2(構造5)が最も小さくなった。
【実施例】
【0055】
(X線回折半値幅測定)
実施例1、実施例2、および比較例1~3の半導体エピウェーハの(0004)面、および(20-24)面のX線回折によるロッキングカーブ半値幅の測定結果をそれぞれ図8および図9に示す。両面ともに実施例2が最も半値幅が小さく、実施例1も比較的小さな半値幅が得られた。
【実施例】
【0056】
(転位密度測定)
実施例1、実施例2、および比較例1~3の半導体エピウェーハのらせん転位密度、および刃状転位密度を測定した結果を表1に示す。実施例2が、らせん転位密度および刃状転位密度ともに小さく、実施例1も比較的小さな転位密度であった。
【実施例】
【0057】
【表1】
JP2015026770A_000003t.gif
【実施例】
【0058】
(シート抵抗、シートキャリア濃度、およびキャリア移動度の測定)
シート抵抗については、実施例1(構造4)が最も小さくなった。シートキャリア密度については、実施例1および実施例2、比較例1~3について大きな差異は見られなかった。キャリア移動度は、比較例2を除いてデータの幅が大きいが、実施例1および実施例2は比較的大きなキャリア移動度が得られた。
【実施例】
【0059】
ウェーハの反り、X線半値幅、および転位密度の測定結果より、実施例2が最も良好であり、実施例1も比較的良好であった。特にウェーハの反りはデバイス作製に影響するため、実施例2が特に好ましい。キャリア移動度もウェーハの反りおよびX線半値幅が影響するためか、実施例1および実施例2が比較的好ましい結果が得られた。
【産業上の利用可能性】
【0060】
本発明の半導体積層構造は、電界効果トランジスタ(FET、HEMT)あるいは受発光素子等の半導体素子に用いられる。
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9
【図11】
10
【図12】
11