TOP > 国内特許検索 > ドレイン電流密度・相互コンダクタンスを大幅に改善したリセス構造のMIS型ノーマリオフHEMT素子 > 明細書

明細書 :ドレイン電流密度・相互コンダクタンスを大幅に改善したリセス構造のMIS型ノーマリオフHEMT素子

発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2015-192004 (P2015-192004A)
公開日 平成27年11月2日(2015.11.2)
発明の名称または考案の名称 ドレイン電流密度・相互コンダクタンスを大幅に改善したリセス構造のMIS型ノーマリオフHEMT素子
国際特許分類 H01L  21/338       (2006.01)
H01L  29/778       (2006.01)
H01L  29/812       (2006.01)
H01L  29/786       (2006.01)
H01L  21/336       (2006.01)
H01L  29/78        (2006.01)
FI H01L 29/80 H
H01L 29/78 618B
H01L 29/78 618E
H01L 29/78 301H
H01L 29/78 301B
請求項の数または発明の数 4
出願形態 OL
全頁数 7
出願番号 特願2014-067737 (P2014-067737)
出願日 平成26年3月28日(2014.3.28)
発明者または考案者 【氏名】江川 孝志
出願人 【識別番号】304021277
【氏名又は名称】国立大学法人 名古屋工業大学
審査請求 未請求
テーマコード 5F102
5F110
5F140
Fターム 5F102GB01
5F102GC01
5F102GD10
5F102GJ02
5F102GJ03
5F102GJ04
5F102GJ05
5F102GJ10
5F102GK04
5F102GK08
5F102GL04
5F102GN04
5F102GN08
5F102GQ01
5F102GR04
5F102GS02
5F102GT01
5F102GV05
5F110AA08
5F110BB12
5F110CC05
5F110DD01
5F110DD04
5F110DD05
5F110DD12
5F110EE02
5F110EE04
5F110EE15
5F110EE43
5F110FF01
5F110FF12
5F110FF27
5F110GG04
5F110GG06
5F110GG19
5F110GG20
5F110GG22
5F110GG24
5F110GG44
5F110HK02
5F110HK03
5F110HK04
5F110HK08
5F110HK22
5F140AA05
5F140AC36
5F140BA01
5F140BA02
5F140BA03
5F140BA05
5F140BA06
5F140BA07
5F140BA16
5F140BA20
5F140BB06
5F140BB18
5F140BC12
5F140BD11
5F140BE03
5F140BE09
5F140BF05
5F140BF17
5F140BF21
5F140BF25
5F140BJ07
5F140BJ11
5F140BJ15
5F140CE02
要約 【課題】窒化物半導体のHEMT素子において、ノーマリオフ化を実現しつつ、大きなドレイン電流密度と相互コンダクタンスを確保することである。
【解決手段】基板上に少なくともチャネル層およびバリア層が順次積層され、当該バリア層上にソース電極およびドレイン電極が形成され、少なくともバリア層が除去されたバリア層上に絶縁膜を介してゲート電極が形成されたMIS型GaN系HEMT素子であって、前記バリア層がInAl1-XN(0.05≦X≦0.30)である、MIS型GaN系HEMT素子。
【選択図】図3
特許請求の範囲 【請求項1】
基板上に少なくともチャネル層およびバリア層が順次積層され、当該バリア層上にソース電極およびドレイン電極が形成され、少なくともバリア層が除去されたチャネル層上に絶縁膜を介してゲート電極が形成されたMIS型GaN系HEMT素子であって、前記バリア層がInAl1-XN(0.05≦X≦0.30)である、MIS型GaN系HEMT素子。
【請求項2】
前記チャネル層とバリア層との間にスペーサ層を設けた、請求項1に記載のMIS型GaN系HEMT素子。
【請求項3】
前記チャネル層がi‐GaN、スペーサ層がAlGa1-YN(0.80≦Y≦1.00)である請求項1または2に記載のMIS型GaN系HEMT素子。
GaN系電界効果トランジスタ。
【請求項4】
前記チャネル層の形成前に、基板上にAlを含むバッファ層と、Alを含む組成傾斜層あるいはAlを含む歪超格子層の少なくとも一方が基板上に形成された、請求項1~3のいずれかに記載のMIS型GaN系HEMT素子。
発明の詳細な説明 【技術分野】
【0001】
本発明は、電界効果トランジスタ(FET)、特にノーマリオフ型HEMT素子に係る。
【背景技術】
【0002】
窒化物半導体電界効果トランジスタをパワーデバイスに用いる場合、安全性ならびに従来のSiパワーデバイスとの互換性の観点から、ノーマリオフ型であることが強く求められている。窒化物半導体電界効果トランジスタにおいて、ノーマリオフを実現する方法の一つとして、高速電子移動度トランジスタ(High Electron Mobility Transistor: HEMT)のゲート部をそれ以外の部分に対して掘り下げたリセスゲート構造が知られている(非特許文献1参照)。
【0003】
そこで、本発明者らは、非特許文献1と膜基本構成が同じで、MIS型AlGaN/GaN HEMT構造において、リセス無し構造(構造1、図1参照)とリセス構造(構造2、図2参照)のHEMT素子を作製し、素子特性を評価したところ、構造2のリセス構造にすることによって、ノーマリオフ型になったが、構造1と比較してドレイン電流密度と相互コンダクタンスが大幅に低下する結果となった(表2参照)。
【先行技術文献】
【0004】

【非特許文献1】Wataru Saito他 IEEE Trans. Electron Devices, p. 356-362, Vol. 53、No. 2, 2006
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明の課題は、窒化物半導体のHEMT素子において、ノーマリオフ化を実現しつつ、大きなドレイン電流密度と相互コンダクタンスを確保することである。
【課題を解決するための手段】
【0006】
本発明者らは、リセス構造においてバリア層としてAlGaN層の代わりにInAlN層用いることにより、InAlN/GaN構造のInAlN内に自発分極以外にピエゾ分極が発生させることによって、ドレイン電流密度と相互コンダクタンスが大きくなると推測して本発明に至った。すなわち、本発明によれば、以下のHEMT素子が提供される。
【0007】
[1]基板上に少なくともチャネル層およびバリア層が順次積層され、当該バリア層上にソース電極およびドレイン電極が形成され、少なくともバリア層が除去されたチャネル層上に絶縁膜を介してゲート電極が形成されたMIS型GaN系HEMT素子であって、前記バリア層がInAl1-XN(0.05≦X≦0.30)である、MIS型GaN系HEMT素子。
【0008】
[2]前記チャネル層とバリア層との間にスペーサ層を設けた、前記[1]に記載のMIS型GaN系HEMT素子。
【0009】
[3]前記チャネル層がi‐GaN、スペーサ層がAlGa1-YN(0.80≦Y≦1.00)である前記[1]または[2]に記載のMIS型GaN系HEMT素子。
GaN系電界効果トランジスタ。
【0010】
[4]前記チャネル層の形成前に、基板上にAlを含むバッファ層と、Alを含む組成傾斜層あるいはAlを含む歪超格子層の少なくとも一方が基板上に形成された、前記[1]~[3]のいずれかに記載のMIS型GaN系HEMT素子。

【図面の簡単な説明】
【0011】
【図1】従来のノンリセスゲートタイプのMIS型HEMT素子の断面構造を示す図である。
【図2】従来のリセスゲートタイプのMIS型HEMT素子の断面構造を示す図である。
【図3】本発明のリセスゲートタイプのMIS型HEMT素子の断面構造を示す図である。
【図4】比較例のノンリセスゲートタイプのMIS型HEMT素子の断面構造を示す図である。
【発明を実施するための形態】
【0012】
以下、図面を参照しつつ本発明の実施の形態について説明する。本発明は、以下の実施形態に限定されるものではなく、発明の範囲を逸脱しない限りにおいて、変更、修正、改良を加え得るものである。

【0013】
本発明において基板は、その上に形成するバッファ層(緩衝層)、組成傾斜層あるいは歪超格子層、チャネル層、スペーサ層、バリア層の各組成あるいは形成手法に応じて適宜に選択される。例えば、基板としては、シリコン、ゲルマニウム、サファイア、炭化ケイ素、窒化ガリウム、酸化物(ZnO、LiAlO,LiGaO,MgAl,(LaSr)(AlTa)O,NdGaO,MgO, Gaなど)、Si-Ge合金、周期律表の第3族-第5族化合物(GaAs,AlN,GaN,AlGaN、AlInN)、ホウ化物(ZrB2など)、などを用いることができる。ただし、室温~1200℃における前記基板の熱膨張係数が基板上に形成するAlGaNからなる膜の熱膨張係数より小さいことが好ましく、なかでもSi基板が品質およびコストの点で好ましく、Si単結晶が特に好ましく、基板の厚みとしては0.42~1.00mmが好適である。

【0014】
バッファ層は、その上に形成するデバイス層の組成や構造、あるいは各層の形成手法に応じて、様々な第3族窒化物半導体からなる単一層または複数層から形成される。本発明では、バッファ層はAlαGa1-αNからなり、α≧0.2の1層または複数層からなり,合計の厚みとして30~500nmが好ましく、50~150nmがより好ましい。このバッファ層は、例えばMOCVD法やMBE法などの公知の成膜手法にて形成される。歪や転位密度ができるだけ少ない膜構造とすることが好ましく、後に形成される膜の品質に影響するため、転位密度は1×1011/cm以下に形成することが好ましい。なお、バッファ層とチャネル層の間に、更なる格子歪低減のため、組成傾斜層または超格子層を形成することが好ましい。組成傾斜層としては、膜成長方向に連続的に減少する、あるいは膜成長方向に膜厚10nm~100nm毎に階段状に減少することが好ましい。超格子層を形成する場合は、一方の組成がAlNであり、他方の組成がAlβGa1-βNであり、βが0~0.20であることが好ましい。そして、超格子の一対がAlNとAlβGa1-βNの場合、その膜厚比が1:2~1:10が好ましく、1:3~1:5がより好ましい。

【0015】
本発明のHEMT素子の場合は、バッファ層、組成傾斜層または歪超格子層に引き続き、チャネル層、およびバリア層が形成される。チャネル層は0.1~2μm厚のi‐GaNで構成することが好ましい。バリア層として1~15nm厚、特に5~10nmのInAl1-XNを形成することが好ましく、Inの含有量Xは0.05~0.30が好ましく、0.1~0.2が特に好ましい。なお、二次元電子ガスの移動度を改善させるため、チャネル層とバリア層との間に0.5~1.5nm厚のAlGa1-YN(0.80≦Y≦1.00)、特にAlNからなるスペーサ層が形成されることがより好ましい。

【0016】
バリア層上に形成されるゲート電極は金属‐絶縁膜‐半導体のMIS型であることが好ましく、ゲート電極形成前にバリア層のみ、あるいはバリア層とスペーサ層とが除去され、i‐GaN層上に絶縁膜として1~20nm厚のAl等の絶縁膜を形成し、さらにPd/Ti/Auのゲート電極を形成する。
【実施例】
【0017】
(実施例1~3:MIS型のリセス構造のゲート電極を形成する構造)
実施例1として、8インチ径、厚み525μmの(111)面シリコン(Si)基板上に、バッファ層として膜厚50nmのAlN層と膜厚100nmのAl0.20Ga0.80Nとを形成、さらに歪超格子層として膜厚5nmのAlN層と膜厚25nmのAl0.20Ga0.80層の各100層を交互に形成、さらにチャネル層として膜厚1.5μmのi‐GaN層、膜厚1nmのAlNからなるスペーサ層、膜厚10nmのIn0.15Al0.85Nからなるバリア層をこの順に有機金属気層成長法(MOCVD法)にて形成した。なお、バッファ層形成時は1030℃、他の層の形成時は1130℃に基板加熱を行った。次に、ソース電極とドレイン電極を前記バリア層上にTi/Al/Ni/Au(15/72/12/40 nm)にて形成した。その後、ゲート電極形成部位をリセスさせるため、BClをエッチングガスとした反応性イオンエッチングにて(10sccm,5W,3Pa)、半導体表面からチャネル層であるi‐GaN層が露出するまでエッチングを行った。次に、前記ソース電極とドレイン電極の部位を除いて、原子層オーダー堆積法(ALD)にてAlを膜厚10nm形成した、さらに、前記リセス部にPd/Ti/Au(40/20/80 nm)を蒸着およびリフトオフすることでゲート電極を形成し、HEMT素子を作製した。なお、バリア層としてIn0.15Al0.85N以外に、In0.18Al0.82N(実施例2)、およびIn0.23Al0.77N(実施例3)でも、他の膜構成および電極は実施例1と同じ条件で素子を作製した。
【実施例】
【0018】
(比較例1:実施例と同じ膜構成であり、MIS型ゲート電極形成部位がノンリセス構造)
前記実施例で作製したHEMTと同じ膜構成で製膜し、さらにソース電極、ドレイン電極、絶縁膜まで同様に形成し、ゲート電極形成部位をエッチングせずにゲート電極を形成した。
【実施例】
【0019】
(比較例2,3:AlGaN/GaN HEMT構造)
バリア層に厚さ20nmのAlGaN層を用いたAlGaN/GaN HEMT構造も作製し、リセスが有り無しで特性の比較を行った。
【実施例】
【0020】
(ホール効果の測定)
膜構成の違いによるシート抵抗とシートキャリア密度の違いを測定した結果を表1に示す。バリア層をInAl1-XNとする膜構成では、バリア層をAlGaNとする膜構成よりも低いシート抵抗と高いシートキャリア密度が得られた。また、In含有量Xを小さくするにつれて、低いシート抵抗と高いシートキャリア密度が得られた。
【実施例】
【0021】
【表1】
JP2015192004A_000003t.gif
【実施例】
【0022】
次に、リセス構造にて、バリア層組成のInAl1-XNにおいてXを変化させ、リセスのない構造とHEMT素子特性を比較した結果を表2に示す。その結果、リセス構造、かつバリア層がInAl1-XNの場合にドレイン電流密度と相互コンダクタンスがともに大きい値が得られた。特に、In量Xが0.18以下の場合に、ドレイン電流と相互コンダクタンスをともに大きくする効果が大きい。バリア層がInAl1-XNであっても、リセス構造でない場合はノーマリオフにならず、またバリア層がAlGaNの場合はリセス構造の有無にかかわらず、ドレイン電流と相互コンダクタンスはともに小さい。
【実施例】
【0023】
【表2】
JP2015192004A_000004t.gif


【産業上の利用可能性】
【0024】
本発明はノーマリオフ型HEMT素子に用いられる。
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3