TOP > 国内特許検索 > 任意特性回路合成方法 > 明細書

明細書 :任意特性回路合成方法

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第5979704号 (P5979704)
公開番号 特開2013-190895 (P2013-190895A)
登録日 平成28年8月5日(2016.8.5)
発行日 平成28年8月31日(2016.8.31)
公開日 平成25年9月26日(2013.9.26)
発明の名称または考案の名称 任意特性回路合成方法
国際特許分類 G06F  17/50        (2006.01)
H03H  17/04        (2006.01)
H03H  17/00        (2006.01)
FI G06F 17/50 652A
H03H 17/04 633A
H03H 17/00 601Z
請求項の数または発明の数 3
全頁数 20
出願番号 特願2012-055303 (P2012-055303)
出願日 平成24年3月13日(2012.3.13)
新規性喪失の例外の表示 特許法第30条第1項適用 2012年2月14日 同志社大学発行の「2011年度 電気電子工学専攻 博士課程(前期課程)修士論文審査会予稿集」に発表
審査請求日 平成27年3月11日(2015.3.11)
特許権者または実用新案権者 【識別番号】503027931
【氏名又は名称】学校法人同志社
発明者または考案者 【氏名】加藤 利次
【氏名】井上 馨
個別代理人の代理人 【識別番号】110000475、【氏名又は名称】特許業務法人みのり特許事務所
審査官 【審査官】松浦 功
参考文献・文献 特開2007-251533(JP,A)
船渡寛人 外1名,電力用アクティブパッシブ回路,電気学会論文誌D(産業応用部門誌)[online],一般社団法人電気学会,1993年,Vol. 113, No. 5,pp. 601-610 ,[検索日 2015.11.26],J-STAGE,URL,https://www.jstage.jst.go.jp/article/ieejias1987/113/5/113_5_601/_article/-char/ja/
船渡寛人 外1名,直流電源不要の電力用アクティブパッシブリアクタンス回路,電気学会論文誌D(産業応用部門誌)[online],一般社団法人電気学会,1994年,Vol. 114, No. 11,pp. 1100-1107 ,[検索日 2015.11.26],J-STAGE,URL,https://www.jstage.jst.go.jp/article/ieejias1987/114/11/114_11_1100/_article/-char/ja/
調査した分野 G06F 17/50
H03H 17/00 -17/04
H03H 11/48
Google Scholar
J-STAGE
特許請求の範囲 【請求項1】
インバータ回路およびエネルギー蓄積素子を含む主回路部と、測定した前記主回路部の端子電圧または端子電流に基づいて前記主回路部の端子電流または端子電圧に関する基準信号を生成する基準信号生成部と、前記主回路部の端子電流または端子電圧が前記基準信号に一致するように前記インバータ回路のスイッチ素子を制御する制御部とからなるシステムを用いて任意の特性を有する回路を合成する方法であって、
合成すべき回路の周波数特性に基づいて、アドミタンス形の合成を行うのか、インピーダンス形の合成を行うのかを決定し、
アドミタンス形の合成を行う場合は、電圧型の前記インバータ回路および前記エネルギー蓄積素子としてのインダクタを有する前記主回路部と、(C1)式で表現された前記回路のアドミタンス特性Y(s)に対応するように構成された前記基準信号生成部とを準備するとともに、測定した端子電圧と前記アドミタンス特性Y(s)とに基づいて端子電流に関する前記基準信号を生成し、
【数1】
JP0005979704B2_000035t.gif
(ただし、C,Gは任意の定数であり、a11…1Nc,a01…0Nc,b11…1Nc,b01…0Nc,ar1…rNs,br1…rNsは任意の係数である)
インピーダンス形の合成を行う場合は、電流型の前記インバータ回路および前記エネルギー蓄積素子としてのキャパシタを有する前記主回路部と、(C2)式で表現された前記回路のインピーダンス特性Z(s)に対応するように構成された前記基準信号生成部とを準備するとともに、測定した端子電流と前記インピーダンス特性Z(s)とに基づいて端子電圧に関する前記基準信号を生成する
【数2】
JP0005979704B2_000036t.gif
(ただし、L,Rは任意の定数である)
ことを特徴とする任意特性回路合成方法。
【請求項2】
前記基準信号生成部が、前記アドミタンス特性Y(s)または前記インピーダンス特性Z(s)に対応する関数を、(C3)式で表現されるディジタルフィルタで構成したものであることを特徴とする請求項1に記載の任意特性回路合成方法。
【数3】
JP0005979704B2_000037t.gif
(ただし、a1…Ni,b1…Nvは任意の係数である)
【請求項3】
前記ディジタルフィルタが、前記基準信号生成部および前記制御部における制御遅れを考慮したものであることを特徴とする請求項2に記載の任意特性回路合成方法。
発明の詳細な説明 【技術分野】
【0001】
本発明は、インバータ回路とエネルギー蓄積素子を含む主回路部を適切に制御することにより、任意の特性を有する回路を合成する方法に関する。
【背景技術】
【0002】
任意の線形1端子対回路の時間領域における特性は、図1(A)に示すように、過渡アドミタンスy(t)または過渡インピーダンスz(t)により表すことができる。同回路の端子電圧および端子電流の時間関数をそれぞれv(t)、i(t)とすると、端子電流i(t)および端子電圧v(t)の関係は相乗記号を*として次式の通りとなる。
【数1】
JP0005979704B2_000002t.gif

【0003】
また、任意の線形1端子対回路の周波数領域における特性は、図1(B)に示すように、アドミタンス関数Y(s)またはインピーダンス関数Z(s)により表すことができる。同回路の端子電圧および端子電流の周波数関数をそれぞれV(s)、I(s)とすると、端子電流I(s)および端子電圧V(s)の関係は次式の通りとなる。ただし、ωを角周波数としてs=jωである。
【数2】
JP0005979704B2_000003t.gif

【0004】
任意の特性を有する回路を合成する従来の方法としては、回路全体の特性が所望のアドミタンス特性(y(t)、Y(s))またはインピーダンス特性(z(t)、Z(s))となるように複数の回路素子(抵抗、キャパシタ、インダクタ等)を組み合わせる方法がある。しかしながら、この従来の合成方法は、特性を変更する際に具体的な回路素子を組み合わせなおす必要があるという問題があった。また、この合成方法は、現実に存在しない特性を持つ回路(例えば、負性インダクタ)を合成することができないという問題があった。
【0005】
なお、負性インダクタを合成することができる合成方法としては、非特許文献1に記載の方法が知られている。しかしながら、この合成方法は、オペアンプおよびアナログ乗算器を含むアナログ部品からなる帰還回路を用いた、負性インダクタの合成に特化した合成方法であり、汎用性が高くなかった。
【先行技術文献】
【0006】

【非特許文献1】Hirohito Funato, Atsuo Kawamura and Kenzo Kamiyama, "Realization of Negative Inductance Using Variable Active-Passive Reactance (VAPAR)", IEEE Transactions on Power Electronics, July 1997, Vol.12, No.4, pp.589-596
【発明の概要】
【発明が解決しようとする課題】
【0007】
本発明は上記事情に鑑みてなされたものであり、その課題とするところは、汎用性が高く、しかも現実に存在しない特性を持つ回路をも合成することができる任意特性回路合成方法を提供することにある。
【課題を解決するための手段】
【0008】
上記課題を解決するために、本発明に係る任意特性回路合成方法は、インバータ回路およびエネルギー蓄積素子を含む主回路部と、測定した主回路部の端子電圧または端子電流に基づいて主回路部の端子電流または端子電圧に関する基準信号を生成する基準信号生成部と、主回路部の端子電流または端子電圧が基準信号に一致するようにインバータ回路のスイッチ素子を制御する制御部とからなるシステムを用いて任意の特性を有する回路を合成する方法であって、
1)合成すべき回路の周波数特性に基づいて、アドミタンス形の合成を行うのか、インピーダンス形の合成を行うのかを決定し、
2-1)アドミタンス形の合成を行う場合は、電圧型のインバータ回路およびエネルギー蓄積素子としてのインダクタを有する主回路部と、(C1)式で表現された合成すべき回路のアドミタンス特性Y(s)に対応するように構成された基準信号生成部とを準備するとともに、測定した端子電圧とアドミタンス特性Y(s)とに基づいて端子電流に関する基準信号を生成し、
【数3】
JP0005979704B2_000004t.gif
(ただし、C,Gは任意の定数であり、a11…1Nc,a01…0Nc,b11…1Nc,b01…0Nc,ar1…rNs,br1…rNsは任意の係数である)
2-2)インピーダンス形の合成を行う場合は、電流型のインバータ回路およびエネルギー蓄積素子としてのキャパシタを有する主回路部と、(C2)式で表現された合成すべき回路のインピーダンス特性Z(s)に対応するように構成された基準信号生成部とを準備するとともに、測定した端子電流とインピーダンス特性Z(s)とに基づいて端子電圧に関する基準信号を生成する
【数4】
JP0005979704B2_000005t.gif
(ただし、L,Rは任意の定数である)
ことを特徴とする。
【0009】
上記任意特性回路合成方法では、基準信号生成部が、上記アドミタンス特性Y(s)または上記インピーダンス特性Z(s)に対応する関数を、(C3)式で表現されるディジタルフィルタで構成したものであってもよい
【数5】
JP0005979704B2_000006t.gif
(ただし、a1…Ni,b1…Nvは任意の係数である)
【0010】
この場合、ディジタルフィルタは、基準信号生成部および制御部における制御遅れを考慮したものであることが好ましい。
【発明の効果】
【0011】
本発明によれば、汎用性が高く、しかも現実に存在しない特性を持つ回路をも合成することができる任意特性回路合成方法を提供することができる。
【図面の簡単な説明】
【0012】
【図1】端子電流と端子電圧の関係を示す図であって、(A)は時間領域における関係図、(B)は周波数領域における関係図である。
【図2】本発明に係る任意特性回路合成方法で使用する主回路部の回路図であって、(A)はアドミタンス形の合成を行う場合に使用する主回路部、(B)はインピーダンス形の合成を行う場合に使用する主回路部である。
【図3】本発明に係る任意特性回路合成方法で使用する簡略化された主回路部の回路図であって、(A)はアドミタンス形の合成を行う場合に使用する主回路部、(B)はインピーダンス形の合成を行う場合に使用する主回路部である。
【図4】本発明に係る任意特性回路合成方法で使用するシステムのブロック図であって、(A)は基準信号生成部および制御部の両方がディジタル処理を行う場合のシステム、(B)は基準信号生成部がアナログ的処理を行う場合のシステム、(C)は基準信号生成部および制御部の両方がアナログ的処理を行う場合のシステムである。
【図5】本発明に係る任意特性回路合成方法で使用する制御部のブロック図であって、(A)はアナログ的処理を行う回路で構成した制御部、(B)はディジタル的処理を行う回路で構成した制御部である。
【図6】本発明に係る任意特性回路合成方法で使用する、アナログ的処理を行う回路で構成した基準信号生成部のブロック図である。
【図7】本発明に係る任意特性回路合成方法で使用する、ディジタル的処理を行う回路で構成した基準信号生成部のブロック図である。
【図8】合成例1に係る基準信号生成部のブロック図である。
【図9】合成例1に係る実験系を示す回路図である。
【図10】合成例1に係る実験結果を示す波形図である。
【図11】合成例1に係る実験結果を示す波形図である。
【図12】合成例2に係るLCR回路の回路図であって、(A)は合成すべきLCR回路の回路図、(B)は(A)の等価回路図である。
【図13】合成例2に係る基準信号生成部のブロック図である。
【図14】合成例2に係る実験系を示す回路図である。
【図15】合成例2に係る実験結果を示す波形図である。
【図16】合成例2に係る実験結果を示す波形図である。
【図17】ディジタルフィルタを作成するために測定した波形であって、(A)はフィッティング前の波形図、(B)はフィッティング後の波形図である。
【図18】合成例3に係る実験結果を示す波形図である。
【図19】ディジタルフィルタを作成するために測定した波形であって、(A)はフィッティング前の波形図、(B)はフィッティング後の波形図である。
【図20】合成例3に係る実験結果を示す波形図である。
【図21】4端子回路を合成するための基準信号生成部のブロック図である。
【発明を実施するための形態】
【0013】
以下、添付図面を参照しつつ、本発明に係る任意特性回路合成方法の実施形態について説明する。

【0014】
[システム全体の構成]
本発明に係る任意特性回路合成方法では、インバータ回路およびエネルギー蓄積素子を含む主回路部と、測定した主回路部の端子電圧または端子電流に基づいて主回路部の端子電流または端子電圧に関する基準信号を生成する基準信号生成部と、主回路部の端子電流または端子電圧が基準信号に一致するようにインバータ回路を制御する制御部とからなるシステムを用いる。

【0015】
図2に主回路部の一例を示す。図2(A)は、アドミタンス形の合成を行う場合、すなわち所望のアドミタンス特性(y(t))を有するようにインバータ回路のスイッチ素子を制御して合成を行う場合に使用する主回路部である。同図に示すように、この主回路部は、4つのスイッチ素子と4つのダイオードからなる電圧形のインバータ回路と、エネルギー蓄積素子としてのインダクタと、直流電圧源とを備えている。一方、図2(B)は、インピーダンス形の合成を行う場合、すなわち所望のインピーダンス特性(z(t))を有するようにインバータ回路のスイッチ素子を制御して合成を行う場合に使用する主回路部である。同図に示すように、この主回路部は、4つのスイッチ素子と4つのダイオードからなる電流形のインバータ回路と、エネルギー蓄積素子としてのキャパシタと、直流電流源とを備えている。

【0016】
図1および(1)式を用いて説明したように、アドミタンス形の合成を行う場合は、端子電圧v(t)を測定し、v(t)*y(t)に一致するように端子電流i(t)を制御する。一方、インピーダンス形の合成を行う場合は、端子電流i(t)を測定し、i(t)*z(t)に一致するように端子電圧v(t)を制御する。

【0017】
合成すべき回路に抵抗成分がなく、合成回路内でエネルギーの消費および回生が行われない場合は、主回路部の直流電圧源または直流電流源をキャパシタまたはインダクタに置き換え、構成を簡略化することができる(図3参照)。

【0018】
図4に、本発明に係るアドミタンス形の合成方法で使用するシステムの全体構成を示す。前記の通り、本発明で使用するシステムは、図2および図3に示す主回路部の他、基準信号x(t)またはx[k]を生成する基準信号生成部と、インバータ回路のスイッチ素子を制御する制御部とを備えている。基準信号生成部は、アドミタンス形の合成を行う場合は端子電流i(t)に関する基準信号i(t)またはi[k]を生成し、インピーダンス形の合成を行う場合は、端子電圧v(t)に関する基準信号v(t)またはv[k]を生成する。

【0019】
図4(A)は、基準信号生成部および制御部の両方をディジタル的処理を行う回路で構成した場合のシステムである。この場合、基準信号生成部は、測定した端子電圧v(t)をAD変換するAD変換機と、該AD変換により得られた端子電圧v[k]に基づいて基準信号i[k]を生成するディジタル処理部(例えば、DSP(Digital Signal Processor))とを備えている。また、制御部は、実際の端子電流i(t)をAD変換することにより得られた端子電流i[k]を基準信号i[k]に一致させるような制御信号u[k]を生成するディジタル制御部(例えば、DSP)と、制御信号u[k]を制御信号u(t)に変換するDA変換器とを備えている。主回路部のインバータ回路は、この制御信号u(t)によって制御される。

【0020】
図4(B)は、基準信号生成部をアナログ的処理を行う回路で構成した場合のシステム、図4(C)は、基準信号生成部と制御部の両方をアナログ的処理を行う回路で構成した場合のシステムである。図示していないが、制御部だけをアナログ的処理を行う回路で構成することもできる。つまり、本発明に係るアドミタンス形の合成方法では、4通りのシステムを使用することができる。

【0021】
当然ながら、本発明に係るインピーダンス形の合成方法でも、4通りのシステムを使用することができる。インピーダンス形の合成を行う場合は、主回路部の構成を一部変更するとともに、端子電圧および端子電流を表す記号を入れ替えればよい。

【0022】
[制御部の構成]
続いて、図5を参照しながら、制御部の具体的な構成について説明する。

【0023】
(アナログ的処理を行う回路で構成した制御部)
図5(A)は、アナログ的処理を行う回路で構成した制御部の一例である。同図に示すように、この制御部は、主回路部を状態フィードバック制御するとともに、2次の積分補償を行う。補償を2次としたのは、1次の補償では一定値への補償しか行うことができず、基準信号x(t)の動的な変化に追従することができないからである。図5(A)の例では、主回路部が直流電圧源または直流電流源を含んでおり(図2参照)、主回路部自身が1次の補償を行うため、制御系全体でみたときの補償は3次となる。このため、フィードバックゲインは、f、g、gの3つとなる。補償器の次数や構成は必要に応じて適宜変更することができ、例えば、より高次としたり、正弦波補償器等を組み合わせたりしてもよい。

【0024】
図5(A)に示す制御系の状態方程式は、主回路部の状態遷移行列および入力ベクトルをそれぞれA、hとすると、次式となる。
【数6】
JP0005979704B2_000007t.gif
また、この制御系の特性方程式は次式となる。
【数7】
JP0005979704B2_000008t.gif
(3)式および(4)式中のフィードバックゲインf、g、gは、例えば、極配置法や最適制御法により決定することができる。

【0025】
(ディジタル的処理を行う回路で構成した制御部)
図5(B)は、ディジタル的処理を行う回路で構成した制御部の一例である。状態遷移行列をA、入力ベクトルをh、サンプル時間間隔をTとすると、サンプル時間t=t[k]=kTにおけるこの制御系の状態方程式は次式となる。
【数8】
JP0005979704B2_000009t.gif
また、この制御系の特性方程式は次式となる。
【数9】
JP0005979704B2_000010t.gif
アナログ的処理を行う回路で制御部を構成した場合と同様、(5)式および(6)式中のフィードバックゲインf、g、gは、例えば、極配置法や最適制御法により決定することができる。

【0026】
[基準信号生成部の構成]
次に、基準信号生成部の具体的な構成について説明する。なお、ここではアドミタンス形の合成を行う場合に使用する基準信号生成部について説明するが、この基準信号生成部は、端子電圧と端子電流の関係を入れ替えて対応する記号を変換するだけでインピーダンス形の合成を行う場合に使用する基準信号生成部となる。

【0027】
(アナログ的処理を行う回路で構成した基準信号生成部)
周波数領域におけるアドミタンス特性Y(s)は次式で表すことができる。
【数10】
JP0005979704B2_000011t.gif
ここで、C、Gは定数、a1k、a0k、b1k0k(k=1,2,・・・,N)はN個の2次分数多項式に対する係数、ark、brk(k=1,2,・・・,N)はN個の1次分数多項式に対する係数である。

【0028】
測定した端子電圧v(t)および上記アドミタンス特性Y(s)に基づいて、端子電流に関する基準信号i(t)を生成する基準信号生成部のブロック図を図6に示す。同図に示すように、この基準信号生成部では、(7)式の各項に相当する処理が並列的に行われる。すなわち、この基準信号生成部では、sCに相当するブロックと、Gに相当するブロックと、2次分数多項式に相当するN段のブロックと、1次分数多項式に相当するN段のブロックとが並列に接続されている。この基準信号生成部からは、端子電流に関する基準信号i(t)が出力される。

【0029】
なお、インピーダンス形の合成を行う場合は、(7)式で表されるアドミタンス特性Y(s)の代わりに、次式で表されるインピーダンス特性Z(s)を使用すればよい。
【数11】
JP0005979704B2_000012t.gif

【0030】
(ディジタル的処理を行う回路で構成した基準信号生成部)
ディジタル的処理を行う回路で基準信号生成部を構成する場合は、積分要素の代わりに時間遅れ要素を用いてフィードバック系を構成すればよい。

【0031】
ところで、このように構成した基準信号生成部および上記アナログ的処理を行う回路で構成した基準信号生成部では、基準信号と実際の信号との間、例えば、基準信号i(t)と実際の端子電流i(t)との間にずれ(制御遅れ)が生じてしまう。そこで、以下では、制御遅れをキャンセルし得るディジタルフィルタで構成された基準信号生成部について説明する。

【0032】
ディジタル的処理を行う回路で構成した基準信号生成部を用い、かつアドミタンス形の合成を行う場合、端子電流の伝達関数I[z]、端子電圧の伝達関数V[z]およびアドミタンス関数Y[z]の間には(9)式の関係が成立する。
【数12】
JP0005979704B2_000013t.gif
すなわち、次式が成立する。
【数13】
JP0005979704B2_000014t.gif

【0033】
ここで、アドミタンス関数Y[z]は次式の通りである。
【数14】
JP0005979704B2_000015t.gif
したがって、アドミタンス関数Y[z]をIIRディジタルフィルタで構成すれば、基準信号生成部のブロック図は図7に示す通りとなる。

【0034】
図7および(11)式における係数a,a,・・・,aNiおよび係数b,b,・・・,bNvは、以下の手順により決定することができる。すなわち、(9)式に(11)式を代入し、分母を払うことにより(12)式および(13)式を得、さらに(13)式をベクトルを用いて書き直すことにより(14)式を得る。
【数15】
JP0005979704B2_000016t.gif
【数16】
JP0005979704B2_000017t.gif
【数17】
JP0005979704B2_000018t.gif
ここで、(14)式の各ベクトルは、1周期中の各N個の端子電流i[k]、端子電圧v[k](k=0,1,・・・,N-1)のサンプル点より合成すれば、次式となる。
【数18】
JP0005979704B2_000019t.gif
【数19】
JP0005979704B2_000020t.gif
【数20】
JP0005979704B2_000021t.gif

【0035】
(14)式について最小自乗法を用いることにより係数ベクトルxを求めることができる。
【数21】
JP0005979704B2_000022t.gif
すなわち、図7および(11)式における係数a,a,・・・,aNiおよび係数b,b,・・・,bNvを決定することができる。

【0036】
[合成例1:負性インダクタ]
本発明に係る合成方法によれば、任意の特性を持つ回路を合成することができるが、その一例として、図6(A)に示すシステムを用いて-5mHの負性インダクタを合成した実験結果について説明する。なお、負性インダクタの周波数特性は高周波域で減衰するので、本合成例ではアドミタンス形の合成を行った。

【0037】
合成すべき回路が負性インダクタなので、端子電流i(t)、I(s)はそれぞれ端子電圧v(t)、V(s)の積分に比例する。したがって、次式が成立する。
【数22】
JP0005979704B2_000023t.gif
上記(19)式をサンプル時間Tで離散化すると、(20)式が得られる。
【数23】
JP0005979704B2_000024t.gif
したがって、基準信号i[k]を生成するための基準信号生成部の構成は、図8に示す通りとなる。ただし、図8中のLは-5mHである。

【0038】
本合成例で使用した実験系を図9に示す。同図に示すように、主回路部は、インバータ回路と、エネルギー蓄積素子としてのインダクタと、インダクタに直列接続された抵抗と、直流電圧源とを備えている。また、主回路部の端子間には、任意の電圧波形(本合成例では、正弦波および矩形波)を出力可能な電圧源が接続されている。抵抗を設けたのは限流のためである。

【0039】
実験パラメータの公称値は下表の通りである。
【表1】
JP0005979704B2_000025t.gif
なお、記号fは、インバータ回路の制御周波数である。

【0040】
図10は、入力する任意電圧波形を正弦波(振幅5V,50Hz)とし、端子電圧(図9の入力電圧vin)を測定しながら、-5mHの負性インダクタに対応した基準信号iに追従するように端子電流(図9のインダクタ電流i)をインバータ回路でPWM制御した結果であり、このうち、同図(A)は、基準信号生成部および制御部を構成するDSPに取り込まれた端子電圧vin、端子電流iおよびDSP内で生成された基準信号iの波形である。この図からは、端子電流iが基準信号iにほぼ一致していること、および端子電流iが端子電圧vinに対して90°進んでおり、負性インダクタの特性を再現できていることが分かる。

【0041】
また、同図(B)は、オシロスコープで測定した端子電圧vinおよび端子電流iの波形である。この図からも、端子電流iが端子電圧vinに対して90°進んでおり、負性インダクタの特性を再現できていることが分かる。

【0042】
図11は、入力する任意電圧波形を矩形波(振幅5V,50Hz)とした場合の実験結果であり、このうち、同図(A)は、DSPに取り込まれた端子電圧vin、端子電流iおよびDSPで生成された基準信号iの波形、同図(B)は、オシロスコープで測定した端子電圧vinおよび端子電流iの波形である。正弦波の場合と同様、これらの図からは、端子電流iが基準信号iにほぼ一致していることが分かる。

【0043】
[合成例2:LCR回路]
次に、図6(A)に示すシステムを用いて図12(A)に示すLCR回路を合成した実験結果について説明する。なお、LCR回路の周波数特性は高周波域で減衰するので、本合成例ではアドミタンス形の合成を行った。

【0044】
LCR回路の等価回路は図12(B)に示す通りなので、合成すべきLCR回路のアドミタンス特性Y(s)は次式で表すことができる。
【数24】
JP0005979704B2_000026t.gif
したがって、本合成例では、基準信号生成部を図13に示すブロック図で構成すればよい。なお、(21)式および図13における素子値は下表の通りである。
【表2】
JP0005979704B2_000027t.gif

【0045】
実験系は図14に示す通りであり、合成例1で使用した実験系にさらにLCR回路を付加した構成となっている。このような構成とすることにより、電圧源から主回路部に向かって流れていく電流isyn(以下、端子電流という)と実際のLCR回路に向かって流れていく電流iLCRが一致しているかどうか、すなわち、合成により得られた回路の特性と実際のLCR回路の特性が一致しているかどうかを判断することができる。実験パラメータの公称値は下表の通りである。
【表3】
JP0005979704B2_000028t.gif
なお、記号fは、インバータ回路の制御周波数である。

【0046】
図15は、入力する任意電圧波形を正弦波(振幅5V,50Hz)とし、端子電圧(図14の入力電圧vin)を測定しながら、上記LCR回路に対応した基準信号iに追従するように端子電流isynをインバータ回路でPWM制御した結果であり、このうち、同図(A)は、基準信号生成部および制御部を構成するDSPに取り込まれた端子電流isyn、DSP内で生成された基準信号iおよび電流iLCRの波形である。この図からは、端子電流isynと電流iLCRとがほぼ一致しており、所望のLCR回路が合成できていることが分かる。

【0047】
また、同図(B)は、オシロスコープで測定した端子電流isynおよび電流iLCRの波形である。この図からも、端子電流isynと電流iLCRとがほぼ一致しており、所望のLCR回路が合成できていることが分かる。

【0048】
図16は、入力する任意電圧波形を矩形波(振幅5V,50Hz)とした場合の実験結果であり、このうち、同図(A)は、DSPに取り込まれた端子電流isyn、DSP内で生成された基準信号iおよび電流iLCRの波形、同図(B)は、オシロスコープで測定した端子電流isynおよび電流iLCRの波形である。いずれの図においても、端子電流isynは電流iLCRよりもやや遅れており、オーバーシュート量もやや大きくなっている。任意電圧波形を矩形波とした場合は、制御遅れの影響がより顕著に表れるからである。なお、この制御遅れは、後述するディジタルフィルタを用いた合成を行うことにより改善することができる。

【0049】
[合成例3:LCR回路]
続いて、制御遅れをキャンセルするように考慮されたディジタルフィルタを用いて合成例2と同じLCR回路(図14、表3参照)を合成した実験結果について説明する。

【0050】
ディジタルフィルタを作成するためには、まず、図14に示す実験系において、入力する端子電圧vinを正弦波(振幅5V,50Hz)としたときにLCR回路側に向かって流れる電流iLCR(以下、実電流という)と、基準信号iを上記端子電圧vin/R(ただし、Rはスケールファクタ)とした場合の端子電流isynとを測定する必要がある。この測定の結果を図17(A)に示す。

【0051】
基準信号iに対する端子電流isynの遅れの伝達関数をH[z]とすると、端子電流isynの伝達関数Isyn[z]と基準信号iの伝達関数I[z]との間には、次式が成立する。
【数25】
JP0005979704B2_000029t.gif
また、伝達関数Isyn[z]を実電流iLCRの伝達関数ILCR[z]に一致させるための補正伝達関数をF[z]とすると、(23)式および(24)式が成立する。
【数26】
JP0005979704B2_000030t.gif
【数27】
JP0005979704B2_000031t.gif

【0052】
補正伝達関数F[z]の係数、すなわち本合成例で使用するディジタルフィルタの係数は、(18)式により求めることができる。より詳しくは、ディジタルフィルタの係数は、図17(A)に示す端子電流isynが同じく図17(A)に示す実電流iLCRに一致するように、Isyn[z]に含まれる遅れの伝達関数H[z]を補正することにより求めることができる。このようにして求めた係数(ただし、N=6、N=5)を表4に示す。
【表4】
JP0005979704B2_000032t.gif

【0053】
上記係数を用いて作成したディジタルフィルタ(図7参照)を使用して図17(A)を得たのと同じ測定を行ったところ、図17(B)が得られた。この図からは、フィッティングの結果、端子電流isynが実電流iLCRにほぼ一致したことが分かる。

【0054】
図18にこのディジタルフィルタを用いた実験結果を示す。同図は、ディジタルフィルタを使用していない場合(図15(B)参照)よりも実電流iLCRに対する端子電流isynの遅れが低減され、追従性が向上したことを示している。

【0055】
入力する端子電圧vinを矩形波(振幅5V,50Hz)とした場合は、同様の手法により、表5に示す係数(ただし、N=4、N=4)が得られた。
【表5】
JP0005979704B2_000033t.gif
この係数を用いて作成したディジタルフィルタ(図7参照)を使用したフィッティングの結果を図19に示す。同図(A)に示すフィッティング前に比べ、同図(B)に示すフィッティング後では、実電流iLCRに対する端子電流isynの遅れが低減され、追従性が向上したことが分かる。

【0056】
図20にこのディジタルフィルタを用いた実験結果を示す。同図も、ディジタルフィルタを使用していない場合(図16(B)参照)よりも実電流iLCRに対する端子電流isynの遅れが低減され、追従性が向上したことを示している。

【0057】
以上、本発明に係る任意特性回路合成方法の実施形態について説明したが、本発明は上記構成に限定されるものではなく、種々の変形例が考えられる。

【0058】
例えば、本発明に係る任意特性回路合成方法は、任意の特性を有する他端子回路も合成することができる。一例として、4端子回路の場合は次式が成立するので、基準信号生成部を図21に示す構成とすることで、各端子の端子電圧v(t)~v(t)に基づいて各端子の端子電流に関する基準信号i(t)~i(t)を生成することができる。ただし、図21では、例えばy11(t)を伝達特性Y11(s)=Y11で表現している。
【数28】
JP0005979704B2_000034t.gif

【0059】
また、合成例3では、ディジタルフィルタによって制御遅れをキャンセルしたが、本発明に係る任意特性回路合成方法では、アナログ的処理を行う回路で構成した基準信号生成部を使用して制御遅れをキャンセルすることもできる。
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9
【図11】
10
【図12】
11
【図13】
12
【図14】
13
【図15】
14
【図16】
15
【図17】
16
【図18】
17
【図19】
18
【図20】
19
【図21】
20