TOP > 国内特許検索 > トランスインピーダンスアンプ > 明細書

明細書 :トランスインピーダンスアンプ

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第5147061号 (P5147061)
公開番号 特開2010-016740 (P2010-016740A)
登録日 平成24年12月7日(2012.12.7)
発行日 平成25年2月20日(2013.2.20)
公開日 平成22年1月21日(2010.1.21)
発明の名称または考案の名称 トランスインピーダンスアンプ
国際特許分類 H03F   3/08        (2006.01)
FI H03F 3/08
請求項の数または発明の数 3
全頁数 14
出願番号 特願2008-176672 (P2008-176672)
出願日 平成20年7月7日(2008.7.7)
審査請求日 平成23年5月24日(2011.5.24)
特許権者または実用新案権者 【識別番号】000004226
【氏名又は名称】日本電信電話株式会社
【識別番号】504132272
【氏名又は名称】国立大学法人京都大学
発明者または考案者 【氏名】中村 誠
【氏名】岸根 桂路
【氏名】小野寺 秀俊
【氏名】土谷 亮
個別代理人の代理人 【識別番号】100078499、【弁理士】、【氏名又は名称】光石 俊郎
【識別番号】100102945、【弁理士】、【氏名又は名称】田中 康幸
【識別番号】100120673、【弁理士】、【氏名又は名称】松元 洋
審査官 【審査官】高橋 義昭
参考文献・文献 特開2002-064341(JP,A)
特開2004-179998(JP,A)
特開2004-032002(JP,A)
特開2002-076793(JP,A)
調査した分野 H03F 3/08
特許請求の範囲 【請求項1】
信号電流が入力されるとこの信号電流の値に応じた値の信号電圧を出力するトランスファー特性を有するトランスインピーダンスアンプにおいて、
ソース接地増幅回路と、電流源トランジスタを備えたソースフォロワ回路から構成された増幅回路と、
前記増幅回路の入力端子と出力端子との間に接続された帰還抵抗と、
前記増幅回路から出力される前記信号電圧の値を検出するレベル検出回路と、
前記レベル検出回路により検出した前記信号電圧の値の増減に応じて前記電流源トランジスタに流れる電流の電流値を増減させることにより、前記信号電流に対する前記信号電圧の関係が前記トランスファー特性の線形範囲内となるように制御する電流制御回路と、
を有することを特徴とするトランスインピーダンスアンプ。
【請求項2】
請求項1のトランスインピーダンスアンプにおいて、
前記電流源トランジスタは、並列接続された複数のトランジスタにより構成されており、
前記電流制御回路は、前記複数のトランジスタに流れる電流の電流値を個別に制御することを特徴とするトランスインピーダンスアンプ。
【請求項3】
請求項1のトランスインピーダンスアンプにおいて、
前記電流源トランジスタは、制御端子が所定の電位に接続されたメインのトランジスタと、制御端子がスイッチを介して所定の電位に接続された少なくとも一つの調整用のトランジスタが並列接続されて構成されており、
前記電流制御回路は、前記複数のトランジスタに流れる電流の電流値を基に、前記スイッチの開閉を制御することを特徴とするトランスインピーダンスアンプ。
発明の詳細な説明 【技術分野】
【0001】
本発明は、光伝送方式の光/電気変換を行う光受信回路において、信号等化を行うトランスインピーダンスアンプに関するものである。特に本願は、低電圧動作において小信号から大信号まで広い入力信号強度が受信可能なトランスインピーダンスアンプに関するものである。
【0002】
具体的には、光基幹伝送システム、光アクセスシステム、光インターコネクション等の各種光伝送システムに用いられる光受信用IC、ならびにこれを用いた高速光受信モジュール、光送受信トランシーバなどに光受信回路として適用されるものである。
本発明は、光通信技術の進展とともに、高速化と低消費電力が求められる上記光受信回路において、高速・低電圧で動作可能なトランスインピーダンスアンプ(TIA:Trans Impedance Amplifier)を提供するものである。
【背景技術】
【0003】
光通信技術の進展とともに通信速度が高速化されるとともに、低電力化も求められている。一方、高速化に伴いトランジスタが微細化されると、線形動作範囲が狭くなり波形品質劣化が生じる。特に、大きな入力信号を受信する場合、トランスインピーダンスアンプの出力信号も大きくなるため、この波形品質劣化の影響が大きい。従来、波形品質劣化が生じないようにするためには、入力信号の大きさに対応したバイアス電流をトランスインピーダンスアンプに流す必要があった。
【0004】
従来のトランスインピーダンスアンプの構成を図13、図14に示す。
図13中において、記号1はトランスインピーダンスアンプ(TIA)、記号2は帰還抵抗(Rf)、記号3は増幅回路、記号4はフォトディテクタ(PD)である。
【0005】
従来のトランスインピーダンスアンプ1は、例えば図14に示すように、トランジスタM1と負荷抵抗RLならびにエミッタ帰還抵抗REから構成されたソース接地増幅回路Iと、このソース接地増幅回路Iの出力端子に接続されたトランジスタM2と電流源となるトランジスタM3から構成されるソースフォロワ回路IIと、該ソースフォロワ回路IIの出力端子と上記ソース接地増幅回路Iの入力端子との間に接続された帰還抵抗Rfから構成される。
【0006】
つまり、図13,図14に示すように、増幅回路3が、ソース接地増幅回路Iとソースフォロワ回路IIにより構成され、増幅回路3の入力端子と出力端子との間に帰還抵抗Rfが接続されて、トランスインピーダンスアンプ1が構成されている。
【0007】
図15に、図13,図14に示した従来のトランスインピーダンスアンプ1の基本的動作を示す。図15は特に入力電流に対する出力電圧の関係を示した、トランスファー特性である。
トランスインピーダンスアンプ1では、一般的な反転アンプを例にとると、入力信号電流Iinが大きくなるにつれて、出力信号電圧Voutは低くなる。これは、入力信号電流Iinが帰還抵抗Rfを流れ電圧降下が起きるためで、入力信号電流Iinの大きさに応じて、出力電圧振幅Voutppの大きさが以下に示す式のように変化する。
outpp=Rf×Irf (1)
【0008】
また、図14に示すような並列帰還型トランスインピーダンスアンプ1の出力信号電圧Voutは、以下の式により求められる。ここで、Vreは直列帰還抵抗(エミッタ帰還抵抗)REによる電圧降下、Vgs1はトランジスタM1の動作時のゲート-ソース間電位である。
out=Vre+Vgs1-Rf×Iin (2)
【0009】
しかしながら、ソース接地増幅回路Iとソースフォロワ回路IIと帰還抵抗Rfから構成される並列帰還型トランスインピーダンスアンプ1では、入力信号電流Iinがさらに大きくなるとトランスファー曲線が飽和する。
これは、入力信号電流Iinは帰還抵抗Rfを介し後段のソースフォロワ回路IIの電流源トランジスタM3に流れ込むが、入力信号電流Iinが大きくなると、ソースフォロワ回路IIの電流源トランジスタM3が電流源として十分機能しなくなり、波形劣化や高速性能の劣化が生じるという問題があった。
【0010】
図15を用いて説明すると、(a)のように入力信号電流Iinが小さい場合には、入力信号電流振幅に応じた出力信号電圧Voutが出力されるが、(b)のように入力信号電流Iinが大きな場合には、出力信号電圧Voutがリミットされてしまい波形歪みが生じる。
【0011】
また、トランスインピーダンスアンプ1を構成するソースフォロワ回路IIの電流源トランジスタM3に流れる電流Id1は、ソースフォロワ回路IIのトランジスタM2に流れる電流Id0と、入力電流すなわち帰還抵抗Rfに流れる電流Irfの和である。すなわち、
d1=Id0+Irf (3)
である。
従って、電流Id1は一定値のため入力電流Irfが大きくなると、ソースフォロワ回路IIのトランジスタM2に流れる電流Id0が小さくなってしまい、動作速度が低下するという問題がある。
【0012】
上記について、並列帰還型TIAのソースフォロワ回路IIにおける電流源トランジスタM3の動作について図16に詳述する。
図16(a)に示すように、大信号電流入力時に、動作点が定電流源として動作するMOS-FETの飽和領域ではなく、オーム領域で動作すると、トランジスタM3が電流源として動作しなくなり、波形歪を生じ伝送特性が著しく劣化するという問題があった。
さらに、図16(b)に示すようなMOS-FETの飽和領域で動作していても、入力信号電流Iinが大きくなるとソースフォロワ回路IIのトランジスタM2に流れる電流Id0が減少すると高周波特性が著しく劣化するという問題があった。特に、電源電圧VDDが低くなるとこの問題は顕著になる。
【0013】
すなわち、トランスインピーダンスアンプ1において、大信号入力時にトランスインピーダンス変換利得が飽和し、波形歪みや高速性能が劣化するという問題があった。さらに、高速化に伴い高性能な微細トランジスタを用いると電源電圧が低くなりこの影響が大きくなるという問題があった。
【0014】

【特許文献1】特開平8-46444号
【非特許文献1】「PON用バースト伝送対応光受信技術」、中村誠、楳田洋太郎、遠藤潤、赤津佑史、NTT技術ジャーナル、2006年7月号、p.46-49.
【発明の開示】
【発明が解決しようとする課題】
【0015】
上記のように、従来のトランスインピーダンスアンプでは、大きな入力信号を受信した場合、出力信号がリミットされてしまう。また、非線形動作による波形歪みや、動作電流が低減することによる速度低下が引き起こされるという問題を有する。特に、低電圧動作においては、トランスインピーダンスアンプの線形動作範囲が狭くなるため、この問題が顕著である。
【0016】
本発明の目的は以上の問題を解決し、低電圧で大きな入力信号を受信可能なトランスインピーダンスアンプを提供することにある。
【課題を解決するための手段】
【0017】
上記課題を解決する本発明の構成は、
信号電流が入力されるとこの信号電流の値に応じた値の信号電圧を出力するトランスファー特性を有するトランスインピーダンスアンプにおいて、
ソース接地増幅回路と、電流源トランジスタを備えたソースフォロワ回路から構成された増幅回路と、
前記増幅回路の入力端子と出力端子との間に接続された帰還抵抗と、
前記増幅回路から出力される前記信号電圧の値を検出するレベル検出回路と、
前記レベル検出回路により検出した前記信号電圧の値の増減に応じて前記電流源トランジスタに流れる電流の電流値を増減させることにより、前記信号電流に対する前記信号電圧の関係が前記トランスファー特性の線形範囲内となるように制御する電流制御回路と、
を有することを特徴とする。
【0018】
また本発明の構成は、
前記のトランスインピーダンスアンプにおいて、
前記電流源トランジスタは、並列接続された複数のトランジスタにより構成されており、
前記電流制御回路は、前記複数のトランジスタに流れる電流の電流値を個別に制御することを特徴とする。
【0019】
また本発明の構成は、
前記のトランスインピーダンスアンプにおいて、
前記電流源トランジスタは、制御端子が所定の電位に接続されたメインのトランジスタと、制御端子がスイッチを介して所定の電位に接続された少なくとも一つの調整用のトランジスタが並列接続されて構成されており、
前記電流制御回路は、前記複数のトランジスタに流れる電流の電流値を基に、前記スイッチの開閉を制御することを特徴とする。
【発明の効果】
【0021】
本発明のトランスインピーダンスアンプにより、光受信回路において、最小受信感度を損なうことなくかつ消費電力の増加を抑えて、大入力信号を受信することが可能となる。
本発明を用いれば、低電圧動作時に電力を不必要に増やさず波形品質や速度性能を改善できるので、基幹光伝送システムや光アクセスシステムの大容量かつ低電力化が可能となる。特に、発熱等により消費電力が課題となる複数チャネルが集積されるようなアレイ型IC、トランシーバにおいて高速・低電力化に有効である。
【発明を実施するための最良の形態】
【0022】
前述した従来の問題を解決し、低電圧で大きな入力信号を受信可能なトランスインピーダンスアンプを実現するために、本願発明者は次のような実施の形態を案出した。
【0023】
即ち、図1に示すように、トランスインピーダンスアンプ(TIA)11は、光信号を光電変換するフォトディテクタ(PD)16から出力された光信号電流(入力信号電流)Iinを受信して、光信号電流(入力信号電流)Iinの値に応じた値の出力電圧信号Voutを出力する。
このTIA11は、増幅回路13と、増幅回路13の入力端子と出力端子の間に接続された帰還抵抗(Rf)12と、増幅回路13の出力端子に接続されたレベル検出回路15と、該レベル検出回路15の出力端子に接続された電流制御回路14により構成した。
【0024】
そして図4に示すように、増幅回路13は、ソース接地増幅回路VIと、ソースフォロワ回路VIIから構成され、電流制御回路14の出力(制御信号)Vcが該ソースフォロワ回路VIIの電流源トランジスタM3のゲート端子に入力されて、電流源トランジスタM3に流れる電流Id1の電流値を制御する構成とした。
【0025】
本トランスインピーダンスアンプ11は、ソースフォロワ回路VIIの電流源トランジスタM3に流れる電流Id1の電流値を、入力信号電流Iinの大きさに応じて制御することにより、消費電力を抑え大信号入力の受信が可能である。
【0026】
図2に動作の概要を示す。光信号がフォトディテクタ(PD)16に入力されると、フォトディテクタ(PD)16は光信号を入力信号電流(光信号電流)Iinに変換する。この入力信号電流Iinがトランスインピーダンスアンプ11に入力される。
そうすると、トランスインピーダンスアンプ11は、入力信号電流Iinを出力信号電圧Voutにインピーダンス変換を行う。
【0027】
このトランスインピーダンス変換は、図2に示す、TIA11のインピーダンス変換特性によって与えられる。すなわち、入力信号電流Iinに対する出力信号電圧Voutの関係で表されるトランスファー特性によって、無信号時の直流動作点を基点にして入力信号電流Iinの大きさ(振幅の大きさ)に応じた大きさ(振幅の大きさ)の出力信号電圧VoutをTIA11は出力する。
実際の回路においては、回路動作の制約からトランスファー特性は出力振幅が大きくなると出力振幅に制限がある。特に低電圧動作時では、トランスインピーダンスアンプ11の出力線形範囲が狭くなるためこの影響が大きくなる。
【0028】
ここで、トランスインピーダンスアンプ11を構成するソースフォロワ回路VIIの電流源トランジスタM3に流れる電流Id1の電流値を、入力信号電流Iinの振幅に応じて制御することにより、出力飽和せずに受信可能な入力信号電流を大きくすることができる。
【0029】
即ち、入力信号電流Iinの振幅が大きくなると出力信号電圧Voutの振幅が大きくなるので、レベル検出回路15が、出力信号電圧Voutの振幅を検出しこの検出値に応じた値のレベル検出信号VLを出力し、電流制御回路14はレベル検出信号VLの値に応じた値の制御信号Vcを出力し、この制御信号Vcにより電流源トランジスタM3に流れる電流Id1の電流値を大きくするように制御している。かかる制御により、出力飽和せずに受信可能な入力信号電流を大きくすることができる。
【0030】
上記の手段により、トランスインピーダンスアンプ11の入力信号電流Iinの大きさに応じて、ソースフォロワ回路VIIの電流源トランジスタM3に流せる電流Id1の電流値を調整できるため、電流値を不必要に増やさず大信号入力時の波形特性を改善できるという効果がある。
【0031】
さらに、上記手段において電流源トランジスタM3を複数用意し制御電圧をスイッチで切替え制御することにより、バーストデータの受信等において高速応答も可能である。
【0032】
従って上記回路によれば、トランスインピーダンスアンプ11において、従来技術では波形劣化を引き起こすような大信号入力に対しても、小信号受信時の消費電力を増加させることなく受信可能である。すなわち、低電圧で小さな信号から大きな信号まで広い入力信号振幅を受信可能なトランスインピーダンスアンプ11を提供することができる。
【実施例1】
【0033】
図3、図4、は、請求項1に記載の発明に係わるトランスインピーダンスアンプの具体的な実施例1を示す図である。
図3は実施例1の全体図で、図4は実施例1に係わる帰還抵抗と増幅回路からなるトランスインピーダンスコア回路の具体的な実施例を示したものである。
【0034】
図3中において、記号11はトランスインピーダンスアンプ、記号12は帰還抵抗(Rf)、記号13は増幅回路、記号14は電流制御回路、記号15はレベル検出回路、記号16はフォトディテクタ(PD)である。
【0035】
実施例1では、フォトディテクタ(PD)16で光/電変換された入力信号電流Iinを受信し、出力電圧信号Voutに変換するトランスインピーダンスコア回路の出力レベル(振幅)を検出し、その振幅の大きさに応じて、トランスインピーダンスアンプコア回路を構成するソースフォロワ回路VIIの電流源トランジスタM3の電流値を制御するようにしている。
【0036】
図4に示すように、トランスインピーダンスアンプコア回路は、負荷抵抗RLとトランジスタM1とエミッタ帰還抵抗REからなるソース接地増幅回路VIと、該ソース接地増幅回路VIの出力端子が入力端子に接続されたトランジスタM2と電流源トランジスタM3からなるソースフォロワ回路VIIと、帰還抵抗12とから構成されている。
ソースフォロワ回路VIIの出力端子は前記ソース接地増幅回路VIの入力端子に帰還抵抗Rfを介し接続され、さらにソースフォロワ回路VIIの電流源トランジスタM3のゲート端子が電流制御回路14に接続されている。
そして電流制御回路14の制御信号Vcによって、トランジスタM3に流れる電流の電流値を制御する構成としている。
【0037】
図5、図6に、図3に示す回路の動作例を示した。
レベル検出回路15は、トランスインピーダンスアンプ11が出力する出力信号電圧Voutの振幅(値)を検出し、検出した振幅(値)に対応したレベル検出信号VLを電流制御回路14に送る。電流制御回路14は、レベル検出信号VLに対応した制御信号Vcをソースフォロワ回路VIIの電流源トランジスタM3に送る。電流源トランジスタM3は、入力される制御信号Vcの値に応じて、このトランジスタM3に流す電流Id1の電流値を制御する。
【0038】
図6に示すように、入力信号電流Iinが大きくなると、出力信号電圧Voutの振幅もそれに応じて大きくなる。
出力信号電圧Voutの振幅が大きな場合には、レベル検出回路15は出力信号電圧Voutの振幅に対応したレベル検出信号VLを出力し、電流制御回路14はこのレベル検出信号VLに対応した制御信号Vcを出力し、ソースフォロワ回路VIIの電流源トランジスタM3に流す電流の電流値を多くするように制御する。
【0039】
上記動作により、図5に示すように、入力信号電流Iinが大きな場合には、トランスファ特性の線形範囲が広がり(低くなり)、大きな出力振幅(振幅の大きな出力信号電圧Vout)を出力しても信号リミットがかからず波形劣化を起こさずに信号出力が可能である。
【実施例2】
【0040】
請求項2に対応する実施例2は、実施例1のトランスインピーダンスアンプ11において、増幅回路13を構成するソースフォロワ回路VIIの電流源トランジスタを複数個から構成し、該電流源トランジスタを並列接続し、各電流源トランジスタの各々のゲート端子に電流制御回路14を接続し、電流制御回路14により複数の電流源トランジスタに流れる電流を個別に制御する構成とした。
【0041】
実施例2では、レベル検出信号VLに応じて電流制御回路14により複数のゲート制御信号Vcを生成し、該複数の制御信号Vcは複数の並列接続された上記ソースフォロワ回路の電流源トランジスタのゲート端子に入力される。
【0042】
例えば電流源トランジスタとして、並列接続した3つのトランジスタM3-1,M3-2、M3-3を採用し、電流制御回路14は、レベル検出信号VLが小さいときには、1つのトランジスタM3-1のみをONし、レベル検出信号VLが中程度になったときには、2つのトランジスタM3-1,M3-2をONし、レベル検出信号VLが大きいときには、3つのトランジスタM3-1,M3-2,M3-3をONするように制御する。
この結果、複数の電流源トランジスタに流れる電流値(各電流源トランジスタに流れる総和の電流値)を入力信号電流Iinの大きさに応じて段階的に制御することができる。
【実施例3】
【0043】
図7、図8に、請求項3に係わる実施例3を示す。
図7中において、記号21はトランスインピーダンスアンプ、記号22は帰還抵抗Rf、記号23は増幅回路、記号24は電流制御回路、記号25はレベル検出回路、記号26はフォトディテクタ(PD)である。
【0044】
実施例3では、トランスインピーダンスアンプコア回路の出力振幅(出力信号電圧Voutの振幅)をモニタするレベル検出回路25を備え、また、レベル検出回路25から出力されるレベル検出信号VLの値に応じて増幅回路23のソースフォロワ回路の電流源に流せる電流を制御する電流制御回路24を備え、更に該電流源は複数のMOS-FET電流源より構成した。
これにより、レベル検出信号VLの大きさ、即ち、出力信号電圧Voutの振幅に応じて、電流源をON/OFF制御するようにした。
【0045】
図8に、帰還抵抗(Rf)22と増幅回路からなるトランスインピーダンスコア回路の具体的な構成例を示した。
トランスインピーダンスアンプコア回路は、負荷抵抗RLとトランジスタM1とエミッタ帰還抵抗REからなるソース接地増幅回路XIと、該ソース接地増幅回路XIの出力端子が入力端子に接続されたトランジスタM2と並列に接続された複数の電流源トランジスタM3、トランジスタM4からなるソースフォロワ回路XIIと、帰還抵抗22から構成されている。
そして、ソースフォロワ回路XIIの出力端子は、ソース接地増幅回路XIの入力端子に帰還抵抗(Rf)22を介し接続されている。
【0046】
さらにソースフォロワ回路XIIの電流源トランジスタ(メインのトランジスタ)M3のゲート端子(制御端子)は、ソースフォロワ回路XIIに所定の電流を流すように、予め設定した所定の電位に設定された第一の参照電位Vref1に接続され、トランジスタ(調整用のトランジスタ)M4のゲート端子(制御端子)はスイッチ27を介して、予め設定した所定の電位に設定された第二の参照電位Vref2に接続されている。
【0047】
上記において、トランジスタM4のゲート端子と第二の参照電位Vref2を接続するスイッチ27は、電流制御回路24の切替え制御信号VSWによって、トランジスタM4に流れる電流をON/OFF制御する構成としている。
具体的には、電流制御回路24は、レベル検出信号VLの値が予め決めた値以上になったら、切替え制御信号VSWを出力してトランジスタM4をONし、レベル検出信号VLの値が予め決めた値未満になったら、切替え制御信号VSWの出力を停止してトランジスタM4をOFFする制御をする。
【0048】
さらに、上記電流源トランジスタは、2個以上並列接続されていてもよく、電流制御回路24が接続数に応じた切替え制御信号を出力する。
【0049】
図9、図10に上記に示す実施例3の具体的な動作例を示した。
レベル検出回路25は、トランスインピーダンスアンプ21が出力する出力信号電圧Voutの振幅(値)を検出し、検出した振幅(値)に対応したレベル検出信号VLを電流制御回路24に送る。電流制御回路24は、レベル検出信号VLの値に応じて、電流源トランジスタM4に流れる電流のON/OFFを制御する切替え制御信号VSWを出力する。電流源トランジスタM4は、入力される制御信号VSWに応じてON/OFF制御される。
【0050】
図10に示すように、例えば、入力信号電流Iinが大きくなると、出力信号電圧Voutの振幅もそれに応じて大きくなる。そうすると、レベル検出回路25は出力信号電圧Voutの振幅に対応したレベル検出信号VLを出力し、このレベル検出信号VLがある設定した値以上になった場合には、電流制御回路24は切替え制御信号VSWを出力し、ソースフォロワ回路XIIの電流源トランジスタM4をONしてトランジスタM4に電流を流す。これによりソースフォロワ回路XIIの電流源に流れる電流がId1+Id2に増加する。
【0051】
一方、入力信号電流Iinが小さくなると出力信号電圧Voutの振幅が小さくなり、レベル検出信号VLも小さくなってある設定した値未満になった場合には、電流制御回路24は切替え制御信号VSWの出力を停止し、ソースフォロワ回路XIIの電流源トランジスタM4をOFFする。これによりソースフォロワ回路XIIの電流源に流れる電流がId1に戻る(減少する)。
【0052】
上記動作により、図9に示すように入力信号電流Iinが大きな場合には、トランスファ特性の線形範囲を、切替え動作で広げることが可能となり、入力信号電流Iinの振幅変化に対し高速応答が可能である。
すなわち、パケットデータを扱うバースト信号伝送等において、大きな信号を受信してもトランスインピーダンスアンプにおいて、信号リミットがかからず波形劣化を起こさず信号出力が可能である。
【参考例】
【0053】
図11に、参考例を示す。
図11中において、記号31はトランスインピーダンスアンプ、記号32は帰還抵抗(Rf)、記号33は増幅回路、記号34は電流制御回路、記号35はレベル検出回路、記号36はフォトディテクタ(PD)、記号37はトランスインピーダンスアンプコア回路、記号38は帰還抵抗、記号39は増幅回路、記号40はダミーコア回路、記号41は差動増幅回路である。
【0054】
トランスインピーダンスコア回路37は、ソース接地増幅回路とソースフォロワ回路からなる増幅回路33と、帰還抵抗32とで構成されており、ソース接地増幅回路の出力端子とソースフォロワ回路の入力端子との間に帰還抵抗32が介装されている。そして、電流制御回路34から出力される制御信号Vcにより、ソースフォロワ回路の電流源トランジスタに流れる電流値を制御するようにしている。
【0055】
ダミーコア回路40は、ソース接地増幅回路とソースフォロワ回路からなる増幅回路39と、帰還抵抗38とで構成されており、ソース接地増幅回路の出力端子とソースフォロワ回路の入力端子との間に帰還抵抗38が介装されている。
このダミーコア回路40の出力信号電圧Vout2は、直流電位であり、この直流電位は、トランスインピーダンスコア回路37が無信号入力時に出力する出力信号電圧Vout1と同じ値となっている。本例では、ダミーコア回路40から出力する出力信号電圧Vout2(直流電位)を参照電位として使用する。
【0056】
差動増幅回路41は、トランスインピーダンスコア回路37から出力される第1の出力信号電圧Vout1と、ダミーコア回路40から出力される第2の出力信号電圧Vout2を差動演算して、正転信号電圧Voutと反転信号電圧Vout-invを出力する。
【0057】
レベル検出回路35は、正転信号電圧Voutの振幅を示すレベル検出信号VLと、反転信号電圧Vout-invの振幅を示すレベル検出信号VL-invを出力する。
電流制御回路34は、レベル検出信号VLとレベル検出信号VL-invを基に、制御信号Vcを出力する。
このような差動構成とすることにより、高速で安定した動作を得ることができる。
【0058】
なお、増幅回路33と増幅回路39のソースフォロワ回路の電流源トランジスタを、それぞれ並列接続した複数のトランジスタで構成し、各トランジスタを実施例2と同様に制御信号Vcにより個別に制御したり、実施例3(図7参照)と同様に切替え制御スイッチVSWにより切替え制御したりするようにしてもよい。
【0059】
図12に、図11に示す回路の動作例を示した。ダミーコア回路40は、TIAコア回路37の無信号入力時と同じ直流電位の出力信号電圧Vout2を出力し(図中波形(a))、この電位を参照電位とし、TIAコア回路37の出力信号電圧Vout1とともに差動増幅回路41に入力することにより、図12(b)に示す差動信号出力である正転信号電圧Voutと反転信号電圧Vout-invを得る。
【0060】
さらに、例えば正転信号電圧Voutの平均値と、反転信号電圧Voutのピーク値の差分を振幅情報として検出し、この検出信号の大きさに対応した制御信号Vcを求めて、電流制御回路34によりTIAコア回路37のソースフォロワ回路の電流源トランジスタに流す電流値を制御する。
【0061】
ダミーコア回路40は、無信号入力時の直流電位を出力すればよいので、必ずしもダミーコア回路のソースフォロワ回路の電流源トランジスタを制御する必要はないが、電流制御回路34から出力される制御信号Vcにより、ダミーコア回路40のソースフォロワ回路の電流源トランジスタに流れる電流値を制御する 構成とすることも可能である。
【0062】
以上のとおり、本発明のトランスインピーダンスアンプによれば、大信号入力時においても波形品質を劣化することなく受信可能なトランスインピーダンスアンプを容易に実現できる。
【図面の簡単な説明】
【0063】
【図1】本発明のトランスインピーダンスアンプを示す構成図。
【図2】本発明によるトランスインピーダンスアンプの入出力特性を示す特性図。
【図3】実施例1に係るトランスインピーダンスアンプを示す構成図。
【図4】実施例1に係る並列帰還型トランスインピーダンスアンプ回路を示す構成図。
【図5】実施例1に係るトランスインピーダンスアンプの入出力特性を示す特性図。
【図6】実施例1に係るトランスインピーダンスアンプの動作波形を示す波形図。
【図7】実施例3に係るトランスインピーダンスアンプを示す構成図。
【図8】実施例3に係る並列帰還型トランスインピーダンスアンプ回路を示す構成図。
【図9】実施例3に係るトランスインピーダンスアンプの入出力特性を示す特性図。
【図10】実施例3に係るトランスインピーダンスアンプの動作波形を示す波形図。
【図11】 参考例に係るトランスインピーダンスアンプを示す構成図。
【図12】 参考例に係るトランスインピーダンスアンプの動作波形を示す波形図。
【図13】従来のトランスインピーダンスアンプを示す構成図。
【図14】従来の並列帰還型トランスインピーダンスアンプ回路を示す構成図。
【図15】従来のトランスインピーダンスアンプの入出力特性を示す特性図。
【図16】MOS-FET電流源の動作点を示す説明図。
【符号の説明】
【0064】
11,21,31 トランスインピーダンスアンプ
12,22,32,38 帰還抵抗
13,23,33,39 増幅回路
14,24,34 電流制御回路
15,25,35 レベル検出回路
16,26,36 フォトディテクタ
27 スイッチ
37 トランスインピーダンスアンプコア回路
40 ダミーコア回路
41 差動増幅回路
I,VI,XI ソース接地増幅回路
II,VII,XII ソースフォロワ回路
L レベル検出信号
c 制御信号
SW 切替え制御信号
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9
【図11】
10
【図12】
11
【図13】
12
【図14】
13
【図15】
14
【図16】
15