TOP > 国内特許検索 > 高移動度トランジスタおよびその製造方法 > 明細書

明細書 :高移動度トランジスタおよびその製造方法

発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2015-153775 (P2015-153775A)
公開日 平成27年8月24日(2015.8.24)
発明の名称または考案の名称 高移動度トランジスタおよびその製造方法
国際特許分類 H01L  21/338       (2006.01)
H01L  29/778       (2006.01)
H01L  29/812       (2006.01)
H01L  21/205       (2006.01)
H01L  21/308       (2006.01)
FI H01L 29/80 H
H01L 21/205
H01L 21/308 B
請求項の数または発明の数 12
出願形態 OL
全頁数 23
出願番号 特願2014-023730 (P2014-023730)
出願日 平成26年2月10日(2014.2.10)
発明者または考案者 【氏名】須田 良幸
【氏名】塚本 貴広
【氏名】玉生 啓
【氏名】本橋 叡
【氏名】広瀬 信光
【氏名】笠松 章史
出願人 【識別番号】504132881
【氏名又は名称】国立大学法人東京農工大学
【識別番号】301022471
【氏名又は名称】国立研究開発法人情報通信研究機構
個別代理人の代理人 【識別番号】100090398、【弁理士】、【氏名又は名称】大渕 美千栄
【識別番号】100090387、【弁理士】、【氏名又は名称】布施 行夫
審査請求 未請求
テーマコード 5F043
5F045
5F102
Fターム 5F043AA07
5F043AA09
5F043BB01
5F043BB12
5F043FF01
5F045AA19
5F045AB02
5F045AB03
5F045AB04
5F045AB05
5F045AC16
5F045AD06
5F045AD07
5F045AD08
5F045AD09
5F045AD10
5F045AD11
5F045AE13
5F045AE15
5F045AE17
5F045AF03
5F045BB16
5F045CA07
5F102GB01
5F102GC01
5F102GD01
5F102GJ02
5F102GJ03
5F102GK02
5F102GK08
5F102GL02
5F102GL03
5F102GM02
5F102GM08
5F102GN02
5F102GQ04
5F102GR01
5F102GR04
5F102GS01
5F102GS04
5F102GT01
5F102GV07
5F102HC15
要約 【課題】高い相互コンダクタンスを有することができる高移動度トランジスタを提供する。
【解決手段】本発明に係る高移動度トランジスタ100は、キャリア供給層50上に設けられた第2スペーサー60層と、第2スペーサー層60上に設けられ、溝部70aが形成されたキャップ層70と、キャップ層70上に設けられたソース電極82およびドレイン電極84と、第2スペーサー層60上であって溝部70a内に設けられたゲート電極80と、を含み、チャネル層30の材質は、Si1-αGeα(0≦α≦1)であり、第1スペーサー層40の材質は、Si1-βGeβ(0≦β≦1)であり、キャリア供給層50の材質は、Si1-γGeγ(0≦γ≦1)であり、第2スペーサー層60の材質は、Si1-δGeδ(0<δ≦1)であり、キャップ層70の材質は、Si1-εGeε(0≦ε<1)であり、δおよびεは、ε<δの関係を満たす。
【選択図】図1
特許請求の範囲 【請求項1】
チャネル層と、
前記チャネル層上に設けられた第1スペーサー層と、
前記第1スペーサー層上に設けられたキャリア供給層と、
前記キャリア供給層上に設けられた第2スペーサー層と、
前記第2スペーサー層上に設けられ、溝部が形成されたキャップ層と、
前記キャップ層上に設けられたソース電極およびドレイン電極と、
前記第2スペーサー層上であって前記溝部内に設けられたゲート電極と、
を含み、
前記チャネルの材質は、Si1-αGeα(0≦α≦1)であり、
前記第1スペーサーの材質は、Si1-βGeβ(0≦β≦1)であり、
前記キャリア供給層の材質は、Si1-γGeγ(0≦γ≦1)であり、
前記第2スペーサーの材質は、Si1-δGeδ(0<δ≦1)であり、
前記キャップ層の材質は、Si1-εGeε(0≦ε<1)であり、
前記δおよび前記εは、ε<δの関係を満たす、高移動度トランジスタ。
【請求項2】
請求項1において、
前記キャップ層の材質は、Siである、高移動度トランジスタ。
【請求項3】
請求項1または2において、
前記δは、0.1≦δ≦0.5の範囲である、高移動度トランジスタ。
【請求項4】
請求項1ないし3のいずれか1項において、
前記δは、0.2≦δ≦0.35の範囲である、高移動度トランジスタ。
【請求項5】
請求項1ないし4のいずれか1項において、
前記第2スペーサー層の厚さは、0.5nm以上10nm以下である、高移動度トランジスタ。
【請求項6】
前記チャネル層上に第1スペーサー層を形成する工程と、
前記第1スペーサー層上にキャリア供給層を形成する工程と、
前記キャリア供給層上に第2スペーサー層を形成する工程と、
前記第2スペーサー層上にキャップ層を形成する工程と、
前記キャップ層上にソース電極およびドレイン電極を形成する工程と、
前記キャップ層をアルカリ性の水溶液でエッチングし、溝部を形成する工程と、
前記第2スペーサー層上であって前記溝部内にゲート電極を形成する工程と、
を含み、
前記チャネル層の材質は、Si1-αGeα(0≦α≦1)であり、
前記第1スペーサー層の材質は、Si1-βGeβ(0≦β≦1)であり、
前記キャリア供給層の材質は、Si1-γGeγ(0≦γ≦1)であり、
前記第2スペーサー層の材質は、Si1-δGeδ(0<δ≦1)であり、
前記キャップ層の材質は、Si1-εGeε(0≦ε<1)であり、
前記δおよび前記εは、ε<δの関係を満たす、高移動度トランジスタの製造方法。
【請求項7】
請求項8において、
前記水溶液は、水酸化テトラメチルアンモニウム水溶液である、高移動度トランジスタの製造方法。
【請求項8】
請求項6または7において、
前記チャネル層、前記第1スペーサー層、前記キャリア供給層、前記第2スペーサー層、および前記キャップ層は、スパッタ法によってエピタキシャル成長される、高移動度トランジスタの製造方法。
【請求項9】
請求項6ないし8のいずれか1項において、
前記キャップ層の材質は、Siである、高移動度トランジスタの製造方法。
【請求項10】
請求項8または9において、
前記δは、0.1≦δ≦0.5の範囲である、高移動度トランジスタの製造方法。
【請求項11】
請求項8ないし10のいずれか1項において、
前記δは、0.2≦δ≦0.35の範囲である、高移動度トランジスタの製造方法。
【請求項12】
請求項8ないし11のいずれか1項において、
前記第2スペーサー層の厚さは、0.5nm以上10nm以下である、高移動度トランジスタの製造方法。
発明の詳細な説明 【技術分野】
【0001】
本発明は、高移動度トランジスタおよびその製造方法に関する。
【背景技術】
【0002】
近年、CMOS素子が長足の進歩を遂げ、ミリ波領域までの高周波(高速)動作が数多く報告されている。しかしながら、CMOS素子は、雑音特性や消費電力の点で本質的に多くの課題を抱えている。そこで、次世代の通信機器用の低雑音、低消費の超高速トランスタとして、電子を走行キャリアとするSiGe高電子移動度トランジスタ(high electron mobility transistor:HEMT)、および、正孔を走行キャリアとするSiGe高正孔移動度トランジスタ(high hole mobility transistor:HHMT)のSiGe高移動度トランジスタが期待されている。
【0003】
例えば非特許文献1,2には、Siチャネル層と、SiGeキャリア供給層と、を備えたSiGe型のHEMTが記載されている。このようなHEMTは、ゲート耐圧の向上等の観点から、非特許文献2に記載のように、リセス構造を有することが知られている。非特許文献2には、SiGeキャリア供給層上に設けられたノンドープSi層(不純物がドープされていないSi層)、およびノンドープSi層上に設けられたドープSi層(不純物がドープされたSi層)に溝を形成してリセス構造を形成することが記載されている。
【0004】
しかしながら、非特許文献2に記載の技術では、SiGeキャリア供給層上に設けられたノンドープSi層のエッチングを、途中で停止してリセス構造を形成しているので、ノンドープSi層のエッチング深さの制御が難しく、またプロセスマージンを確保するためノンドープSi層を薄くすることも難しい。そのため、非特許文献2に記載のHEMTでは、ソース電極とチャネル層との間、およびドレイン電極とチャネル層との間が高抵抗の厚いノンドープSi層で隔てられ、相互コンダクタンス(gm)が低下して、動作速度が抑圧される場合があるなどSiGe型高移動度トランジスタ製作過程での技術として、制御性の面で基本的な問題を抱えており、新たな技術の開発が求められていた。
【先行技術文献】
【0005】

【非特許文献1】Applied Surface Science,224,(2004) 370-376
【非特許文献2】Applied Surface Science,224,(2004) 382-385
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は、上記の状況を克服するために為されたものであり、本発明のいくつかの態様に係る目的の1つは、高い相互コンダクタンスを有することができる高移動度トランジスタを提供することにある。また、本発明のいくつかの態様に係る目的の1つは、高い相互コンダクタンスを有することができる高移動度トランジスタの高い制御性に基づく製造方法を提供することにある。
【課題を解決するための手段】
【0007】
本発明に係る高移動度トランジスタは、
チャネル層と、
前記チャネル層上に設けられた第1スペーサー層と、
前記第1スペーサー層上に設けられたキャリア供給層と、
前記キャリア供給層上に設けられた第2スペーサー層と、
前記第2スペーサー層上に設けられ、溝部が形成されたキャップ層と、
前記キャップ層上に設けられたソース電極およびドレイン電極と、
前記第2スペーサー層上であって前記溝部内に設けられたゲート電極と、
を含み、
前記チャネルの材質は、Si1-αGeα(0≦α≦1)であり、
前記第1スペーサーの材質は、Si1-βGeβ(0≦β≦1)であり、
前記キャリア供給層の材質は、Si1-γGeγ(0≦γ≦1)であり、
前記第2スペーサー層の材質は、Si1-δGeδ(0<δ≦1)であり、
前記キャップ層の材質は、Si1-εGeε(0≦ε<1)であり、
前記δおよび前記εは、ε<δの関係を満たす。
【0008】
このような高移動度トランジスタでは、第2スペーサー層のアルカリ性の水溶液に対するエッチング速度を、キャップ層のアルカリ性の水溶液に対するエッチング速度よりも小さくすることができる。したがって、高移動度トランジスタでは、例えば、アルカリ性の水溶液によってキャップ層をエッチングして溝部を形成する場合に、第2スペーサー層がほとんどエッチングされず、第2スペーサー層をエッチングストッパーとして機能させることができる。例えば、第2スペーサー層の厚さは、成膜時にほぼ決定されるので、第2スペーサー層の厚さを原子層レベルで再現性よく制御可能とすることができる。これにより薄膜成長工程において第2スペーサー層の厚さを薄く(厚さを小さく)しても、溝部を形成するためのエッチングによって原子層レベルで界面構成を高精度に制御した高移動度トランジスタの構成が可能となる。このような高移動度トランジスタでは、第2スペーサー層の厚さを薄くして、ソース電極とチャネル層との間、およびドレイン電極とチャネル層との間の抵抗を小さくすることができ、高い相互コンダクタンス(gm)を有するシリコン系高性能トランジスタ特性を高い制御性に基づき実現することができる。
【0009】
これに対し、従来の手法では、第2スペーサー層の厚さを薄く(厚さを小さく)した場合、溝部を形成するためのエッチング工程によってキャリア供給層が露出し、キャリア供給層とゲート電極とが接する(接した場合にはトランジスタとして動作しない)問題が発生し、製作過程における、制御性、不確定性の課題となっていた。本発明によって、シリコン系高移動度トランジスタ製作過程におけるこれらの基本課題が解決される。
【0010】
本発明に係る高移動度トランジスタにおいて、
前記キャップ層の材質は、Siであってもよい。
【0011】
本発明に係る高移動度トランジスタにおいて、
前記δは、0.1≦δ≦0.5の範囲であってもよい。
【0012】
本発明に係る高移動度トランジスタにおいて、
前記δは、0.2≦δ≦0.35の範囲であってもよい。
【0013】
本発明に係る高移動度トランジスタにおいて、
前記第2スペーサー層の厚さは、0.5nm以上10nm以下であってもよい。
【0014】
本発明に係る高移動度トランジスタの製造方法は、
前記チャネル層上に第1スペーサー層を形成する工程と、
前記第1スペーサー層上にキャリア供給層を形成する工程と、
前記キャリア供給層上に第2スペーサー層を形成する工程と、
前記第2スペーサー層上にキャップ層を形成する工程と、
前記キャップ層上にソース電極およびドレイン電極を形成する工程と、
前記キャップ層をアルカリ性の水溶液でエッチングし、溝部を形成する工程と、
前記第2スペーサー層上であって前記溝部内にゲート電極を形成する工程と、
を含み、
前記チャネル層の材質は、Si1-αGeα(0≦α≦1)であり、
前記第1スペーサー層の材質は、Si1-βGeβ(0≦β≦1)であり、
前記キャリア供給層の材質は、Si1-γGeγ(0≦γ≦1)であり、
前記第2スペーサー層の材質は、Si1-δGeδ(0<δ≦1)であり、
前記キャップ層の材質は、Si1-εGeε(0≦ε<1)であり、
前記δおよび前記εは、ε<δの関係を満たす。
【0015】
本発明に係る高移動度トランジスタの製造方法において、
前記水溶液は、水酸化テトラメチルアンモニウム水溶液であってもよい。
【0016】
本発明に係る高移動度トランジスタの製造方法において、
前記チャネル層、前記第1スペーサー層、前記キャリア供給層、前記第2スペーサー層、および前記キャップ層は、スパッタ法によってエピタキシャル成長されてもよい。
【0017】
本発明に係る高移動度トランジスタの製造方法において、
前記キャップ層の材質は、Siであってもよい。
【0018】
本発明に係る高移動度トランジスタの製造方法において、
前記δは、0.1≦δ≦0.5の範囲であってもよい。
【0019】
本発明に係る高移動度トランジスタの製造方法において、
前記δは、0.2≦δ≦0.35の範囲であってもよい。
【0020】
本発明に係る高移動度トランジスタの製造方法において、
前記第2スペーサー層の厚さは、0.5nm以上10nm以下であってもよい。
【図面の簡単な説明】
【0021】
【図1】本実施形態に係る高移動度トランジスタを模式的に示す断面図。
【図2】本実施形態に係る高移動度トランジスタのエネルギーバンド図を模式的に示した図。
【図3】本実施形態に係る高移動度トランジスタのエネルギーバンド図を模式的に示した図。
【図4】本実施形態に係る高移動度トランジスタの製造方法を説明するためのフローチャート。
【図5】本実施形態に係る高移動度トランジスタの製造工程を模式的に示す断面図。
【図6】本実施形態に係る高移動度トランジスタの製造工程を模式的に示す断面図。
【図7】本実施形態に係る高移動度トランジスタの製造工程を模式的に示す断面図。
【図8】本実施形態に係る高移動度トランジスタの製造工程を模式的に示す断面図。
【図9】本実施形態に係る高移動度トランジスタの製造工程を模式的に示す断面図。
【図10】本実施形態に係る高移動度トランジスタの製造工程を模式的に示す断面図。
【図11】本実施形態に係る高移動度トランジスタの製造工程を模式的に示す断面図。
【図12】Si1-yGeからなる層のTMAH水溶液に対するエッチング速度を示すグラフ。
【図13】実験例に用いた積層体を模式的に示す断面図。
【図14】スパッタ法によるエピタキシャル成長により形成された積層体において、深さ方向における、リンの濃度と、シリコンおよびゲルマニウムの比率と、を示すグラフ。
【図15】CVD法によるエピタキシャル成長により形成された積層体において、深さ方向における、リンの濃度と、シリコンおよびゲルマニウムの比率と、を示すグラフ。
【図16】スパッタ法によるエピタキシャル成長により形成された積層体のSEM写真。
【図17】CVD法によるエピタキシャル成長により形成された積層体のSEM写真。
【発明を実施するための形態】
【0022】
以下、本発明の好適な実施形態について、図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

【0023】
1. 高移動度トランジスタ
まず、本実施形態に係る高移動度トランジスタについて、図面を参照しながら説明する。図1は、本実施形態に係る高移動度トランジスタ100を模式的に示す断面図である。

【0024】
高移動度トランジスタ100は、図1に示すように、基板10と、バッファー層20と、チャネル層30と、第1スペーサー層40と、キャリア供給層50と、第2スペーサー層60と、キャップ層70と、ゲート電極80と、ソース電極82と、ドレイン電極84と、を含む。高移動度トランジスタ100は、電子を走行キャリアとする高電子移動度トランジスタ(HEMT)であってもよいし、正孔を走行キャリアとする高正孔移動度トランジスタ(HHMT)であってもよい。

【0025】
基板10は、電子をキャリアとする場合は、例えば、p型の(100)シリコン基板であり、正孔をキャリアとする場合は、例えば、n型の(100)基板である。基板10の電気抵抗率は、例えば、1Ωcm以上10Ωcm以下である。なお、基板10は、高純度シリコン基板であっても、ゲルマニウム基板であっても、シリコンゲルマニウム基板であってもよい。

【0026】
バッファー層20は、特に電子をキャリアとする場合は、基板10上に設けられている。図示の例では、バッファー層20は、第1層22と、第2層24と、第3層26と、を有している。なお、基板10としてシリコンゲルマニウム基板を用いる場合は、バッファー層20を設けない場合がある。また、キャリアを正孔とする場合は、バッファー層20を設けない場合がある。

【0027】
バッファー層20の第1層22は、基板10上に設けられている。第1層22の材質は、例えば、i型(不純物をドープしていない場合をi型と呼ぶことにする)のシリコン(Si)である。第1層22の厚さは、例えば120nm程度である。

【0028】
なお、「層の材質は、X(Xは例えばSiやSiGeなど)である」とは、該層がXのみから構成されている場合と、該層がXの他に意図せぬ不純物(積極的にドープさせていない不純物)を含有している場合と、を含む。

【0029】
バッファー層20の第2層24は、第1層22上に設けられている。第2層24の材質は、例えば、i型のSi0.82Ge0.18である。第2層24の厚さは、例えば12
0nm程度である。

【0030】
バッファー層20の第3層26は、第2層24上に設けられている。第3層26の材質は、例えば、i型のSi0.75Ge0.25である。ゲルマニウム、またはシリコンとゲルマニウムとからなる混晶Si1-xGe(0<x≦1)ではゲルマニウムの比率が高くなるほど格子定数(原子間隔に対応する距離)が大きくなる。通常シリコン基板にSi1-xGe(0<x≦1)からなるSi1-xGe層を成長させると、Si1-xGe層は横(成長面)方向に圧縮歪を受けて、Si1-xGe層の横方向の格子定数がシリコン基板の横方向の格子定数に揃うように成長する。しかし、バッファー層では、Si1-xGe層の歪を100%以下の範囲で緩和することができる。このためバッファー層のSi1-xGe層の横方向の格子定数は、シリコン基板の横方向の格子定数より大きくなる。高移動度トランジスタ100のバッファー層20上に形成する膜は、バッファー層20最上層の横方向の格子定数に合わせて、または、バッファー層20最上層の横方向の格子定数に近い格子定数で形成する。このため、バッファー層20上に形成された層で、バッファー層20上層の横方向の格子定数より格子定数の小さいSi層を含むSi1-xGe混晶層は横方向に引っ張り歪を受ける。このようにして、高移動度トランジスタ100では、第3層26の格子定数とチャネル層30の格子定数とが異なることにより、キャリアが電子および正孔に拘わらず、チャネル層30に横方向に引っ張り歪みを付与することができる。これにより、チャネル層30のキャリア移動度を歪みがない場合に比べて高くすることができる。第3層26の厚さは、例えば80nm程度である。

【0031】
キャリアが正孔である場合は、例えば、バッファー層20を設けず、シリコン基板上にシリコンゲルマニウムのチャネル層30を形成してもよい。この場合、チャネル層30に層の横方向に圧縮歪を付与することになり、歪がない場合に比べて、引っ張り歪の場合と同様に正孔の移動度を高くすることができる。

【0032】
なお、図示の例では、バッファー層20は、3層構造を有しているが、その数は特に限定されない。例えば、バッファー層20は、i型のSiからなる層(例えば厚さ30nm程度)、i型のSi0.82Ge0.12からなる層(例えば厚さ100nm)、i型のSi0.79Ge0.21からなる層(例えば厚さ30nm)、i型のSi0.75Ge0.25からなる層(例えば厚さ80nm)、i型のSi0.66Ge0.34からなる層(例えば厚さ30nm)、がこの順で形成されてなる層であってもよい。積層構造を有するバッファー層20において、上方に位置する層は、下方に位置する層に比べて、ゲルマニウムの比率が大きいことが好ましい。これにより、シリコン基板上にバッファー層20を歪みが一定程度緩和し最上層の横方向の格子定数がシリコン基板より大きくなるように成長させることができ、かつ、チャネル層30に歪みを付与するバッファー層20を形成することができる。

【0033】
チャネル層30は、バッファー層20上に設けられている。チャネル層30の材質は、i型のSi1-αGeα(0≦α≦1)である。すなわち、チャネル層30の材質は、i型のシリコン(Si)、i型ゲルマニウム、またはi型のシリコンとゲルマニウムとの混晶(シリコンゲルマニウム)である。チャネル層30の材質がシリコンゲルマニウムである場合、キャリアが電子の場合は、チャネル層30のゲルマニウムの比率(上記αの値)は、第1スペーサー層40のゲルマニウムの比率(下記βの値)よりも小さいことが好ましく(すなわち、α<βとなる)、キャリアが正孔の場合は、チャネル層30のゲルマニウムの比率(上記αの値)は、第1スペーサー層40のゲルマニウムの比率(下記βの値)よりも大きいことが好ましい(すなわち、α>βとなる)。

【0034】
なお、最上層がシリコンゲルマニウムからなるバッファー層20とシリコンゲルマニウムからなる第1スペーサー層40との間に挟まれたチャネル層30において、キャリアが
電子である場合は、材質がシリコンであるキャリア層は、材質がシリコンゲルマニウムであるキャリア層に比べて、キャリアの閉じ込め効果が高く、キャリア移動度が高い。そのため、チャネル層30の材質は、シリコンであること(すなわちα=0であること)が好ましい。キャリアが正孔である場合は、例えば、バッファー層20を形成せず、シリコン基板と第1スペーサー層40との間にチャネル層30を設けてもよい。この場合は、第1スペーサー層40がシリコンでチャネル層30がシリコンゲルマニウムである場合にキャリアの閉じ込め効果が高くなる。

【0035】
チャネル層30の厚さは、例えば2nm以上30nm以下であり、好ましくは10nm程度である。チャネル層30は、第1スペーサー層40とバッファー層20とに挟まれ2次元電子ガスを形成することができ、キャリア供給層50から供給されたキャリア(電子もしくは正孔)は、チャネル層30がi型であるので不純物散乱を受けずに走行することができる。

【0036】
第1スペーサー層40は、チャネル層30上に設けられている。第1スペーサー層40の材質は、i型のSi1-βGeβ(0≦β≦1)である。すなわち、第1スペーサー層40の材質は、i型のシリコン、i型のゲルマニウム、またはi型のシリコンゲルマニウムである。第1スペーサー層40がチャネル層30上にエピタキシャル成長されることを考慮すると、上記βは、好ましくは0≦β≦0.5の範囲であり、より好ましくは0≦β≦0.35の範囲である。特に、キャリアが電子である場合、上記βは、好ましくは0.1≦β≦0.5の範囲であり、より好ましくは0.2≦β≦0.35の範囲である。

【0037】
第1スペーサー層40の厚さは、例えば0.5nm以上10nm以下であり、好ましくは3nm程度である。第1スペーサー層40は、チャネル層30とキャリア供給層50とを離間させることができ、キャリア供給層50で生じた電界(例えば、不純物としてドープされたリンによる電界、または不純物としてドープされたリンが余分な電子を放出することでイオン化したことによる電界)がチャネル層30に影響を及ぼしてキャリア移動度が低下することを抑制することができる。

【0038】
キャリア供給層50は、第1スペーサー層40上に設けられている。キャリア供給層50の材質は、不純物がドープされたSi1-γGeγ(0≦γ≦1)である。例えば、キャリア供給層50の材質は、キャリアが電子の場合は、リン(P)がドープされたSi1-γGeγ(0≦γ≦1)であり、電子を供給できる不純物原子であれば、いずれもでもよい。また、キャリアが正孔の場合は、例えば、ホウ素(B)がドープされたSi1-γGeγ(0≦γ≦1)であり、正孔を供給できる不純物原子であれば、いずれもでもよい。キャリア供給層50が第1スペーサー層40上にエピタキシャル成長されることを考慮すると、上記γは、好ましくは0≦γ≦0.5の範囲であり、より好ましくは0≦γ≦0.35の範囲である。特に、キャリアが電子である場合、上記γは、好ましくは0.1≦γ≦0.5の範囲であり、より好ましくは0.2≦γ≦0.35の範囲である。なお、上記γは、不純物を無視したSiとGeとの比率を示している。

【0039】
キャリア供給層50の厚さは、例えば0.5nm以上10nm以下であり、好ましくは2nm程度である。キャリア供給層50は、チャネル層30にキャリア(電子もしくは正孔)を供給することができる。

【0040】
第2スペーサー層60は、キャリア供給層50上に設けられている。第2スペーサー層60の材質は、i型のSi1-δGeδ(0<δ≦1)である。すなわち、第2スペーサー層60の材質は、i型のゲルマニウム、またはi型のシリコンゲルマニウムである。第2スペーサー層60のアルカリ性の水溶液に対するエッチング速度V1に対する、キャップ層70のアルカリ性の水溶液に対するエッチング速度V2の比(V2/V1)を大きく
すること等を考慮すると、上記δは、好ましくは0.1≦δ≦0.5の範囲であり、より好ましくは0.2≦δ≦0.35の範囲である。例えばδ=0.25程度である。

【0041】
第2スペーサー層60の厚さは、例えば0.5nm以上10nm以下であり、好ましくは0.5nm以上5nm以下であり、より好ましくは2nm程度である。第2スペーサー層60は、ゲート電極80とショットキー接合することができる。

【0042】
第2スペーサー層60のアルカリ性の水溶液に対するエッチング速度V1は、キャップ層70のアルカリ性の水溶液に対するエッチング速度V2よりも小さい。エッチング速度V1に対するエッチング速度V2の比(V2/V1)は、例えば10倍以上であり、好ましくは100倍以上である。

【0043】
キャップ層70は、第2スペーサー層60上に設けられている。キャップ層70の材質は、不純物がドープされたSi1-εGeε(0≦ε<1)である。具体的には、キャップ層70の材質は、電子をキャリアとする場合は、例えば、リンがドープされたn型のSi1-εGeε(0≦ε<1)である。すなわち、この場合、キャップ層70の材質は、n型のシリコン(Si)、またはn型のシリコンゲルマニウムである。正孔をキャリアとする場合は、例えば、ホウ素がドープされたp型のSi1-εGeε(0≦ε<1)である。すなわち、この場合、キャップ層70の材質は、p型のシリコン(Si)、またはp型のシリコンゲルマニウムである。キャップ層70の材質がシリコンゲルマニウムである場合、第2スペーサー層60のゲルマニウムの比率(上記δの値)は、キャップ層70のゲルマニウムの比率(上記εの値)よりも大きい。すなわち、上記δおよび上記εは、ε<δの関係を満たす。これにより、第2スペーサー層60のアルカリ性の水溶液に対するエッチング速度V1を、キャップ層70のアルカリ性の水溶液に対するエッチング速度V2よりも小さくすることができる。

【0044】
なお、キャップ層70の材質は、キャリアの型に応じて、n型またはp型のシリコンであることが好ましい。これにより、キャップ層70の材質がシリコンゲルマニウムである場合に比べて、第2スペーサー層60のアルカリ水溶液に対するエッチング速度V1を、キャップ層70のアルカリ水溶液に対するエッチング速度V2よりも、より小さくすることができる。

【0045】
キャップ層70には、溝部70aが形成されている。溝部70aによって、第2スペーサー層60の一部は、露出している。すなわち、高移動度トランジスタ100は、リセス構造を有している。キャップ層70の厚さは、例えば、5nm以上50nm以下であり、好ましくは16nm程度である。キャップ層70は、ソース電極82およびドレイン電極84とオーミック接合することができる。

【0046】
なお、図1に示すように、キャップ層70の上面、各層20,30,40,50,60,70の側面、および基板10の上面には、絶縁層72が設けられていてもよい。絶縁層72は、例えば、酸化シリコン層である。絶縁層72は、キャップ層70等に不純物が付着することを防止することができる。図示の例では、絶縁層72は、ゲート電極80と接しているが、ゲート電極80と離間していてもよい。

【0047】
ゲート電極80は、第2スペーサー層60上であって、溝部70a内に設けられている。図示の例では、ゲート電極80は、略T字状の形状を有している。これにより、ゲート電極80に流れる電流の電流密度を確保しつつ、ゲート長を小さくすることができる。ゲート長を小さくすることにより、gmを高くすることができる。ゲート電極80のゲート長は、例えば、5nm以上1μm以下である。ゲート電極80としては、電子をキャリアとする場合は、例えば、第2スペーサー層60側からPt層とAu層とを積層させたもの
を用いる。また、正孔をキャリアとする場合は、例えば、第2スペーサー層60側上にAl層またはAg層を形成して用いる。ゲート電極80は、ソース電極82およびドレイン電極84に流れる電流を制御することができる。

【0048】
ソース電極82およびドレイン電極84は、キャップ層70上に設けられている。ソース電極82およびドレイン電極84としては、電子をキャリアとする場合は、例えば、キャップ層70側からTi層とPt層とAu層とを積層させたものを用いる。また、正孔をキャリアとする場合は、例えば、Au層を用いる。高移動度トランジスタ100では、キャリア供給層50からチャネル層30にキャリア(電子もしくは正孔)を供給し、ソース電極82とドレイン電極84との間に流れる電流を、ゲート電極80によって(ゲート電圧によって)制御することができる。

【0049】
なお、高移動度トランジスタ100は、上記のように、基板10をp型の半導体基板とし、キャリア供給層50およびキャップ層70をn型の半導体層としてもよいし、基板10を高純度半導体基板としてもよい。また、基板10をn型の半導体基板、もしくは、高純度半導体基板とし、キャリア供給層50およびキャップ層70をp型の半導体層としてもよい。

【0050】
高移動度トランジスタ100は、例えば、以下の特徴を有する。

【0051】
高移動度トランジスタ100では、第2スペーサー層60の材質は、Si1-δGeδ(0<δ≦1)であり、キャップ層70の材質は、Si1-εGeε(0≦ε<1)であり、δおよびεは、ε<δの関係を満たす。そのため、高移動度トランジスタ100では、第2スペーサー層60のアルカリ性の水溶液に対するエッチング速度V1を、キャップ層70のアルカリ性の水溶液に対するエッチング速度V2よりも小さくすることができる(後述する第1実験例参照)。したがって、高移動度トランジスタ100では、例えば、アルカリ性の水溶液によってキャップ層70をエッチングして溝部70aを形成する場合に、第2スペーサー層60がほとんどエッチングされず、第2スペーサー層60をエッチングストッパーとして機能させることができる。例えば、第2スペーサー層60の厚さは、成膜時にほぼ決定されるので、第2スペーサー層60の厚さを原子層レベルで再現性よく制御可能とすることができる。これにより薄膜成長工程において第2スペーサー層60の厚さを薄くしても、溝部70aを形成するためのエッチングによって原子層レベルで界面構成を高精度に制御した高移動度トランジスタの構成が可能となる。このような高移動度トランジスタ100では、第2スペーサー層60の厚さを薄くして、第2スペーサー層60の厚さに依存する抵抗を小さくすることができるので、ソース電極82とチャネル層30との間、およびドレイン電極84とチャネル層30との間の抵抗を小さくすることができる。その結果、高移動度トランジスタ100では、高い相互コンダクタンス(gm)を有することができ、高速動作が可能となる。

【0052】
例えば、キャップ層と第2スペーサー層がどちらもSi層(Siからなる層)である場合、エッチング工程において両層は同じエッチング速度となる。これはエッチング手法がアルカリ性の水溶液によってエッチングされる場合も、またドライエッチング法によってエッチングされる場合も同様であり、ソース電極とチャネル層との間、および、ドレイン電極とチャネル層との間の抵抗を低抵抗化するために、Si層である第2スペーサー層を薄くし、かつ、所望の厚さに第2スペーサー層の直前で再現性よくエッチングを止めて第2スペーサー層を所望の厚さにすることはきわめて困難である。例えば、キャップ層と第2スペーサー層がどちらもSi層である場合において、第2スペーサー層の厚さを薄くした場合、溝部を形成するためのエッチング工程によってキャリア供給層が露出し、キャリア供給層とゲート電極とが接する(接した場合にはトランジスタとして動作しない)問題が発生し、製作過程における、制御性、不確定性の課題となることがある。

【0053】
ここで、図2は、電子をキャリアとする場合における高移動度トランジスタ100のエネルギーバンド図を模式的に示した図である。図2において、第2スペーサー層の材質がシリコンである場合のエネルギーバンドを点線で示した。また、図2において、eは電子を示し、Eはフェルミ準位を示している。高移動度トランジスタ100では、第2スペーサー層60の材質は、Si1-δGeδ(0<δ≦1)であるため、第2スペーサー層の材質がSiである場合に比べて、伝導帯のエネルギー準位が高くなり、第2スペーサー層の材質がシリコンである場合より、多くの電子をチャネル層30に供給することができる。そのため、gmを高くすることができる。例えば、第2スペーサー層の材質がシリコンであると、キャリア供給層から第2スペーサー層に電子が移動し(図2の点線の矢印参照)、gmが低下する場合がある。

【0054】
また、図3は、正孔をキャリアとする場合における高移動度トランジスタ100のエネルギーバンド図を模式的に示した図である。図3において、バッファー層20を用いず、基板10および第1スペーサー層40をシリコンとし、上記α、γ、δ、εにおいて、α>γ>δ>εの場合のエネルギーバンド図を模式的に示している。また、図3において、hは電子を示し、Eはフェルミ準位を示している。図3に示すように、正孔をキャリアとする場合でも、チャネル層30側に正孔を効果的に供給することができる。

【0055】
高移動度トランジスタ100では、キャップ層70の材質は、Siである。これにより、高移動度トランジスタ100では、第2スペーサー層60のアルカリ性の水溶液に対するエッチング速度V1を、キャップ層70のアルカリ性の水溶液に対するエッチング速度V2よりも、より小さくすることができる。

【0056】
高移動度トランジスタ100では、第2スペーサー層60のゲルマニウムの比率δは、0.1≦δ≦0.5の範囲である。これにより、キャップ層70のゲルマニウムの比率εがε=0を満たす場合、エッチング速度V1に対するエッチング速度V2の比(V2/V1)を、10倍以上にすることができる(後述する第1実験例参照)。

【0057】
なお、上記δの値が0.5以上であると、シリコン基板の上方に、第2スペーサー層をエピタキシャル成長させることができない場合がある。また、シリコン基板の上方に、第2スペーサー層をエピタキシャル成長させることができたとしも、第2スペーサー層の表面の平坦性が低下する場合がある。

【0058】
高移動度トランジスタ100では、第2スペーサー層60のゲルマニウムの比率δは、0.2≦δ≦0.35の範囲である。これにより、キャップ層70のゲルマニウムの比率εがε=0を満たす場合、エッチング速度V1に対するエッチング速度V2の比(V2/V1)を、100倍以上にすることができる(後述する第1実験例参照)。すなわち、第2スペーサー層60のエッチングがほとんど進行せず、第2スペーサー層60の厚さは例えば薄膜結晶成長工程でほぼ決定される。これに対し、例えば、第2スペーサー層にシリコンを用いた場合では、第2スペーサー層の厚さはエッチング工程に大きく影響され、その精度は低いものにとどまっていた。

【0059】
2. 高移動度トランジスタの製造方法
次に、本実施形態に係る高移動度トランジスタ100の製造方法について、図面を参照しながら説明する。図4は、本実施形態に係る高移動度トランジスタ100の製造方法を説明するためのフローチャートである。図5~図11は、本実施形態に係る高移動度トランジスタ100の製造工程を模式的に示す断面図である。

【0060】
図5に示すように、基板10上にバッファー層20を形成し(S1)、バッファー層2
0上にチャネル層30を形成し(S2)、チャネル層30上に第1スペーサー層40を形成し(S3)、第1スペーサー層40上にキャリア供給層50を形成し(S4)、キャリア供給層50上に第2スペーサー層60を形成し(S5)、第2スペーサー層60上にキャップ層70を形成する(S6)。バッファー層20、チャネル層30、第1スペーサー層40、キャリア供給層50、第2スペーサー層60、およびキャップ層70は、スパッタ法によってエピタキシャル成長される。以下、層20,30,40,50,60,70をスパッタ法によってエピタキシャル成長させる方法について、具体的に説明する。

【0061】
スパッタ装置としては、ロードロックチャンバーと成膜チャンバーとを有する装置を用いる。まず、基板10をロードロックチャンバーに入れて、ロードロックチャンバーの真空度を1×10-7Torr以下にする。次に、基板10を成膜チャンバーに移して、清浄化する。清浄化は、基板10を加熱したり、基板10に水素ガスを供給しながら加熱したりすることによって行われる。清浄化により、基板10の表面に形成された酸化膜を除去することができる。

【0062】
次に、基板10の温度を250℃以上750℃以下、圧力を0.5mTorr以上10mTorr以下にし、マグネトロンスパッタ法により、基板10上に層20,30,40,50,60,70をエピタキシャル成長させる。バッファー層20の第1層22とチャネル層30とを成長させる場合は、例えば、i-Si(不純物をドープしていないSi)のターゲットを用いる。バッファー層20の第2層24および第3層26と、第1スペーサー層40と、第2スペーサー層60と、を成長させる場合は、例えば、i-Siのターゲット、およびi-Geのターゲットを用いる。キャリア供給層50を成長させる場合は、i-Siのターゲット、n-Siのターゲット、およびi-Geのターゲットを用いる。キャップ層70を成長させる場合は、例えば、n-Siのターゲットを用いる。ターゲットの直径は、例えば、基板10の直径の0.2倍以上1.5倍以下である。

【0063】
キャリア供給層50を成長させる場合は、i-Siのターゲット、n-Geのターゲット、およびi-Geのターゲットを用いてもよい。ターゲットの組み合わせは必ずしも上記の組み合わせに限定されない。成膜を行わないとき、ターゲットは常に1×10-7Torr以下の真空度に保持されてもよい。

【0064】
RFマグネトロンスパッタ法(例えば周波数13.56MHz)を用いる場合、ターゲットの単位面積当たり、0.5W/cm以上20W/cmの電力でスパッタを行う。DCマグネトロンスパッタ法を用いる場合、ターゲットの単位面積当たり、0.01W/cm以上15W/cmの電力でスパッタを行う。ターゲットに衝突させるガスとしては、例えば、アルゴンやクリプトンなどの不活性ガス、または水素を含んだ不活性ガスを用いる。

【0065】
なお、層20,30,40,50,60,70は、CVD(chemical vapor deposition)法によってエピタキシャル成長されてもよいし、GS-MBE(gas-source molecular beam epitaxy)法によってエピタキシャル成長されてもよい。

【0066】
図6に示すように、キャップ層70の上面、層20,30,40,50,60,70の側面、および基板10の上面に絶縁層72を形成する(S7)。絶縁層72は、例えば、CVD法、スパッタ法により形成される。次に、絶縁層72をパターニングしてキャップ層70の上面を露出する。パターニングは、例えば、フォトリソグラフィーおよびエッチングにより行われる。なお、絶縁層72は、形成されなくてもよい。

【0067】
次に、キャップ層70上に(上記パターニングによって露出されたキャップ層70の上
面に)ソース電極82およびドレイン電極84を形成する(S8)。ソース電極82およびドレイン電極84は、例えば、真空蒸着法およびリフトオフ法の組合せにより形成される。

【0068】
図7に示すように、絶縁層72上および電極82,84上に、レジスト層90を塗布する(S9)。レジスト層90は、例えば、スピンコーターによって塗布される。図示の例では、レジスト層90は、絶縁層72上および電極82,84上に塗布された第1層92と、第1層92上に塗布された第2層94と、第2層94上に塗布された第3層96と、を有している。第1層92および第3層96としては、例えば、ZEP520(日本ゼオン社製)を用いる。第2層94としては、例えば、PMGI(MICROCHEM社製)を用いる。各層92,94,96は、塗布後にベークされる。

【0069】
図8に示すように、レジスト層90を露光および現像して絶縁層72を露出する(S10)。露光は、例えば、2回行われる。1回目の露光は、第1層92に開口部92aを形成し、かつ第2層94に開口部94aを形成するための露光である。2回目の露光は、第3層96に開口部96aを形成するための露光である。図示の例では、開口部92aの幅Wは、開口部94aの幅Wおよび開口部96aの幅Wよりも小さく、開口部94aの幅Wは、開口部96aの幅Wよりも大きい。露光は、例えば、EB(electron beam)露光装置を用いて行われる。現像は、例えば、3回行われる。1回目の現像で開口部92aを形成し、2回目の現像で開口部94aを形成し、3回目の現像で開口部96aを形成する。

【0070】
図9に示すように、レジスト層90をマスクとして、絶縁層72をエッチングし、キャップ層70を露出する(S11)。

【0071】
図10に示すように、レジスト層90をマスクとして、キャップ層70をエッチングし、溝部70aを形成する(S12)。具体的には、キャップ層70をアルカリ性の水溶液でエッチングし、溝部70aを形成する。アルカリ性の水溶液は、例えば、TMAH(水酸化テトラメチルアンモニウム)水溶液、KOH水溶液、NaOH水溶液、アンモニア水である。上記のとおり、第2スペーサー層60のアルカリ性の水溶液に対するエッチング速度V1は、キャップ層70のアルカリ性の水溶液に対するエッチング速度V2よりも小さく、エッチング速度V1に対するエッチング速度V2の比(V2/V1)は、例えば10倍以上であり、好ましくは100倍以上である。そのため、例えば第2スペーサー層60の厚さを2nmと薄くしても、溝部70aを形成するためのエッチングによってキャリア供給層50が露出することを抑制することができる。TMAH水溶液で溝部70aを形成するためのエッチングを行う場合、TMAH水溶液の濃度は、例えば、0.1%以上5%以下であり、TMAH水溶液の温度は、例えば、50℃以上80℃以下である。

【0072】
ここで、TMAH水溶液で溝部70aを形成するためのエッチングを行う場合、該エッチングによって、レジスト層90の第2層94が溶解し(開口部94aの幅Wが大きくなり)、開口部94aを所望の大きさにできない場合がある。しかしながら、TMAH水溶液の濃度を0.1%以上1%以下(好ましくは0.5%)とし、TMAH水溶液の温度を50℃以上80℃以下(好ましくは60℃)とすることで、キャップ層70に対して適切なエッチング速度を確保しながら、第2層94の溶解を抑制することができる。

【0073】
アルカリ性の水溶液は、シリコンおよびシリコンゲルマニウムに対して異方性のエッチング行うことができ、(111)結晶方向のエッチング速度は、(100)結晶方向のエッチング速度よりも小さい。具体的には、アルカリ性の水溶液でシリコンをエッチングする場合、(111)結晶方向のエッチング速度は、(100)結晶方向のエッチング速度の数十分の1となる。ここで、高移動度トランジスタ100では、基板10として(10
0)シリコン基板を用いることができるので、キャップ層70の上面は、(100)面となる。したがって、アルカリ性の水溶液を用いて溝部70aを形成することにより、(100)結晶方向である深さ方向のエッチング速度を、(111)結晶方向である横方向(幅方向)のエッチング速度よりも大きくすることができる。そのため、幅Wの小さい溝部70aを形成することができる。溝部70aの幅Wが大きいと、ソース電極82とドレイン電極84との間を流れる電子の経路が長くなり、相互コンダクスタンス(gm)が低下する場合がある。溝部70aの幅Wは、ゲート長よりわずかに長く、例えば、50nm以上500nm以下である。

【0074】
図11に示すように、第2スペーサー層60上であって溝部70a内にゲート電極80を形成する(S13)。ゲート電極80は、例えば、真空蒸着法によって形成される。

【0075】
図1に示すように、表面に金属層(ゲート電極80を形成するための金属層)81が形成されたレジスト層90を除去する(リフトオフ法)。レジスト層90の除去は、例えば、公知の方法(各レジスト製造元から公表されている方法)によって行われる。

【0076】
以上の工程により、高移動度トランジスタ100を製造することができる。

【0077】
なお、上記の例では、ソース電極82およびドレイン電極84を形成する工程(S8)は、レジスト層90を塗布する工程(S9)の前に行われたが、ソース電極82およびドレイン電極84を形成する工程(S8)は、ゲート電極80を形成する工程(S13)の後に行われてもよい。

【0078】
高移動度トランジスタ100の製造方法では、例えば、以下の特徴を有する。

【0079】
高移動度トランジスタ100の製造方法では、第2スペーサー層60上にキャップ層70を形成する工程と、キャップ層70をアルカリ性の水溶液でエッチングし、溝部70aを形成する工程と、を含み、第2スペーサー層60の材質は、Si1-δGeδ(0<δ≦1)であり、キャップ層70の材質は、Si1-εGeε(0≦ε<1)であり、δおよびεは、ε<δの関係を満たす。そのため、高移動度トランジスタ100の製造方法では、第2スペーサー層60のアルカリ性の水溶液に対するエッチング速度V1を、キャップ層70のアルカリ性の水溶液に対するエッチング速度V2よりも小さくすることができる。その結果、上述のように、薄膜結晶成長工程において、第2スペーサー層60を薄くすることができ、かつその厚さが例えば高移動度トランジスタ100の最終的な第2スペーサー層との厚さとなるため、キャリア供給層50とキャップ層70との間隔を狭くし、第2スペーサー層60の厚さに依存する抵抗を下げ、高いgmを有することができる高移動度トランジスタ100を高い精度で制御形成することができる。

【0080】
さらに、高移動度トランジスタ100の製造方法では、エッチング速度V1はエッチング速度V2よりも小さいので、溝部70aを形成するためのエッチングによって、例えば第2スペーサー層60はほとんどエッチングされず、第2スペーサー層60の厚さは、成膜時にほぼ決定される。そのため、例えば第2スペーサー層60の厚さを原子層レベルで再現性よく制御可能となり、ウェハー内における第2スペーサー層60の厚さのばらつきを小さくすることができ、ウェハー内における高移動度トランジスタ100の特性の均一性を高くすることができる。

【0081】
以上のように、高移動度トランジスタ100の製造方法は、素子の高性能化を図ることができ、さらに再現性および量産性に優れている。したがって、ミリ波無線装置全般をはじめとする高周波通信電子機器全般の次世代の巨大市場への利用が大きく期待される。

【0082】
高移動度トランジスタ100の製造方法では、キャップ層70をアルカリ性のTMAH水溶液でエッチングし、溝部70aを形成する。例えばKOH水溶液やNaOH水溶液でキャップ層をエッチングすると、カリウムやナトリウムが、キャップ層の表面や第2スペーサー層の表面に付着して汚染される場合がある。高移動度トランジスタ100の製造方法では、TMAH水溶液でエッチングすることにより、このような汚染を抑制することができる。

【0083】
高移動度トランジスタ100の製造方法では、チャネル層30、第1スペーサー層40、キャリア供給層50、第2スペーサー層60、およびキャップ層70は、スパッタ法によってエピタキシャル成長される。そのため、高移動度トランジスタ100の製造方法では、各層30,40,50,60,70の界面の平坦性を高くすることができる。これにより、例えば、第2スペーサー層60の厚さを薄くしても、キャリア供給層50とゲート電極80とが接触することを抑制することができる。第2スペーサー層の上面の平坦性が低く該上面に凹凸が形成されると、第2スペーサー層の厚さを薄くした場合、凹の部分でキャリア供給層が露出する場合があり、キャリア供給層50とゲート電極80とが接触してショットキー接合を形成することができない場合がある。例えば、各層をCVD法によってエピタキシャル成長させる場合、各層の界面の平坦性は低くなる場合がある(後述する第2実験例参照)。

【0084】
ここで、一般に高移動度トランジスタでは、ゲート電極直下の第2スペーサー層、チャネル層(キャリア走行層)、第1スペーサー層の厚さにその性能が大きく左右される。そのため上記各層の厚さを最適化することは、高移動度トランジスタの性能向上にきわめて重要である。スパッタ法によるエピタキシャル成長(スパッタエピタキシャル法)では、成長膜の平坦度を表面粗さの標準偏差で0.9nm程度にすることができるという点で、原子層レベルで各成長層の厚さを制御できる。これに対し、例えば、量産で用いられている化学堆積(CVD)法では成長膜の表面粗さの標準偏差は6nm程度で、nmオーダーの膜厚の制御が難しい。

【0085】
高移動度トランジスタ100の製造方法では、スパッタエピタキシャル法により、例えば、第2スペーサー層60の厚さを原子層レベルで再現性よく制御可能となり、第2スペーサー層60の厚さをおよそ1nmの単位で厳密に制御し最適化できる。

【0086】
3. 実験例
以下に実験例を示し、本発明をより具体的に説明する。なお、本発明は、以下の実験例によって何ら限定されるものではない。

【0087】
3.1. 第1実験例
第1実験例では、Si1-yGeからなる層のyの値を変えて、アルカリ性のTMAH水溶液に対するエッチング速度を求めた。TMAH水溶液の濃度を25%とし温度を80℃とした。

【0088】
図12は、Si1-yGeからなる層のTMAH水溶液に対するエッチング速度を示すグラフである。さらに、図12では、Si1-yGeにおいて、y=0の場合を基準として(すなわちSiの場合を基準として)、yを変化させた場合のエッチング速度比Rを示している。

【0089】
図12から、yの値が大きくなる程、エッチング速度比Rが大きくなることがわかった。したがって、材質がSi1-δGeδ(0<δ<1)である第2スペーサー層60と、材質がSi1-εGeε(0≦ε<1)であるキャップ層70において、ε<δの関係を満たすことにより、第2スペーサー層60のアルカリ性の水溶液に対するエッチング速度
を、キャップ層70のアルカリ性の水溶液に対するエッチング速度よりも小さくすることができることがわかった。

【0090】
さらに、図12から、0.1≦yの関係を満たすことにより、エッチング速度比Rを10倍以上にできることがわかった。さらに、図12から、0.2≦yの関係を満たすことにより、エッチング速度比Rを100倍以上にできることがわかった。

【0091】
例えばy=0.25の場合、エッチング速度比Rは、約190倍であり、Si0.75Ge0.25からなる層上に設けられたSiからなる層(厚さ16nm)をエッチングする際に、Si0.75Ge0.25からなる層がTMAH水溶液にSiからなる層を16nmエッチングするのに要する時間と等しい時間触れたとしても、該層は、0.1nm以下(原子1層以下)しか削れない。したがって、例えば、キャップ層70の材質をSiとし、第2スペーサー層60の材質をSi0.75Ge0.25とすることにより、高精度に第2スペーサー層60によってエッチングを停止させることができ、リセス構造を高精度で再現性よく形成することができることがわかった。これは、いわゆるプロセスマージンが非常に大きく、高移動度トランジスタの性能を大きく左右する第2スペーサー層60の厚さをnmオーダーで精度よく最適化可能であり、かつウェハー内で高移動度トランジスタ間の特性を均一に実現可能であることを示している。

【0092】
3.2. 第2実験例
3.2.1. 積層体の作製
図13は、第2実験例で用いた積層体(参考例に係る積層体)102を模式的に示す断面図である。p型の(100)シリコン基板110(電気抵抗率3Ωcm以上4Ωcm以下)上に、バッファー層として、i型のSiからなる層121(厚さ30nm)、i型のSi0.82Ge0.12からなる層122(厚さ100nm)、i型のSi0.79Ge0.21からなる層123(厚さ30nm)、i型のSi0.75Ge0.25からなる層124(厚さ80nm)、i型のSi0.66Ge0.34からなる層125(厚さ30nm)を、この順で積層した。次に、層125上に、チャネル層として、i型のSiからなる層130(厚さ10nm)を形成した。次に、層130上に、第1スペーサー層として、i型のSi0.7Ge0.3からなる層140(厚さ5nm)を形成した。次に、層140上に、キャリア供給層として、n型のSi0.7Ge0.3からなる層150(厚さ10nm)を形成した。層150の不純物としてはリンを用いた。次に、層150上に、第2スペーサー層として、i型のSiからなる層160(厚さ5nm)を形成した。次に、層160上に、キャップ層として、n型のSiからなる層170(厚さ20nm)を形成した。層170の不純物としては、リンを用いた。以上のような積層体102を2つ形成した(第1積層体102、第2積層体102)。

【0093】
第1積層体102では、上記の各層を、スパッタ法によるエピタキシャル成長により形成した。スパッタ装置としては、ロードロックチャンバーと成膜チャンバーとを有する装置を用いた。まず、基板110をロードロックチャンバーに入れて、ロードロックチャンバーの真空度を1×10-7Torr以下にした。次に、基板110を成膜チャンバーに移して、基板110を加熱することにより清浄化した。次に、成膜チャンバーの温度を500℃、圧力を2mTorrにし、スパッタ法により、基板110上に各層をエピタキシャル成長させた。直径38mmのターゲットを用いた。ターゲットに衝突させるガスとしては、5%の水素を含むアルゴン(Ar)を用いた。各層を形成するターゲットとして、層121、層130、および層160の形成には、i-Siのターゲットを用いた。層122、層123、層124、層125、層140、および層160の形成には、i-Siのターゲット、およびi-Geのターゲットを用いた。キャリア供給層150の形成には、i-Siのターゲット、n-Siのターゲット、およびi-Geのターゲットを用いた。キャップ層170の形成には、n-Siのターゲットを用いた。i-Si、n-Siタ
ーゲットのスパッタは、周波数13.56MHzのRFマグネトロンスパッタ法により、ターゲットの単位面積当たり、1W/cm以上13W/cm以下の範囲の電力でスパッタを行った。i-Geターゲットのスパッタは、DCマグネトロンスパッタ法により、ターゲットの単位面積当たり、0.1W/cm以上4W/cm以下の範囲の電力でスパッタを行った。

【0094】
第2積層体102では、上記の各層を、CVD法によるエピタキシャル成長により形成した。基板110の温度を600℃とした。Si堆積のガスとしてジシラン(Si)、Ge堆積のガスとしてゲルマン(GeH)を用い、Si1-zGeの組成(0≦z<1)に応じて、ジシランのみを用いて、あるいはこれら2種のガスの混合比を調整して用いた。成膜時のガスの圧力を1mTorr以上5mTorr以下とした。

【0095】
3.2.2. 深さ方向の組成分析
上記のように形成した第1積層体102および第2積層体102について、2次イオン質量分析装置(SIMS)オージェ電子分光法によって深さ方向の組成分析を行った。図14および図15は、深さ方向における、リン(P)の濃度と、シリコン(Si)およびゲルマニウム(Ge)の比率と、を示すグラフである。図14は、スパッタ法によるエピタキシャル成長により形成された第1積層体102の結果である。図15は、CVD法によるエピタキシャル成長により形成された第2積層体102の結果である。図14および図15において、横軸は、層170の表面(上面)からの距離を示している。

【0096】
図14および図15より、第1積層体102では、第2積層体102に比べて、各層の界面に相当する組成変化の傾斜(階段状に見える部分の段差の部分の形状)が急峻であることがわかった。これは、各層の界面の平坦性が高いためと、異なった材料を積層する場合の材料の切り替えが高速にできるためである。したがって、図14および図15より、スパッタ法によるエピタキシャル成長により形成された第1積層体102は、CVD法によるエピタキシャル成長により形成された第2積層体102よりも各層の界面の組成変化の急峻性と平坦性が高いことがわかった。

【0097】
CVD法によるエピタキシャル成長では、ガスの交換速度の高速化が難しいため、ナノメートルオーダーの厚さの異種材料の層を積層させた場合、各層の界面に相当する組成変化の急峻性が悪くなる。各層の界面に相当する組成変化の急峻性が悪いと、エネルギーバンドのヘテロ構造が緩慢になってHEMTとしての特性が劣化する場合がある。

【0098】
3.2.3. 表面観察
上記のように形成した第1積層体102および第2積層体102について、SEMにより表面(層170の上面)を観察した。図16は、スパッタ法によるエピタキシャル成長により(スパッタエピタキシャル法により)形成された第1積層体102のSEM写真である。図17は、CVD法によるエピタキシャル成長により形成された第2積層体102のSEM写真である。図16および図17において、σは表面粗さの標準偏差を示している。

【0099】
図16および図17に示すように、スパッタエピタキシャル法では、成長膜の平坦度を表面粗さの標準偏差で0.9nm程度にすることができる。このスパッタエピタキシャル法で実現される高い平坦性の薄膜技術と組み合わせ、界面および組成の急峻な界面を有するヘテロ構造の制御形成が有効に機能する条件が得られ、前述の第2スペーサー層を含む各層の原子層レベルでの制御性の高さは高移動度トランジスタ開発における大きな優位性が期待される。さらに、原子層レベルでの制御性の高さは次世代の通信機器用の低雑音、低消費電力の超高性能トランジスタとしてSiGe系高移動度トランジスタの製造過程における特性の均質化、歩留の高さを可能とし、実用化で重要な量産化への適応性備えてい
る。

【0100】
これに対し、例えば、従来から量産過程で広く用いられているCVD法では成長膜の表面粗さの標準偏差は6nm程度である。この結果は、CVD法でSi1-zGe層(0<z≦1)を積層すると、特にバッファー層上の成膜された膜の凹凸が大きくなることを示しており、電子が走行するチャネル層の凹凸も大きくなることを示している。チャネルに凹凸があると電子が走行する際に凹凸に衝突のする原因となりこのため電子の速度が低下して高移動度トランジスタの動作速度や相互コンダクスタンス(gm)が低下する。したがって、第2スペーサー層の厚さを原子層レベルで制御する技術手法と組み合わせたとしても、高移動度トランジスタの性能制御は困難であり、CVD法による成長膜あるいは界面に凹凸がある構造にあっては速度は向上せず高性能な高移動度トランジスタ特性の実現の立場からは基本的な困難に直面していると考えられる。

【0101】
図16および図17より、スパッタ法によるエピタキシャル成長により形成された第1積層体102は、CVD法によるエピタキシャル成長により形成された第2積層体102よりも層170の上面の平坦性が高いことがわかった。本発明においては、例えば、スパッタエピタキシャル法で実現された平坦性の良い膜あるいは界面および組成の急峻な界面を有するヘテロ構造と組み合わせることで、第2スペーサー層を含む各層を原子層レベルで制御する効果が期待でき、シリコン系デバイス技術領域の超高性能トランジスタ技術の実現にとって革新的な製造技術を提供するものであり、高移動度トランジスタ構造における高い制御性は、製造過程での歩留の高さに直結し、シリコン系高性能デバイス技術として量産化を含め実用化への高い可能性が期待される。

【0102】
本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【0103】
10…基板、20…バッファー層、22…第1層、24…第2層、26…第3層、30…チャネル層、40…第1スペーサー層、50…キャリア供給層、60…第2スペーサー層、70…キャップ層、70a…溝部、72…絶縁層、80…ゲート電極、81…金属層、82…ソース電極、84…ドレイン電極、90…レジスト層、92…第1層、92a…開口部、94…第2層、94a…開口部、96…第3層、96a…開口部、100…高移動度トランジスタ、102…積層体、110…シリコン基板、121,122,123,124,125,130,140,150,160,170…層
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9
【図11】
10
【図12】
11
【図13】
12
【図14】
13
【図15】
14
【図16】
15
【図17】
16