TOP > 国内特許検索 > コモンモードフィルタ > 明細書

明細書 :コモンモードフィルタ

発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2016-111418 (P2016-111418A)
公開日 平成28年6月20日(2016.6.20)
発明の名称または考案の名称 コモンモードフィルタ
国際特許分類 H03H   7/01        (2006.01)
H01F  27/00        (2006.01)
H01F  17/00        (2006.01)
FI H03H 7/01 A
H01F 15/00 D
H01F 17/00 B
請求項の数または発明の数 5
出願形態 OL
全頁数 13
出願番号 特願2014-244766 (P2014-244766)
出願日 平成26年12月3日(2014.12.3)
発明者または考案者 【氏名】曽根原 誠
【氏名】佐藤 敏郎
【氏名】中山 英俊
出願人 【識別番号】504180239
【氏名又は名称】国立大学法人信州大学
【識別番号】504237050
【氏名又は名称】独立行政法人国立高等専門学校機構
審査請求 未請求
テーマコード 5E070
5J024
Fターム 5E070AA05
5E070AA20
5E070AB01
5E070BA11
5E070CB02
5J024AA01
5J024BA11
5J024DA04
5J024DA29
要約 【課題】 実用可能なフィルタ特性と高集積化が可能なコモンモードフィルタを提供する。
【解決手段】 第1の伝送線路L1に設けた第1のキャパシタ91と、第2の伝送線路L2に設けた第2のキャパシタ92を挟む配置として、第1の伝送線路L1と第2の伝送線路L2との間を接続する第1のインダクタ11及び第2のインダクタ21と、第1の伝送線路L1と第2の伝送線路L2との間を交差して接続する交差線路の交差位置と、第1の伝送線路L1と第2の伝送線路L2とを結ぶそれぞれの線路上に設けた第3~第6のキャパシタ31、32、41、42と、第1の伝送線路L1上と前記第2の伝送線路L2上において、第1のインダクタ11よりも入力側の位置、第2のインダクタ21よりも出力側の位置に、それぞれ設けた第7、8のキャパシタ51、71と、第9、10のキャパシタ62、82とを備え、前記交差線路が交差位置において接地されていることを特徴とする。
【選択図】 図17
特許請求の範囲 【請求項1】
信号を伝送する第1の伝送線路に設けた第1のキャパシタと、第2の伝送線路に設けた第2のキャパシタを挟む配置として、前記第1の伝送線路と前記第2の伝送線路との間を接続する第1のインダクタ及び第2のインダクタと、
前記第1の伝送線路と前記第2の伝送線路との間を交差して接続する交差線路の交差位置と、前記第1の伝送線路と前記第2の伝送線路とを結ぶそれぞれの線路上に設けた第3、第4、第5、第6のキャパシタと、
前記第1の伝送線路上と前記第2の伝送線路上において、前記第1のインダクタよりも入力側の位置、前記第2のインダクタよりも出力側の位置に、それぞれ設けた第7、第8のキャパシタと、第9、第10のキャパシタとを備え、
前記交差線路が交差位置において接地されていることを特徴とするコモンモードフィルタ。
【請求項2】
前記第1のインダクタと第2のインダクタが、相互に同一のインダクタンスに設定され、
前記第1のキャパシタと第2のキャパシタが、相互に同一のキャパシタンスに設定され、
前記第3~第6のキャパシタが、相互に同一のキャパシタンスに設定され、
前記第7~第10のキャパシタが、相互に同一のキャパシタンスに設定されていることを特徴とする請求項1記載のコモンモードフィルタ。
【請求項3】
前記第1のインダクタ及び第2のインダクタと、前記第1~第10のキャパシタとを、絶縁層を厚さ方向に挟む配置に導体パターンを形成した積層構造としたコモンモードフィルタであって、
前記第1のインダクタと第2のインダクタは、巻線構造の導体パターンとして設け、
前記第1~第10のキャパシタは、それぞれ前記絶縁層を挟んで対向配置する平行平板形の導体パターンとして設け、
前記第1~第10のキャパシタは、前記第1のインダクタと前記第2のインダクタが配置される平面領域と重複しない配置に設けることを特徴とする請求項1または2記載のコモンモードフィルタ。
【請求項4】
前記第1のインダクタ及び第2のインダクタのキャパシタンスは、前記巻線構造の巻数、線幅、線間、導体パターンの厚さに基づいて規定され、
前記第1~第10のキャパシタのキャパシタンスは、前記対向配置される導体パターンの面積と前記絶縁層の誘電率、絶縁層の厚さに基づいて規定されることを特徴とする請求項3記載のコモンモードフィルタ。
【請求項5】
前記第1のインダクタ及び第2のインダクタが、前記第1~第10のキャパシタを形成した層とは別の磁性層に組み込んで形成されていることを特徴とする請求項3または4記載のコモンモードフィルタ。

発明の詳細な説明 【技術分野】
【0001】
本発明は差動伝送に用いられるコモンモードフィルタに関する。
【背景技術】
【0002】
差動伝送技術は、伝送線路を介して信号を伝送する際に、2本の平行に配置した線路に差動信号(ディファレンシャルモード)を伝播させることにより、電磁的な妨害波が外部に作用しないようにする(EMC対策)ためのものである。この差動伝送技術においては、同相成分(コモンモード)のノイズが伝播すると、ノイズ輻射によりEMC対策が阻害されることから、コモンモード成分を抑制するコモンモードフィルタが必ず用いられる。
【0003】
従前のコモンモードフィルタは、コモンモードチョークコイルやチップ素子を用いたフィルタが一般的であった。これに対し、従前のコモンモードフィルタとは動作原理が異なる擬似伝送線路理論に基づくコモンモードフィルタが提案されている(特許文献1)。図20は、擬似伝送線路理論に基づくコモンモードフィルタの構成例を示す。このコモンモードフィルタは、第1の伝送線路L1と第2の伝送線路L2に、それぞれ入力側のAパターン部L1A、L2A、出力側のBパターン部L1B、L2B、中間接続パターン部L1C、L2Cを設けた構成を備える。
【0004】
図21は、図20の等価回路である。等価回路は、各パターン部及び各パターン部間のキャパシタンス成分、インダクタンス成分を考慮して構成されている。このコモンモードフィルタは、コモンモードのノイズ信号を遮断し、ディファレンシャルモードについては、通したい周波数領域の信号のみ通過させるという作用をなす。
擬似伝送線路理論に基づくコモンモードフィルタは、図20に示すように、薄膜パターンの線幅や形状を適宜設計することによって形成することができ、容易に小型化、薄型化が可能である。
【先行技術文献】
【0005】

【特許文献1】特開2012-191530号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
擬似伝送線路理論に基づく従来のコモンモードフィルタは、図21の等価回路に示すように、6個のインダクタと8個のキャパシタを構成素子としている。これらの構成素子のうち、インダクタは占有面積が大きくなるため、デバイスに組み込む際の高集積化が阻害されるという問題があった。
本発明は、従来のコモンモードフィルタに用いられているインダクタの数を減らすことにより回路の簡素化を図り、小型化、高集積化を可能とするコモンモードフィルタを提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明に係るコモンモードフィルタは、インダクタとキャパシタによって構成されているコモンモードフィルタの回路構成をできるだけ簡略化するとともに、特定の周波数帯域の透過特性を損なわず、かつコモンモードを効果的に遮断するフィルタ特性を備えるものとして考えられたものである。その構成としては、インダクタとキャパシタによって構成される基本的なコモンモードフィルタのユニットを2つ縦続する構成とし、2ユニットのフィルタを縦続したことにより複雑となる回路構成を簡素化し、高集積化されたデバイスにも容易に組み込むことを可能にしたことを特徴とする。
【0008】
すなわち、本発明に係るコモンモードフィルタは、信号を伝送する第1の伝送線路に設けた第1のキャパシタと、第2の伝送線路に設けた第2のキャパシタを挟む配置として、前記第1の伝送線路と前記第2の伝送線路との間を接続する第1のインダクタ及び第2のインダクタと、前記第1の伝送線路と前記第2の伝送線路との間を交差して接続する交差線路の交差位置と、前記第1の伝送線路と前記第2の伝送線路とを結ぶそれぞれの線路上に設けた第3、第4、第5、第6のキャパシタと、前記第1の伝送線路上と前記第2の伝送線路上において、前記第1のインダクタよりも入力側の位置、前記第2のインダクタよりも出力側の位置に、それぞれ設けた第7、第8のキャパシタと、第9、第10のキャパシタとを備え、前記交差線路が交差位置において接地されていることを特徴とする。
【0009】
前記第1のインダクタ及び第2のインダクタのインダクタンスと、前記第1~第10のキャパシタのキャパシタンスについては、伝送信号の周波数帯域に応じて、適宜設定すればよい。標準的には、前記第1のインダクタと第2のインダクタが、相互に同一のインダクタンスに設定され、前記第1のキャパシタと第2のキャパシタが、相互に同一のキャパシタンスに設定され、前記第3~第6のキャパシタが、相互に同一のキャパシタンスに設定され、前記第7~第10のキャパシタが、相互に同一のキャパシタンスに設定されている構成が用いられる。
【0010】
前記コモンモードフィルタは、高集積化してデバイスに組み込む方法として、前記第1のインダクタ及び第2のインダクタと、前記第1~第10のキャパシタとを、絶縁層を厚さ方向に挟む配置に導体パターンを形成した積層構造とする方法が有効であり、前記第1のインダクタと第2のインダクタは、巻線構造の導体パターンとして設け、前記第1~第10のキャパシタは、それぞれ前記絶縁層を挟んで対向配置する平行平板形の導体パターンとして設け、前記第1~第10のキャパシタは、前記第1のインダクタと前記第2のインダクタが配置される平面領域と重複しない配置に設けることによりコモンモードフィルタを構成することができる。
また、前記第1のインダクタ及び第2のインダクタのキャパシタンスは、前記巻線構造の巻数、線幅、線間、導体パターンの厚さに基づいて規定され、前記第1~第10のキャパシタのキャパシタンスは、前記対向配置される導体パターンの面積と前記絶縁層の誘電率、絶縁層の厚さに基づいて規定される。
【発明の効果】
【0011】
本発明に係るコモンモードフィルタは、等価回路として2つのインダクタを含む簡素化した回路構成となることから、導体パターンを用いてインダクタとキャパシタとを構成することにより、高集積化されたデバイスにも容易に組み込むことができ、コモンモードの遮断作用とディファレンシャルモードの透過作用に優れたコモンモードフィルタとして提供することができる。
【図面の簡単な説明】
【0012】
【図1】1ユニット構成のコモンモードフィルタの等価回路である。
【図2】コモンモードフィルタ(1ユニット)の構成を示す組み立て斜視図である(設計値は0.7~1.0[GHz]帯)。
【図3】コモンモードフィルタの積層構造に対応して図1を書き換えた等価回路である。
【図4】コモンモードフィルタのフィルタ特性を分析した結果を示すグラフである。
【図5】コモンモードフィルタ(1ユニット)の構成を示す組み立て斜視図である(設計値は1.8~2.0[GHz]帯)。
【図6】コモンモードフィルタのフィルタ特性を分析した結果を示すグラフである。
【図7】図1の等価回路を2つ接続した回路(2ユニット構成)である。、
【図8】2ユニット構成のコモンモードフィルタ(0.7~1.0[GHz])の平面図である。
【図9】図8のコモンモードフィルタのフィルタ作用を三次元電磁界解析により分析した結果を示すグラフである。
【図10】2ユニット構成のコモンモードフィルタ(1.8~2.0[GHz])の平面図である。
【図11】図10のコモンモードフィルタのフィルタ作用を分析した結果を示すグラフである。
【図12】図8のコモンモードフィルタと同一の積層構造を備えるコモンモードフィルタを実際に製作したものの平面写真である。
【図13】図12のコモンモードフィルタのフィルタ特性を実測した結果を示すグラフである。
【図14】図10のコモンモードフィルタと同一の積層構造を備えるコモンモードフィルタを実際に製作したものの平面写真である。
【図15】図14のコモンモードフィルタのフィルタ特性を実測した結果を示すグラフである。
【図16】図7の等価回路を簡略化した回路である。
【図17】図16の等価回路を書き換えた回路である。
【図18】図17の等価回路を書き換えた回路である。
【図19】図18に示す等価回路に対応して、コモンモードフィルタを積層構造として構成した組み立て斜視図である。
【図20】擬似伝送線路理論に基づくコモンモードフィルタの構成を示す説明図である。
【図21】図20のコモンモードフィルタの等価回路である。
【発明を実施するための形態】
【0013】
(コモンモードフィルタ回路:1ユニット構成)
本発明においてコモンモードフィルタとして検討している構成は、キャパシタとインダクタとなる導体パターンを形成した層を絶縁層を挟んで積層することにより、パターン間あるいは線間に寄生するキャパシタンス成分、インダクタンス成分を構成して、コモンモードフィルタとするものである。

【0014】
図1は、コモンモードフィルタの基本単位(ユニット)として当初検討したコモンモードフィルタの等価回路を示す。
このコモンモードフィルタは、信号を伝送する第1の伝送線路L1と第2の伝送線路L2との間を、インダクタ11(インダクタンス:2LL)により接続するとともに、インダクタ11と並列に、キャパシタ31(キャパシタンス:CR)とキャパシタ41(キャパシタンス:CR)を直列接続により配置した構成を備える。
キャパシタ31とキャパシタ41とを接続する中間位置は接地電位とする。なお、インダクタ11のインダクタンスを2LLと表しているのは、キャパシタンス31、41と並列にインダクタンスLLの2つのインダクタを直列配置した回路を想定しているためである。
また、第1の伝送線路L1と第2の伝送線路L2には、インダクタ11及びキャパシタ31、41との結節点を挟む配置に、それぞれ、キャパシタ51、キャパシタ61(キャパシタンス:CL)と、キャパシタ71、キャパシタ81(キャパシタンス:CL)を設ける。

【0015】
図2は図1に示す等価回路に相当するコモンモードフィルタをデバイスに組み込む構造とするため、導体パターンを備える積層構造として構成した例である。
図2に示すコモンモードフィルタは、全体形状を矩形の平面形状とし、導体パターンを配した第1層と、絶縁層からなる第2層と、インダクタとキャパシタを構成する導体パターンを形成した第3層とからなる。
インダクタ11は第3層の中央部に配置し、第1層と第3層に形成するキャパシタとなる導体パターンは、インダクタ11の周囲に配置する。インダクタ11を配置する領域を導体パターンの空域としているのは、インダクタ11を配置する領域に重複して導体パターンを配置すると、インダクタ11のQ値が大きく低下してしまうためである。

【0016】
第1層には、キャパシタ31、41と、キャパシタ51、61、71、81となる導体パターンが形成されている。第2層は絶縁層である。
第3層には、インダクタ11の他に、キャパシタ31、41と、キャパシタ51、61、71、81となる導体パターンが形成されている。
それぞれのキャパシタは、第2層の絶縁層を第1層の導体パターンと第3層の導体パターンとで挟むことにより、平行平板キャパシタとして構成される。

【0017】
キャパシタ31、41と、キャパシタ51、61、71、81のキャパシタンスは、絶縁層(第2層)の厚さ、誘電率、導体パターンの対向する部分の面積によって決められる。
キャパシタ31、41のキャパシタンスCRは、絶縁層の厚さd、絶縁層の誘電率εr、導体パターンの面積SRに基づいて、次式(1)により与えられる。
CR = ε0εrSR /d・・・(1)
キャパシタ51、61、71、81のキャパシタンスCLは、次式(2)により与えられる。SLは導体パターンの対向する部分の面積である。絶縁層の厚さd、絶縁層の誘電率εrは上式と同一である。
CL = ε0εrSL /d・・・(2)

【0018】
インダクタ11のインダクタンスは、巻き数、線幅、線間によって決められる。
図2に示すコモンモードフィルタは、0.7~1.0[GHz]帯でのフィルタとして構成する場合の設計例で、インダクタ11については、巻数:4turn、線幅10μm、線間10μmとした。インダクタ11の外形寸法は、横:610μm、縦:200μmである。
また、図2に本設計例でのコモンモードフィルタの外形寸法(縦:1220μm、横:1870μm)を示す。キャパシタ31、41に対応する導体パターンの面積SRの設計値は400×530μm2、キャパシタ51、61、71、81に対応する導体パターンの面積SLは400×640μm2である。

【0019】
なお、インダクタ11の中心点はビア接続により第1層に形成した接続線Aに接続する。接続線Aは第1層の縁部まで延出し、延出端からビアを介して第3層のキャパシタ71、81となる導体パターンに接続される。

【0020】
図3に、図1に示した等価回路を、図2に示すコモンモードフィルタの積層構造に対応して書き換えた図を示す。図3と図1とはまったく同一の回路である。図3と図2とを対比してみると、絶縁層を挟んで対向する導体パターン間において、それぞれキャパシタが形成されていることがわかる。
図2において、キャパシタ51となる導体パターンとキャパシタ61となる導体パターンは、それぞれ第1の伝送線路の入力ポートと出力ポートに接続され、キャパシタ71となる導体パターンとキャパシタ81となる導体パターンは、それぞれ第2の伝送線路の入力ポートと出力ポートに接続される。また、キャパシタ31とキャパシタ41はグランド層に接続される。

【0021】
図4は、上述したコモンモードフィルタの設計値にしたがって、コモンモードフィルタの周波数特性を三次元電磁界解析により分析した結果を示す。なお、キャパシタ31、41のキャパシタンスCR=5.6pF、キャパシタ51、61、71、81のキャパシタンスCL=6.8pF、インダクタンスLL=3.6nH、すなわちインダクタ11のインダクタンス2LL=7.2nHである。
図4に示す分析結果を見ると、0.7~1.0[GHz]の周波数帯域でのコモンモードの遮蔽作用は、-6dB程度であり、実用性を勘案すると求められる-15dBの遮蔽作用と比べると、遮蔽作用として実用できるレベルにないことがわかる。

【0022】
図5は、図2に示したコモンモードフィルタと同様な積層構造を備え、1.8~2.0[GHz]帯でのコモンモードフィルタとして使用することを想定して設計した例である。この例では、インダクタ11の巻数:2turn、線幅20μm、線間30μmとし、インダクタ11の外形寸法を、横:1460μm、縦:930μmとした。SRの設計値は490×290μm2、SLの設計値は210×490μm2である。キャパシタンスについてのパラメータは、CR=3.7pF、CL=2.7pF、インダクタンスLL=1.2nH、インダクタ11のインダクタンス2LL=2.4nHである。

【0023】
図6に、上記設計条件により図5に示すコモンモードフィルタの周波数特性を三次元電磁界解析により分析した結果を示す。図6に示すように、1.8~2.0[GHz]帯におけるコモンモードフィルタの遮蔽特性を見ると、-8dB程度であり、実用レベルである-15dBを満足するものではないことがわかる。

【0024】
(コモンモードフィルタ回路:2ユニット構成)
上述したコモンモードフィルタは、キャパシタとインダクタとを構成する導体パターンを積層構造として形成したものであり、図2、図5に示すように、きわめて微細なパターンとして形成することができ、高集積化されたデバイスに組み込むことが可能であるという特徴がある。しかしながら、コモンモードフィルタとしての実用可能性については不十分である。
そこで、本発明者は、上述したフィルタユニットを2つ直列に接続した2ユニット構造からなるコモンモードフィルタについて検討した。

【0025】
図7に、図1に示す等価回路の2ユニットを直列接続した回路を示す。図7に示すコモンモードフィルタは、図1に示した、インダクタ11、キャパシタ31、41、キャパシタ51、61、71、81からなるフィルタユニットと同形のフィルタユニット、すなわち、インダクタ21(インダクタンス:2LL)、キャパシタ31、41(キャパシタンス:CR)、キャパシタ51、61、71、81(キャパシタタンス:CL)を備えるユニットを接続したものである。

【0026】
図8は、図2に示した積層構造からなるコモンモードフィルタのユニットを2つ直列に接続した2ユニット構成のコモンモードフィルタの平面図である。
図2に示したコモンモードフィルタは、0.7~1.0[GHz]帯の差動伝送に用いるフィルタである。図8に示すコモンモードフィルタは、図2に示したコモンモードフィルタと同一の設計値のインダクタ及びキャパシタを備える。なお、図2に示したフィルタユニットでは、横幅が1870μmであり、ユニットを連結すると横幅は3740μmとなるが、ここでは横幅を3750μmとしている。

【0027】
図9は、図8に示したコモンモードフィルタのフィルタ作用を三次元電磁界解析により分析した結果を示す。
図9に示す分析結果は、0.7~1.0[GHz]の周波数帯域においては、コモンモードについて-14dB程度の遮蔽作用があり、ディファレンシャルモードについては、実用レベルである-3dBを超えることを示す。図中のCMRRは、Commom Mode Rejection Ratio:同相信号除去比(|S21com|-|S21diff|)である。コモンモードフィルタを2ユニット連結したことにより、図4に示した1ユニット構造のコモンモードフィルタの作用と比較して遮蔽作用が大きく改善され、実用レベルになることがわかる。

【0028】
図10は、図5に示した1.8~2.0[GHz]の周波数帯域の信号を差動伝送させる積層構造を有するコモンモードフィルタのユニットを2つ直列に接続したコモンモードフィルタの平面図である。インダクタとキャパシタの設計値は図5のコモンモードフィルタと同一である。図5に示すコモンモードフィルタを2つ連結すると横幅は2920μmであるが、ここでは横幅を2930μmとしている。

【0029】
図11は、図10に示したコモンモードフィルタのフィルタ作用を分析した結果を示す。図11から、1.8~2.0[GHz]の周波数帯域においては、ディファレンシャルモードについては、-3dBを超えており、コモンモードについては-15dBをクリアしている。すなわち、コモンモードフィルタを2ユニット連結したことにより、実用として十分に利用することができるコモンモードフィルタが得られる。

【0030】
図12は、図8に示したコモンモードフィルタと同一の積層構造を備えるコモンモードフィルタを実際に製作したものの平面写真である。銅箔をラミネートしたポリイミドフィルムの銅箔をエッチングすることにより第1層と第3層の導体パターンを形成することができる。第1層と第3層の導体パターンをそれぞれ形成したフィルムを積層し、ビア接続により層間の導体パターンを電気的に接続することによってコモンモードフィルタを製作することができる。

【0031】
図13は、図12に示したコモンモードフィルタのフィルタ特性を実測した結果と分析値を対比して示す。実測の結果、0.7~1.0[GHz]帯におけるディファレンシャルモードの透過係数は、-4.2dBであり、コモンモードの透過係数、-12.8dBであった。これらの値は分析値よりも若干劣っているが、実用レベルにあると言ってよい。なお、0.7~1.0[GHz]帯におけるQ値は11.7~14.1であった。

【0032】
図14は、図10に示したコモンモードフィルタと同一の積層構造を備えるコモンモードフィルタを実際に製作したものの平面写真である。
図15は、図14に示したコモンモードフィルタのフィルタ特性を実測した結果と分析値を示す。実測の結果、1.8~2.0[GHz]帯におけるディファレンシャルモードの透過係数は、-2.8dBであり、コモンモードの透過係数は、-15dBであった。これらの値はコモンモードフィルタとして十分に実用レベルとなる良い結果を示している。なお、1.8~2.0[GHz]帯におけるQ値は18.6~19.6であった。

【0033】
(コモンモードフィルタ回路の簡略化)
上述したように、図1に示した等価回路を2つ連結した構成からなるコモンモードフィルタ(図7)は、十分に実用可能なコモンモードフィルタの特性を備えることがわかる。しかしながら、図7の透過回路に示すコモンモードフィルタは、キャパシタを12個備えており、回路が複雑である。そこで、図7に示す等価回路の構成を簡略化することを試みる。

【0034】
図16は、第1の伝送線路L1と第2の伝送線路L2の中央位置にある2つのキャパシタ61、52と、キャパシタ81、72をまとめて、キャパシタ91、92(キャパシタンス:CL/2)として回路を簡略化したものである。
図17は、第1の伝送線路L1と第2の伝送線路L2との間を接続する4つのキャパシタ31、41、32、42を接地電位を共通としてブリッジ状に書き換えたものである。図17に示すように回路を書き換えることにより回路の構成が単純化され、コモンモードフィルタを積層構造として構成することが容易になる。
図18は、コモンモードフィルタを積層構造として形成する際に、インダクタ11、21をキャパシタとなる導体パターンを形成する層とは別の層に形成する場合を考慮して、インダクタ11、21をキャパシタ31、32、41、42とは結節させずに書いたものである。

【0035】
図17、図18に示すコモンモードフィルタの等価回路の構成を説明すると次のようになる。すなわち、信号を伝送する第1の伝送線路L1に設けた第1のキャパシタ91と、第2の伝送線路L2に設けた第2のキャパシタ92を挟む配置として、第1の伝送線路L1と第2の伝送線路L2との間を接続する第1のインダクタ11及び第2のインダクタ21と、第1の伝送線路L1と第2の伝送線路L2との間を交差する配置に接続する交差線路の交差位置と、第1の伝送線路L1と第2の伝送線路L2とを結ぶそれぞれの線路上に、設けた第3、第4、第5、第6のキャパシタ31、32、41、42と、第1の伝送線路L1上と前記第2の伝送線路L2上において、第1のインダクタ11よりも入力側の位置、第2のインダクタ21よりも出力側の位置に、それぞれ設けた第7、第8のキャパシタ51、71と、第9、第10のキャパシタ62、82とを備え、前記交差線路が交差位置において接地されているものである。

【0036】
図19は、図18に示す等価回路に対応して、コモンモードフィルタを積層構造として構成した例である。インダクタ11、21はキャパシタとなる導体パターンを形成した層とは別の層(最上層)に単体で形成している。この例ではインダクタ11、21を磁性体、たとえばFe微粒子を誘電体中に分散させた複合材料からなる層の表面に設けている。
図19の下層から一層目と2層目は、ポリイミドフィルム等の絶縁フィルムの表面に、導体パターンを形成している。第1の伝送線路L1上にあるキャパシタ51、62と、第2の伝送線路L2上にあるキャパシタ71、82となる導体パターンを積層構造体の長手方向の端部に配置し、長手方向の中央部に、キャパシタ31、31、91と、キャパシタ41、42、92となる導体パターンを対称的に配置する。

【0037】
インダクタ11、21の巻線の端点は、第2層に設けた第1の伝送線路L1とビア接続され、インダクタ11、21の中心の端点は、第2層に設けた接続線にビア接続され、接続線を介して第2の伝送線路L2に接続される。
図19に示すコモンモードフィルタは、磁性層の表面にインダクタ11、21を形成したことにより、磁性材をコアとするインダクタとなり、空心のインダクタを使用する場合と比較してコモンモードフィルタのフィルタ特性を向上させることができる。インダクタ11、21を磁性層の層内に作り込むことも可能であり、その場合も磁性材をコアとするインダクタとなる。

【0038】
インダクタ11、21を磁性層上に形成するかわりに、図19の下から一番目の層にインダクタ11、21を作り込み、インダクタ11、21と二番目の層の第1の伝送線路L1、第2の伝送線路L2とを接続する構成、すなわち空心のインダクタを用いる構成とすることもできる。この場合は、インダクタ11、21をキャパシタとなる導体パターンを形成する層と共通層に形成することで、コモンモードフィルタの製造が容易になる。
【産業上の利用可能性】
【0039】
本発明によれば、小型化、高集積化が可能でフィルタ特性に優れたコモンモードフィルタを提供することができ、信号伝送特性に優れた差動伝送技術に好適に適用できる。
【符号の説明】
【0040】
11、21 インダクタ(2LL)
31、32、41、42 キャパシタ(CR)
51、52、61、62、71、72、81、82 キャパシタ(CL)
91、92 キャパシタ(CL/2)
L1 第1の伝送線路
L2 第2の伝送線路
図面
【図1】
0
【図3】
1
【図7】
2
【図16】
3
【図17】
4
【図18】
5
【図20】
6
【図21】
7
【図2】
8
【図4】
9
【図5】
10
【図6】
11
【図8】
12
【図9】
13
【図10】
14
【図11】
15
【図12】
16
【図13】
17
【図14】
18
【図15】
19
【図19】
20