TOP > 国内特許検索 > 電力素子、電力制御機器、電力素子の製造方法 > 明細書

明細書 :電力素子、電力制御機器、電力素子の製造方法

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第6218062号 (P6218062)
公開番号 特開2014-060377 (P2014-060377A)
登録日 平成29年10月6日(2017.10.6)
発行日 平成29年10月25日(2017.10.25)
公開日 平成26年4月3日(2014.4.3)
発明の名称または考案の名称 電力素子、電力制御機器、電力素子の製造方法
国際特許分類 H01L  21/338       (2006.01)
H01L  29/812       (2006.01)
H01L  29/778       (2006.01)
H01L  29/16        (2006.01)
H01L  21/336       (2006.01)
H01L  29/78        (2006.01)
H01L  21/316       (2006.01)
FI H01L 29/80 H
H01L 29/16
H01L 29/78 301B
H01L 21/316 X
請求項の数または発明の数 4
全頁数 27
出願番号 特願2013-047025 (P2013-047025)
出願日 平成25年3月8日(2013.3.8)
新規性喪失の例外の表示 特許法第30条第2項適用 平成24年8月10日ICDCM2012(International Conference on Diamond and Carbon Materials 2012)学会事務局からの学会発表論文のWebサイトでのアブストラクト公開
優先権出願番号 2012185180
優先日 平成24年8月24日(2012.8.24)
優先権主張国 日本国(JP)
審査請求日 平成28年3月1日(2016.3.1)
特許権者または実用新案権者 【識別番号】899000068
【氏名又は名称】学校法人早稲田大学
発明者または考案者 【氏名】平岩 篤
【氏名】川原田 洋
【氏名】大長 央
【氏名】齊藤 達也
個別代理人の代理人 【識別番号】100137800、【弁理士】、【氏名又は名称】吉田 正義
【識別番号】100148253、【弁理士】、【氏名又は名称】今枝 弘充
【識別番号】100148079、【弁理士】、【氏名又は名称】梅村 裕明
審査官 【審査官】杉山 芳弘
参考文献・文献 特開平10-125932(JP,A)
国際公開第2002/023614(WO,A1)
特開2004-031394(JP,A)
特開2002-057167(JP,A)
特開2011-010487(JP,A)
特開2005-302876(JP,A)
特開2013-172023(JP,A)
Makoto Kasu, Hisashi Sato, and Kazuyuki Hirama,Thermal Stabilization of Hole Channel on H-Terminated Diamond Surfaceby Using Atomic-Layer-Deposited Al2O3 Overlayer and its Electric Properties,Applied Physics Express,日本,物理系学術誌刊行センター,2012年 2月13日,Volume 5,025701
調査した分野 H01L 21/316
H01L 21/338
H01L 29/778
H01L 29/812
H01L 21/336
H01L 29/78
H01L 29/16
特許請求の範囲 【請求項1】
ダイヤモンド基板の少なくとも一面に形成されたC-H結合を有する水素化層と、
前記水素化層の上面に接するように形成された、酸化アルミニウムからなる保護膜とを備えた電力素子であって、
350℃、1時間あるいはこれと等価の条件で加熱した加速試験後において、前記水素化層直下に導電層が存在していることを特徴とする電力素子。
【請求項2】
請求項1記載の電力素子を備えたことを特徴とする電力制御機器。
【請求項3】
ダイヤモンド基板の少なくとも一面に形成されたC-H結合を有する水素化層を形成する工程と、前記水素化層の上面に接するように、酸化アルミニウムからなる保護膜を形成する工程とを備え、前記保護膜を形成する工程は、前記C-H結合と吸熱反応をする反応種を用い、200℃以上において形成した後、さらに前記C-H結合と発熱反応をする反応種を用いて前記保護膜を形成することを特徴とする電力素子の製造方法。
【請求項4】
前記保護膜を形成する工程は、大気より酸素分圧の低い状態で反応室内に前記ダイヤモンド基板を導入して行うことを特徴とする請求項3記載の電力素子の製造方法。
発明の詳細な説明 【技術分野】
【0001】
本発明は、電力素子、電力制御機器、電力素子の製造方法に関し、特にダイヤモンド半導体を用いた電力素子に関する。
【背景技術】
【0002】
地球は太陽からの熱を宇宙に放出することによって気温を一定に保っている。ところが、石油や天然ガスなどのエネルギーを消費する人間の活動によって温室効果ガスが増えたために、地球は熱を吸収しやすくなり、気温が少しずつ高くなってきている。これを地球温暖化という。この地球温暖化は、化石燃料から排出されるCOが増加したことが原因といわれている。したがって、エネルギー消費効率を向上しCOの排出量を減らすことが、地球温暖化を防止する上で重要な課題の一つといえる。
【0003】
エネルギー消費量は、電気機器の電力制御に不可欠な電力素子の高性能化、具体的には低損失化によって大幅に削減することができる。電力素子は、バンドギャップが大きい半導体を用いて形成した方が、シリコン素子よりも優れた高耐圧性及び低損失性を得ることができる。
【0004】
バンドギャップが大きい半導体の一つであるダイヤモンド半導体は、表面を水素化することにより誘起された導電層が、電界効果トランジスタ(FET)動作に必要な高い導電性を有するという特長を有しており、将来の高効率電力素子への応用が期待されている(例えば、非特許文献1及び非特許文献2)。
【先行技術文献】
【0005】

【非特許文献1】「ワイドギャップ半導体ダイヤモンドを用いた高周波高出力MOSFETの開発」、平間一行、川原田洋、「科学と工業」、83(4)、149~156(2009)
【非特許文献2】「ダイヤモンドにおけるキャリア輸送特性とFETへの応用」、川原田洋、梅沢仁、応用物理、73(3)、339~345(2004)
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、ダイヤモンド半導体は、上記表面に形成された導電層が外部環境の影響を受けやすく、容易に導電性が変化してしまうので動作が不安定であるという問題がある。
【0007】
そこで本発明は、安定して動作するダイヤモンド半導体を用いた電力素子、電力制御機器、電力素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明に係る電力素子は、ダイヤモンド基板の少なくとも一面に形成されたC-H結合を有する水素化層と、前記水素化層上に形成された保護膜とを備え、前記保護膜の少なくとも一部は、前記C-H結合と吸熱反応をする反応種を用い、200℃以上において形成したことを特徴とする。
【0009】
本発明に係る電力素子の製造方法は、ダイヤモンド基板の少なくとも一面に形成されたC-H結合を有する水素化層を形成する工程と、前記水素化層上に保護膜を形成する工程とを備え、前記保護膜を形成する工程は、前記C-H結合と吸熱反応をする反応種を用い、200℃以上において前記保護膜を形成する工程を少なくともその一部として含むことを特徴とする。
【発明の効果】
【0010】
本発明によれば、C-H結合と吸熱反応をする反応種を用いて200℃以上において保護膜を形成することにより、高温で加熱処理を行った後あるいは高温の動作中においても導電性が保持されるので、安定して動作するダイヤモンド半導体を用いた電力素子、電力制御機器、電力素子の製造方法を提供することができる。
【図面の簡単な説明】
【0011】
【図1】本発明の第1実施形態に係る電力素子の構成を示す縦断面図であり、図1Aは素子部の構成、図1Bはボンディングパッド部の構成を示す図である。
【図2】本発明の第1実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図2Aはダイヤモンド膜を形成した段階、図2Bは合わせパターンを形成した段階、図2Cは素子分離領域を形成した段階を示す図である。
【図3】本発明の第1実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図3AはAu/Pt/Ti積層膜を形成した段階、図3Bはゲート絶縁膜を形成した段階、図3Cはゲート絶縁膜の一部を除去した段階を示す図である。
【図4】本発明の第1実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図4AはAl膜を形成した段階、図4Bはゲート電極を形成した段階を示す図である。
【図5】本発明の第1実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、ボンディングパッド部のパッシベーション膜を除去した段階を示す。図5Aは同段階における素子部、図5Bは同段階におけるボンディングパッド部を示す図である。
【図6】本発明の第2実施形態に係る電力素子の構成を示す縦断面図であり、図6Aは素子部の構成、図6Bはボンディングパッド部の構成を示す図である。
【図7】本発明の第2実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図7AはTiN膜を形成した段階、図7BはTiNの一部を除去した段階、図7Cはホトレジストを除去した段階を示す図である。
【図8】本発明の第2実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図8AはAu/Pt/Ti積層膜を形成した段階、図8Bは電極を形成した段階を示す図である。
【図9】本発明の第2実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、ボンディングパッド部のパッシベーション膜を除去した段階を示す。図9Aは同段階における素子部、図9Bは同段階におけるボンディングパッド部を示す図である。
【図10】本発明の第3実施形態に係る電力素子の構成を示す縦断面図であり、図10Aは素子部の構成、図10Bはボンディングパッド部(1)の構成、図10Cはボンディングパッド部(2)の構成を示す図である。
【図11】本発明の第3実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図11Aは表面絶縁膜を形成した段階、図11Bは表面絶縁膜の一部を除去した段階、図11CはAu/Pt/Ti積層膜を形成した段階、図11Dはソース電極及びドレイン電極を形成した段階を示す図である。
【図12】本発明の第3実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図12Aは表面絶縁膜の一部を除去した段階、図12BはAl膜を形成した段階、図12Cはゲート電極を形成した段階を示す図である。
【図13】本発明の第3実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、ボンディングパッド部(1)および(2)のパッシベーション膜を除去した段階を示す。図13Aは同段階における素子部、図13Bは同段階におけるボンディングパッド部(1)、図13Cは同段階におけるボンディングパッド部(2)を示す図である。
【図14】本発明の第4実施形態に係る電力素子の構成を示す縦断面図であり、図14Aは素子部の構成、図14Bはボンディングパッド部(1)の構成、図14Cはボンディングパッド部(2)の構成を示す図である。
【図15】本発明の第4実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図15Aはキャップ絶縁膜を形成した段階、図15Bはキャップ絶縁膜の一部を残して除去した段階、図15Cは酸化シリコン膜を形成した段階を示す図である。
【図16】本発明の第4実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、図16Aは側壁絶縁膜を形成した段階、図16BはAu/Pt/Ti積層膜を形成した段階、図16Cはソース電極及びドレイン電極を形成した段階を示す図である。
【図17】本発明の第4実施形態に係る電力素子の製造方法を段階的に示す縦断面図であり、ボンディングパッド部(1)および(2)のパッシベーション膜を除去した段階を示す。図17Aは同段階における素子部、図17Bは同段階におけるボンディングパッド部(1)、図17Cは同段階におけるボンディングパッド部(2)を示す図である。
【図18】本発明の第1実施例に係る保護膜の成膜温度とシート抵抗値の関係を示すグラフである。
【図19】本発明の第2実施例に係る保護膜の成膜後の加熱処理とシート抵抗の関係を示すグラフである。
【図20】本発明の第3実施例に係る真空加熱後のシート抵抗の加熱温度依存性を示すグラフである。
【図21】本発明の第4実施例に係る保護膜の電流電圧特性を示すグラフである。
【図22】本発明の第4実施例に係る保護膜の成膜方法とシート抵抗の関係を示すグラフである。
【図23】本発明の第4実施例に係る保護膜において電流電圧特性を繰り返して測定した場合のリーク電流の変化を測定した結果を示すグラフであり、図23Aは上部電極に対して負バイアス、図23Bは正バイアスを付加した場合の結果である。
【図24】バンド構造とリーク経路を示す模式図であり、図24Aは1回目の測定時、図24Bは複数回の測定後の図である。
【図25】本発明の第5実施例に係る保護膜の赤外吸収スペクトルを示すグラフである。
【図26】本発明の第6実施例に係る保護膜の電流電圧特性を示すグラフであり、図26Aは保護膜の厚さが9nm、図26Bは保護膜の厚さが33nmの場合である。
【図27】本発明の第6実施例に係る加熱処理後のシート抵抗の処理時間依存性を示すグラフである。
【発明を実施するための形態】
【0012】
以下、図面を参照して本発明の実施形態について詳細に説明する。
1.本発明の原理
本発明者らは、ダイヤモンド基板の一面に形成されたC-H結合を有する水素化層と、前記水素化層上に形成された保護膜とを備えるダイヤモンド半導体を検討した結果、酸化剤として前記C-H結合と吸熱反応をする反応種を用いて200℃以上において保護膜を形成することにより、550℃で加熱処理を行った後においても前記水素化層直下に誘起される導電層が失われないことを見出した。

【0013】
ダイヤモンド半導体は、ダイヤモンド表面を水素化することにより2次元正孔ガス(2DHG;two dimensional hole gas)を水素化層直下に誘起する。2次元正孔ガスは、C-H結合と、表面に吸着した大気中の不純物とにより誘起される。因みに2次元正孔ガスは、半導体中で2次元状に正孔が分布する状態をいう。このように形成される導電層は、高い導電性を有し、電界効果トランジスタのドリフト層として用いられる。

【0014】
保護膜は、酸化アルミニウム(Al2O3)で形成されている。保護膜は、ALD(atomic layer deposition)法を用いてトリメチルアルミニウム(TMA)と酸化剤としてC-H結合と吸熱反応をするH2Oを用いて、従来に比べ高温、例えば200℃以上で形成するのが好ましい。因みにO3を含む酸化剤を用いて保護膜を形成した場合は、O3とC-H結合が発熱反応をするので、C-H結合の分解が進み、導電層が消失してしまう。なお、本発明においては、形成した保護膜の組成が必ずしもAl:O=2:3となっている訳でないが、簡単のために同保護膜をAl2O3と記す。

【0015】
2.第1実施形態
(全体構成)
次に、本発明の第1実施形態に係る電力素子の全体構成について図1を参照して説明する。図1Aは素子部の構成を示す縦断面図、図1Bはボンディングパッド部の構成を示す縦断面図である。

【0016】
本実施形態に係る電力素子50Aは、ダイヤモンドからなる基板(以下、「ダイヤモンド基板」という)1上にマイクロ波励起プラズマを用いた化学気相堆積法(マイクロ波CVD,CVD:Chemical Vapor Deposition)によりエピタキシャル成長させて形成したダイヤモンド膜2と、当該ダイヤモンド膜2の表面を水素化した水素化層7と、当該水素化層7を覆うように形成された保護膜としてのゲート絶縁膜12Aと、水素化された領域上に形成されたソース電極10A及びドレイン電極11Aと、ゲート電極16Aと、パッシベーション膜18Aとを備える。

【0017】
ソース電極10A及びドレイン電極11Aは、ダイヤモンド膜2とオーミックコンタクトが得られる金属として例えば金を蒸着することにより形成することができる。また、ゲート電極16Aは、例えばアルミニウムを蒸着することにより形成することができる。

【0018】
水素化とは、成長させたダイヤモンド結晶の表面の炭素原子のダングリングボンド、すなわち余った結合手(未結合手)に水素原子を結合させることをいう。例えば、ダイヤモンド基板1上にダイヤモンド膜2をエピタキシャル成長させ、当該ダイヤモンド膜2に水素プラズマを照射することにより、ダイヤモンド膜2の表面を水素化させることができる。

【0019】
なお、上記水素プラズマ照射を敢えて行わなくとも十分な水素化がなされている場合も多い。これは、上記ダイヤモンド膜2のエピタキシャル成長工程自体に水素化の作用が有るためであり、水素プラズマ照射を割愛することも可能である。この場合、ダイヤモンド膜2のエピタキシャル成長自体が水素化処理工程を兼ねている。さらには、ダイヤモンド基板を製造した段階で既に十分な水素化がなされている場合もあり、上記ダイヤモンド膜2のエピタキシャル成長工程でさえ省くことも有る。この場合、ダイヤモンド基板1の製造自体が水素化処理工程を兼ねている。

【0020】
ダイヤモンド基板1の表面には、素子分離領域6によって区画された複数の素子形成領域が設けられている。素子分離領域6は、例えばArイオンを注入してダイヤモンド膜2及びダイヤモンド基板1の結晶構造を破壊することにより形成することができる。

【0021】
ダイヤモンドの多くにおいて、その内部は一般にほぼ絶縁性であるが、ダイヤモンド表面を水素化させるとP型導電層を形成することができる。

【0022】
本実施形態では、ゲート絶縁膜12Aの下に形成される水素化層7直下には、図示しないがP型導電層が形成される。したがって、ソース電極10Aとドレイン電極11Aとの間にゲート電極16Aの形成されない領域が存在しても両電極の間に電流が流れる。この電流は、ゲート電極16Aに印加される電圧によって制御される。すなわち、水素化層直下に誘起される導電層をチャネル層、ソース層、ドレイン層、ドリフト層としたMISFET(Metal-Insulator-Semiconductor Field Effect Transistor)が形成される。

【0023】
本実施形態の特徴的構成であるゲート絶縁膜12Aは、200℃以上の高温でALD法によりAl2O3を成膜することにより形成される。これにより電力素子50Aは、450℃、3時間の条件で加熱した後において、導電性を有する。また、ゲート絶縁膜12Aは窒化アルミニウム(AlN)を成膜することにより形成してもよい。

【0024】
パッシベーション膜18Aは、ソース電極10A、ドレイン電極11A、ゲート電極16A、及びゲート絶縁膜12Aを覆うように酸化シリコン膜で形成される。

【0025】
(製造方法)
次に、本実施形態に係る電力素子50Aの製造方法を説明する。まず、窒素を高濃度に含み半絶縁性のダイヤモンド基板1を、順次アンモニア・過酸化水素混合水溶液及び塩酸・過酸化水素混合水溶液を用いて洗浄する。これらは、半導体装置の製造において通常行われる方法である。さらに、80℃以上に加熱した硝酸・硫酸混合水溶液を用いて洗浄する。これにより、表面に残留している金属不純物、有機物及びグラファイト状の表面層を除去もしくは低減する。

【0026】
次いで、図2Aに示すように、マイクロ波CVD法により、100nmの厚さのダイヤモンド膜2をエピタキシャル成長させる。後程行う水素化処理により水素化層7を形成しその直下に導電層を誘起する上で、同ダイヤモンド膜2中の窒素濃度をボロン濃度より低くすることが望ましい。

【0027】
その後、図2Bに示すようにホトレジストマスク3を選択的に形成した後、イオンミリング法により上記ダイヤモンド膜2に溝を形成し、これを後程行うリソグラフィにおいてアライメントに用いる合わせパターン4とする。なお、同溝は必要に応じダイヤモンド基板1に到達しても問題ない。以下の図では、簡単のため前記合わせパターン4の記載を省略する。

【0028】
上記ホトレジストマスク3を順次、酸素プラズマ及び過酸化水素・硫酸混合水溶液を用いて除去した後、図2Cに示すように素子部を被覆するホトレジストマスク5を選択的に形成し、180keVのArイオンを1×1014個/cm注入する。これにより、上記ホトレジストマスク5の開口領域のダイヤモンド膜2及びダイヤモンド基板1は、結晶構造が破壊されほぼ絶縁状態となる。これにより素子分離領域6が形成される。

【0029】
なお素子分離領域6は、深さ方向に全てのダイヤモンド膜2の結晶構造を破壊して形成されるのが望ましい。これにより電力素子50Aは、MISFETがオフ状態にある場合の漏れ電流を低減することができる。その結果、ダイヤモンド基板1は表面の一部の結晶構造が破壊されるが問題ない。

【0030】
上記ホトレジストマスク3と同様にしてホトレジストマスク5を除去した後、順次アンモニア・過酸化水素混合水溶液及び塩酸・過酸化水素混合水溶液を用いて洗浄する。

【0031】
次いで、600℃に加熱しながら水素プラズマを照射することにより、ダイヤモンド膜2の表面に水素化層7を形成する。なお、素子分離領域6上にも水素化層7は形成されているが、当該水素化層7の直下のダイヤモンド膜2の結晶構造が破壊されているため、素子分離領域6上に形成された水素化層7の直下には導電層が誘起されない。また、上記水素プラズマ照射を敢えて行わなくとも水素化層7が形成される場合が多い。これは、上記ダイヤモンド膜2のエピタキシャル成長工程自体に水素化の作用が有るためであり、エピタキシャル成長が水素化を兼ねていることになる。その後、ホトレジストマスク8を選択的に形成し蒸着法によりTi膜、Pt膜、Au膜を順次堆積させAu/Pt/Ti積層膜9を形成する(図3A)。上記ホトレジストマスク8をアセトン等の有機溶媒を用いて除去すると、ホトレジストマスク8の上に形成されたAu/Pt/Ti積層膜9もリフトオフにより除去される。

【0032】
これにより、残存するAu/Pt/Ti積層膜9がソース電極10A及びドレイン電極11Aとなる。450℃の窒素雰囲気中において30分間熱処理することにより、上記ソース電極10A及びドレイン電極11Aと、ダイヤモンド膜2とのオーミック接続を行う。その後、大気の混入を低減した状態、具体的にはロードロック装置を用い減圧した非酸化性雰囲気(ここでは窒素)中で試料を反応室へ導入しALD法によりTMAとH2Oを反応気体として用い450℃にて厚さ30nmのAl2O3のゲート絶縁膜12Aを形成する(図3B)。

【0033】
ここで、ロードロック装置を用いない場合においては、試料を反応室へ導入する際に大気が反応室に混入し、その状態で試料が加熱されるために、大気中の酸素によりC-H結合が酸化され水素化層7の少なくと一部が消失する。その結果、水素化層7直下に誘起された導電層の導電性が少なからず低下することが多い。ここで、非酸化性の雰囲気としては前記した窒素以外に、Ar等の不活性気体、あるいはこれらの混合気体を用いればよい。さらに、反応室に接続された予備室の密閉性がロードロック装置のように優れていない場合においても、予備室に非酸化性気体を少なからず流すことによりC-H結合の酸化を低減させることができる。なお、試料を反応室に導入する際に非酸化性雰囲気とするのが重要であるのは、試料台温度が450℃と高くC-H結合が酸化されやすいためである。

【0034】
図3Cに示すようにホトレジストマスク13を選択的に形成した後、露出したゲート絶縁膜12Aを水酸化トリメチルアンモニウム(TMAH)水溶液中において溶解させ除去する。

【0035】
次いで、ホトレジストマスク13をアセトン等の有機溶媒を用いて除去した後、図4Aに示すようにホトレジストマスク14を選択的に形成し、蒸着法により厚さ0.5μmのAl膜15を形成する。

【0036】
図4Bに示すように再びアセトン等の有機溶媒を用いてホトレジストマスク14を除去し、リフトオフによりゲート電極16Aと配線17Aを形成する。

【0037】
最後に、プラズマCVD法を用いて厚さ0.8μmの酸化シリコンのパッシベーション膜18Aを形成し、素子全体を保護した後、ボンディングパッド20Aに開口部を有するホトレジストマスク19を形成し、プラズマエッチング法により開口部にある上記パッシベーション膜18Aを除去する(図5A、図5B)。なお、上記ボンディングパッド20Aは、ゲート電極16A及び配線17Aと同様、Al膜15を用いて形成したものである。

【0038】
ホトレジストマスク19を酸素プラズマを用いて除去することにより、本実施形態に係る電力素子50Aを得ることができる(図1A、図1B)。

【0039】
(作用及び効果)
本実施形態に係る電力素子50Aは、酸化剤として前記C-H結合と吸熱反応をする反応種を用いて200℃以上においてゲート絶縁膜12Aを形成することにより、450℃で加熱処理を行った後においても前記導電層が失われない。したがって、電力素子50Aは、高温下において安定して動作することができる。また、ゲート絶縁膜12Aを形成する際にロードロック装置を用い非酸化性雰囲気にて試料を反応室に導入しているので、ゲート絶縁膜12Aの形成に伴い前記導電層の導電性が低下することが無い。

【0040】
上記図1A、図1Bにおいてパッシベーション膜18Aを形成する際、水素化層7が酸化性雰囲気に晒されるが、Al2O3で形成されたゲート絶縁膜12Aが水素化層7を保護する。ちなみに、ゲート絶縁膜12Aを従来通り100℃で形成した場合は、水素化層7の少なくとも一部が失われ、ダイヤモンド膜2の表面の水素化層7直下に誘起された導電層の導電性が低下もしくは導電層そのものが消失した。

【0041】
なお、パッシベーション膜18Aは、成膜中における酸化作用の弱い窒化シリコン膜で形成してもよい。この場合、従来通り100℃にてAl2O3のゲート絶縁膜12Aを形成すると、程度が若干軽減されるもののダイヤモンド膜2表面の水素化層7直下に誘起される導電層の導電性が低下する。他方、本実施形態のように450℃にてAl2O3のゲート絶縁膜12Aを形成すると、ダイヤモンド膜2表面の水素化層7直下に誘起された導電層の導電性に変化は見られなかった。さらに、300℃ないし450℃の高温環境下においても長時間にわたり上記水素化層7直下に誘起された導電層の導電性が変化することはなく、FETとして正常に動作した。

【0042】
電力素子50Aは、Alに代えてW等でゲート電極16Aを形成することにより、耐熱性がさらに向上する。

【0043】
上記のように構成された電力素子は、電気機器の電力制御に不可欠なパワーデバイスに適用でき、ハイブリッド自動車などのモータ駆動やエアコンの制御機器に適用することができる。

【0044】
3.第2実施形態
(全体構成)
次に本発明の第2実施形態に係る電力素子の全体構成について上記第1実施形態に係る図1と同様の構成について同様の符号を付した図6を参照して説明する。図6Aは素子部の構成を示す縦断面図、図6Bはボンディングパッド部の構成を示す縦断面図である。

【0045】
本実施形態に係る電力素子50Bは、ダイヤモンド基板1上に形成されたダイヤモンド膜2と、当該ダイヤモンド膜2の表面を水素化した水素化層7と、当該水素化層7を覆うように形成された保護膜としてのゲート絶縁膜12Bと、水素化された領域上に形成されたソース電極10B及びドレイン電極11Bと、ゲート電極16Bと、パッシベーション膜18Bとを備える。

【0046】
本実施形態に係る電力素子50Bは、ゲート電極16Bとゲート絶縁膜12Bの間にTiN膜21が形成されている。ゲート電極16Bとゲート絶縁膜12Bの間にTiN膜21が形成されていることにより、ソース電極10B及びドレイン電極11Bと、ダイヤモンド膜2とのオーミック接続をするために加熱処理をする際、ゲート電極16Bとゲート絶縁膜12Bとの間の反応を防止する。

【0047】
配線17B及びボンディングパッド20Bは、ソース電極10B、ドレイン電極11B及びゲート電極16Bと同様Au/Pt/Ti積層膜9で形成されている。

【0048】
(製造方法)
次に本実施形態に係る電力素子50Bの製造方法を説明する。
まず、第1実施形態と同様にして、素子分離領域6の形成(図2)を行った後、ダイヤモンド膜2表面に水素化層7を形成し、これらをロードロック装置の減圧した非酸化性雰囲気(ここでは窒素)中で反応室へ導入した後ALD法によりTMAとH2Oを反応気体として用い450℃にて厚さ30nmのAl2O3から成るゲート絶縁膜12Bを形成する。さらにCVD法により厚さ50nmのTiN膜21を積層する(図7A)。

【0049】
なお素子分離領域6上にも水素化層7は形成されているが、当該水素化層7の直下のダイヤモンド膜2の結晶構造が破壊されているため、素子分離領域6上に形成された水素化層7の直下には導電層が誘起されない。

【0050】
次いで、図7Bに示すようにホトレジストマスク22を選択的に形成し、開口部のTiN膜21をプラズマエッチング法により除去する。図7Cに示すように、酸素プラズマを用いて上記ホトレジストマスク22を除去する。次いで、TiN膜21の開口部にあるゲート絶縁膜12BをTMAH水溶液により除去する。

【0051】
その後、図8Aに示すように蒸着法によりTi膜、Pt膜、Au膜を順次堆積させAu/Pt/Ti積層膜9を形成する。さらに、図8Bに示すようにホトレジストマスク23を選択的に形成し、Au/Pt/Ti積層膜9を構成するAuとPtをイオンミリングにより、Ti及びTiN膜21をプラズマエッチングによりそれぞれ除去し、ソース電極10B、ドレイン電極11B及びゲート電極16Bを形成する。

【0052】
さらに、酸素プラズマを用いてホトレジストマスク23を除去した後、450℃の窒素雰囲気中において30分間加熱処理することにより、上記ソース電極10B及びドレイン電極11Bとダイヤモンド膜2とのオーミック接続を行う。ゲート電極16Bとゲート絶縁膜12Bの間にTiN膜21を形成したことにより、ゲート電極16Bとゲート絶縁膜12Bとの間の反応を防止するので、ゲート絶縁膜12Bの絶縁耐圧劣化を防止することができる。ただし、同TiN膜21は、ソース電極10B及びドレイン電極11Bとダイヤモンド膜2とのオーミック接続の妨げとなるので、上記したようにこれらソース電極10B及びドレイン電極11Bの下部においては除去しておく。

【0053】
次いで、図9A、図9Bに示すように、第1実施形態と同様にしてプラズマCVD法を用い厚さ0.8μmの酸化シリコン膜をパッシベーション膜18Bとして形成し、選択的に形成したホトレジストマスク19を用いてボンディングパッド20B上の同パッシベーション膜18Bを除去する。

【0054】
最後にホトレジストマスク19を除去することにより図6A、図6Bに示す電力素子50Bを得ることができる。

【0055】
(作用及び効果)
本実施形態に係る電力素子50Bは、ゲート絶縁膜12Bをロードロック装置により高温で形成することとしたから、上記第1実施形態と同様の効果を得ることができる。

【0056】
本実施形態においては、パッシベーション膜18Bを形成する際に酸化性雰囲気に晒されるだけでなく、図7Cにおけるホトレジストマスク22を除去、及び図8Bにおけるホトレジストマスク23を除去する際に水素化層7が酸素プラズマに晒される。ところが水素化層7は、ゲート絶縁膜12Bにより保護されているので、ソース電極10B及びドレイン電極11Bと、ダイヤモンド膜2の間の接触抵抗が増大することが無く、また水素化層7直下に誘起された導電層の導電性が低下することも無い。

【0057】
さらに、本実施例においてはゲート電極16Bに融点が比較的低いAlを使用していないので、Alを用いる場合に比べより高温まで安定に動作し、またより高温の加熱試験、具体的には550℃、1時間の熱処理の後においても水素化層7直下に誘起された導電層の導電性が低下することもなかった。
また、ゲート絶縁膜12Bは、上記ソース電極10B及びドレイン電極11Bとダイヤモンド膜2とのオーミック接続を行うための加熱処理を受けているので電気的絶縁性が向上している。

【0058】
4.第3実施形態
(全体構成)
次に本発明の第3実施形態に係る電力素子の全体構成について上記第1実施形態に係る図1と同様の構成について同様の符号を付した図10を参照して説明する。図10Aは素子部の構成を示す縦断面図、図10B、図10Cはボンディングパッド部の構成を示す縦断面図である。

【0059】
本実施形態に係る電力素子50Cは、ダイヤモンド基板1上に形成されたダイヤモンド膜2と、当該ダイヤモンド膜2の表面を水素化した水素化層7と、当該水素化層7上に形成された表面絶縁膜24と、表面絶縁膜24上に形成された保護膜としてのゲート絶縁膜12Cと、水素化された領域上に形成されたソース電極10C及びドレイン電極11Cと、ゲート電極16Cと、パッシベーション膜18Cとを備える。

【0060】
本実施形態に係る電力素子50Cは、ゲート電極16Cの下部に水素化層7が形成されていない。すなわち、電力素子50Cは、ゲート電極16Cが形成された箇所において、ダイヤモンド基板1上にゲート絶縁膜12C、ゲート電極16Cが順に形成されている。

【0061】
このように電力素子50Cは、ゲート電極16Cの下部に水素化層7が形成されていないため、ゲート電極16Cに電圧を印加しない場合において、ソース・ドレイン間に電流が流れず、オフ状態、すなわちノーマリオフを実現することができる。

【0062】
なお、図10Bに示した配線29及びボンディングパッド30は、それぞれAu/Pt/Ti積層膜及びAl膜で形成されている。ゲート絶縁膜12Cは、配線29を覆うように形成するとともに、ボンディングパッド30と表面絶縁膜24の間に形成する。

【0063】
また、図10Cに示した配線31及びボンディングパッド32は、それぞれAl膜及びAu/Pt/Ti積層膜で形成されている。ゲート絶縁膜12Cは、配線31と表面絶縁膜24の間に形成するとともに、ボンディングパッド32と表面絶縁膜24の間に形成しない。

【0064】
(製造方法)
次に本実施形態に係る電力素子50Cの製造方法を説明する。
まず、第2の実施例と同様にして素子分離領域6の形成(図2)を行った後、ダイヤモンド膜2表面に水素化層7を形成し、これらをロードロック装置の減圧した非酸化性雰囲気(ここでは窒素)中で反応室へ導入した後ALD法によりTMAとH2Oを反応気体として用い450℃にて厚さ50nmのAl2O3から成る表面絶縁膜24を形成する(図11A)。

【0065】
なお素子分離領域6上にも水素化層7は形成されているが、当該水素化層7の直下のダイヤモンド膜2の結晶構造が破壊されているため、素子分離領域6上に形成された水素化層7の直下には導電層が誘起されない。

【0066】
次いで図11Bに示すように、ホトレジストマスク25を選択的に形成し、開口部の表面絶縁膜24をTMAH水溶液により除去する。

【0067】
ホトレジストマスク25をアセトン等の有機溶媒を用いて除去した後、図11Cに示すように蒸着法によりTi膜、Pt膜、Au膜を順次堆積させAu/Pt/Ti積層膜9を形成する。

【0068】
次いで、図11Dに示すようにホトレジストマスク26を選択的に形成し、開口部にあるAuとPtをイオンミリングにより、Tiをプラズマエッチングによりそれぞれ除去し、ソース電極10Cとドレイン電極11Cを形成する。

【0069】
酸素プラズマを用いてホトレジストマスク26を除去した後、450℃の窒素雰囲気中において30分間熱処理することにより、上記ソース電極10C及びドレイン電極11Cとダイヤモンド膜2とのオーミック接続を行う。

【0070】
その後、図12Aに示すようにホトレジストマスク27を選択的に形成し、開口部の表面絶縁膜24をTMAH水溶液により除去した上で、紫外(UV)光のもとでO3を照射する。

【0071】
酸素プラズマを短時間照射することによりホトレジストマスク27の表面層をエッチングし、さらに残ったホトレジスト膜27をアセトン等の有機溶媒を用いて除去した後、図12Bに示すように、これらをロードロック装置の減圧した非酸化性雰囲気(ここでは窒素)中で反応室へ導入した後ALD法によりTMAとH2Oを反応気体として用い450℃にて厚さ20nmのAl2O3から成るゲート絶縁膜12Cを形成し、さらに蒸着法によりAl膜15を積層する。

【0072】
図12Cに示すように、ホトレジストマスク28を選択的に形成し、開口部のAl膜15をプラズマエッチング法により除去することによりゲート電極16Cを形成する。

【0073】
酸素プラズマを用いて上記ホトレジストマスク28を除去した後、図13A、図13B、図13Cに示すように、パッシベーション膜18CとしてプラズマCVD法を用いて厚さ0.8μmの酸化シリコン膜を形成する。選択的に形成したホトレジストマスク19の開口部のパッシベーション膜18Cをプラズマエッチング法により、ゲート絶縁膜12CをTMAH水溶液によりそれぞれ除去する。

【0074】
最後に図10A、図10B、図10Cに示すように、同ホトレジストマスク19を酸素プラズマにより除去することにより、本実施形態に係る電力素子50Cを得ることができる。

【0075】
(作用及び効果)
本実施形態に係る電力素子50Cは、表面絶縁膜24およびゲート絶縁膜12Cをロードロック装置により高温で形成することとしたから、上記第1実施形態と同様の効果を得ることができる。

【0076】
本実施形態においては、ゲート電極16Cの下部に水素化層7が存在しないので、同ゲート電極16Cに電圧を付加しない(0V)場合においてMISFETはオフ状態にある。すなわち、本実施形態に係る電力素子50Cは、電力制御素子に好適なノーマリオフのMISFETを実現できる。本実施形態においても、その作製中に水素化層7がパッシベーション膜18Cを形成する際の酸化性雰囲気及びホトレジストマスクを除去する際の酸素プラズマに晒されるが、表面絶縁膜24及びゲート絶縁膜12Cに保護されているので、水素化層7直下に誘起された導電層の導電性が劣化することを防止できる。

【0077】
5.第4実施形態
(全体構成)
次に本発明の第4実施形態に係る電力素子の全体構成について上記第1実施形態に係る図1と同様の構成について同様の符号を付した図14を参照して説明する。図14Aは素子部の構成を示す縦断面図、図14B、図14Cはボンディングパッド部の構成を示す縦断面図である。

【0078】
本実施形態に係る電力素子50Dは、ダイヤモンド基板1上に形成されたダイヤモンド膜2と、当該ダイヤモンド膜2の表面を水素化した水素化層7と、当該水素化層7を覆うように形成された保護膜としてのゲート絶縁膜12Dと、水素化された領域上に形成されたソース電極10D及びドレイン電極11Dと、ゲート電極16Dと、パッシベーション膜18Dとを備える。

【0079】
本実施形態に係る電力素子50Dは、ソース電極10Dがゲート電極16Dに対し自己整合的に形成されている。これにより電力素子50Dは、素子性能を維持しながらチップ面積を縮小することができる。

【0080】
(製造方法)
次に本実施形態に係る電力素子50Dの製造方法を説明する。
まず、第2の実施例と同様にして素子分離領域6の形成(図2)を行った後、ダイヤモンド膜2表面に水素化層7を形成し、ゲート絶縁膜12Dの形成を行った後、蒸着法によるAl膜15及び、プラズマCVD法により酸化シリコン膜からなるキャップ絶縁膜33を形成する(図15A)。

【0081】
なお素子分離領域6上にも水素化層7は形成されているが、当該水素化層7の直下のダイヤモンド膜2の結晶構造が破壊されているため、素子分離領域6上に形成された水素化層7の直下には導電層が誘起されない。

【0082】
図15Bに示すように、ホトレジストマスク28を選択的に形成し、露出したキャップ絶縁膜33をプラズマエッチングにより除去する。その後、酸素プラズマによりホトレジストマスク28を除去する。

【0083】
残存したキャップ絶縁膜33をマスクとして露出したAl膜15をプラズマエッチングにより除去しゲート電極16Dを形成する。再度プラズマCVD法により酸化シリコン膜34を形成する(図15C)。

【0084】
酸化シリコン膜34に対しエッチングマスクを形成することなく全面を異方性のプラズマを用いてエッチングすることにより、側壁絶縁膜35を形成する。次いで、ホトレジストマスク25を選択的に形成した後、露出したゲート絶縁膜12DをTMAH水溶液を用いて除去する(図16A)。

【0085】
アセトン等の有機溶媒を用いてホトレジストマスク25を除去した後、図16Bに示すように蒸着法によりTi膜、Pt膜、Au膜を順次堆積させAu/Pt/Ti積層膜9を形成する。

【0086】
さらに、図16Cに示すように、ホトレジストマスク26を選択的に形成し、露出したAuとPtをイオンミリングにより、Tiをプラズマエッチングによりそれぞれ除去し、ソース電極10Dとドレイン電極11Dを形成する。

【0087】
酸素プラズマを用いてホトレジストマスク26を除去した後、450℃の窒素雰囲気中において10分間熱処理することにより、上記ソース電極10D及びドレイン電極11Dとダイヤモンド膜2とのオーミック接続を行う。

【0088】
その後、図17A、図17B、図17Cに示すように、パッシベーション膜18DとしてプラズマCVD法を用いて厚さ0.8μmの酸化シリコン膜を形成する。選択的に形成したホトレジストマスク19の開口部のパッシベーション膜18D及びキャップ絶縁膜33をプラズマエッチング法により除去する。

【0089】
さらに同ホトレジストマスク19を酸素プラズマにより除去することにより、図14A、図14B、図14Cに示す本実施形態に係る電力素子50Dを得ることができる。

【0090】
(作用及び効果)
本実施形態に係る電力素子50Dは、ゲート絶縁膜12Dをロードロック装置により高温で形成することとしたから、上記第1実施形態と同様の効果を得ることができる。

【0091】
また、ゲート絶縁膜12Bは、上記ソース電極10B及びドレイン電極11Bとダイヤモンド膜2とのオーミック接続を行うための加熱処理を受けているので電気的絶縁性が向上している。

【0092】
本実施形態においてはゲート電極16Dとソース電極10Dとが自己整合的に形成されているので、素子性能を維持しながらチップ面積が縮小されている。したがって電力素子50Dは、工業的により安価に製造することが可能であるのみならず、これを搭載する各種電力制御機器の小型化にも貢献する。

【0093】
6.変形例
本発明は上記実施形態に限定されるものではなく、本発明の趣旨の範囲内で適宜変更することが可能である。上記実施形態では、保護膜は、ALD法を用いて形成した場合について説明したが、本発明はこれに限らず、CVD法により形成することとしてもよい。

【0094】
7.実施例
(第1実施例)
まず、酸化剤としてC-H結合と吸熱反応をする反応種を用いて保護膜を形成することが、素子の製造・加速試験のための加熱処理もしくはプラズマ・ラジカル処理を行った後、もしくは高温動作時においてC-H結合を有する水素化層直下に誘起される導電層を保持する上で重要であることについて確認した。

【0095】
ALD法を用いてTMAと酸化剤を反応させAl2O3で保護膜を形成する際、酸化剤としてO3を用いた場合とH2Oを用いた場合において、保護膜の成膜温度とC-H結合を有する水素化層直下に誘起される導電層のシート抵抗値の関係を調べた。その結果を図18に示す。図18は、縦軸がシート抵抗(Ω)、横軸が成膜温度(℃)を示す。
その結果、図18に示すように、酸化剤としてO3を用いた場合、成膜温度が100℃を超えるとシート抵抗が増大し、導電層が失われることが確認された。
一方、酸化剤としてH2Oを用いた場合、成膜温度が450℃でもシート抵抗は変化せず、導電層が失われないことが確認された。

【0096】
化学反応速度理論から見ると、酸化剤としてH2O又はO3を用いた場合の差は、C-H結合とH2O又はO3が反応して生ずるギッブスの自由エネルギーがそれぞれ負(吸熱反応)と正(発熱反応)であることと強い相関がある。すなわち、酸化剤としてH2Oを用いた場合、C-H結合とH2Oの反応は吸熱反応であることから、反応が進まない。したがって、この場合C-H結合が分解されず、導電層が失われないと考えられる。

【0097】
一方、酸化剤としてO3を用いた場合、C-H結合とO3の反応は発熱反応であることから、反応が進むにつれ反応によって生じる熱により反応がさらに加速する。したがって、この場合C-H結合が分解され、導電層が失われてしまうと考えられる。
CH4 + O3 → CO + 2H2O +718.8kJ/mol
CH4 + H2O → CO + 3H2 -141.9kJ/mol

【0098】
また、アルコールも以下に示すようにC-H結合との反応が吸熱反応であるので、本発明を実施する際にはH2Oに代えてアルコールを酸化剤として用いることもできる。
CH4 + CH4O → CO + CH4 + 2 H2 -25.0 kJ/mol
CH4 + C2H6O → CO + C2H6 + 2 H2 -49.7 kJ/mol
CH4 + C3H8O → CO + C3H8 + 2 H2 -62.2 kJ/mol
CH4 + C4H10O → CO + C4H10 + 2 H2 -69.7 kJ/mol

【0099】
以上より、酸化剤としてC-H結合と吸熱反応をする反応種を用いて保護膜を形成することが高温動作時もしくは高温で加熱処理した後においてC-H結合を有する水素化層直下に誘起される導電層を保持する上で重要であることが確認できた。

【0100】
(第2実施例)
次いで、保護膜を成膜する際の成膜温度と同保護膜が水素化層直下に誘起される導電層を保護する能力との関係について確認した。

【0101】
保護膜は、成膜後の加熱工程・プラズマ処理工程・ラジカル処理工程、完成後の信頼性試験あるいは常用動作において雰囲気中の酸素等が拡散することをブロックし、C-H結合を守る働きをする。保護膜の成膜条件を変えてこのブロック効果を確認した。具体的には、ALD法を用いてTMAと酸化剤としてH2Oを反応させて得られるAl2O3を保護膜として形成する際、成膜温度が100℃の場合と450℃の場合のダイヤモンド半導体において、成膜後の加熱処理とシート抵抗の関係を調べた。

【0102】
窒素を高濃度に含むために半絶縁性である面方位(001)のダイヤモンド基板上にマイクロ波CVD法により厚さ500nmのダイヤモンド膜をエピタキシャル成長させ、その表面を水素化(リモートプラズマ、600℃、20Torr)した後、TMAと酸化剤であるH2Oを交互に供給しながら100℃もしくは450℃においてALD法により、Al2O3から成る18nmの保護膜を成膜した。その後、加速試験として大気中で550℃の加熱処理を1時間行い、4隅の保護膜をエッチング除去し、van der Pauw法を用いて電気伝導性を測定した。さらに、全面の保護膜をエッチング除去した後、再びvan der Pauw法を用いて電気伝導性を測定した。結果を図19に示す。図19は、縦軸がシート抵抗(Ω)、横軸がシート抵抗測定のタイミングを示す。

【0103】
本図から100℃の雰囲気で成膜した場合には550℃の加熱処理(1時間)後にシート抵抗が増大したことから導電層が消失したことが確認できた。また、保護膜を完全に除去してもシート抵抗に変化がないことから導電層が回復しなかったことが確認できた。このことから、100℃の雰囲気で成膜した場合、550℃の加熱処理によってC-H結合が少なからず破壊されていることが分かる。

【0104】
他方、450℃の雰囲気で成膜した場合には550℃の加熱処理後及び、全面エッチング後のいずれにおいてもシート抵抗がほとんど変化せず、導電層が維持された。このことから、450℃の雰囲気で成膜された保護膜は、18nmと薄いにも関わらず、優れたパッシベーション能力を有することが分かる。

【0105】
これは、ALD法により高温で成膜したことにより保護膜を従来に比べ緻密に形成することができ、これにより大気中の酸素が保護膜を通過してC-H結合に到達することを防止できたためであると考えられる。また、高温で成膜する際には成膜を開始する前の昇温および同温度での予備加熱により大気中で表面に吸着した不純物は脱離するので、高温で成膜したAl2O3膜自体に大気中から吸着した不純物と同じように正孔を誘起する効果が備わっていることも推測される。

【0106】
以上より、酸化剤として吸熱反応をする反応種を用い、高温(例えば、450℃)でALD法を用いて保護膜を成膜することにより、加熱処理後におけるダイヤモンド半導体の導電性が失われないことが確認できた。これにより、前記導電層を有する素子が高温においても安定して動作することも確認できた。なお、成膜温度は、保護膜を酸素が通過できない程度に緻密に形成できれば足りる。したがって成膜温度は、200℃以上であればよい。

【0107】
また、前記加速試験は550℃で1時間行ったが、信頼性を同程度に保障することができうる限り別の条件、例えば400℃で10時間程度、あるいは700℃で5分程度試験しても良く、これら条件に対しても本実施例の保護膜が導電層を保護することができることはいうまでもない。特に、Alもしくはその合金を構成材料として含む場合には、450℃以下で試験するのが望ましい。素子の動作温度が上記実施例より低い場合においては、試験時間を同じにして試験温度を低く、例えば350℃、1時間とすることも、またこれと等価の条件でも可能であり、これら条件に対しても本実施例の保護膜が導電層を保護することができる。

【0108】
ここで等価の条件について具体的に説明すると、例えば350℃において導電層を保護することのできる上限の時間が1時間である試料を複数作成し、これを用いて例えば450℃にて加熱試験を行った場合に導電層を保護することのできる上限の時間が10分であった場合に、350℃、1時間に対して450℃、10分が等価な条件である。ここでは、温度を指定して等価な条件を求めたが時間を指定して等価な温度を求めることも可能である。前記例に即していえば、導電層を10分間保護することのできる温度の上限は450℃となり、450℃、10分という前記した等価な条件と同じ結果が得られる。また、前記した550℃、1時間に対して400℃、10時間程度および700℃、5分程度もほぼ等価な条件である。さらに、前記保護膜を厚く、具体的には50nmとすることにより、より過酷な加速試験、具体的には400℃、100時間の加熱処理に対しても導電層を保護することができた。

【0109】
(第3実施例)
次に、ダイヤモンド基板上に形成されたC-H結合が消失しない熱処理条件を確認した。

【0110】
窒素を高濃度に含むために半絶縁性である面方位(001)もしくは(111)のダイヤモンド単結晶基板上にマイクロ波CVD法により厚さ500nmのダイヤモンド膜をエピタキシャル成長させ、その表面を水素化(リモートプラズマ、600℃、20Torr)した後、保護膜を形成せずに、酸化を防ぐために高真空(3~7.5×10-6Pa)中において、ステージ温度880 -1205℃で、20分間熱処理した。室温に冷却した後、大気に露出し、van der Pauw 法によりシート抵抗を測定した。図20に測定結果を示す。図20は、縦軸がシート抵抗(Ω/sq)、横軸がステージ温度(℃)を示す。

【0111】
1-2×104Ωsq-1のシート抵抗が導電層を有する水素化ダイヤモンド表面の標準的な値である。シート抵抗は、導電層を形成する不純物としての吸着分子の脱離、又はC-H結合の解離、若しくはその両者によって増加する。

【0112】
面方位(111)を有するダイヤモンド単結晶基板上に形成したダイヤモンド膜は、1015℃以下のステージ温度の熱処理においてその後の冷却、大気露出で導電性を確認することができたが、1015℃より高い温度の熱処理において、その後の同処理でシート抵抗が著しく増加した。

【0113】
一方、面方位(001) を有するダイヤモンド単結晶基板上に形成したダイヤモンド膜は、1090℃以下のステージ温度の熱処理においてその後の冷却、大気露出で導電性を確認することができたが、1090℃より高いステージ温度の熱処理において、その後の同処理でシート抵抗が著しく増加した。なお、図示していないが、面方位(011)を有するダイヤモンド単結晶基板上に形成したダイヤモンド膜も面方位(001)のものとほぼ同じ耐熱性を示した。

【0114】
この結果より、面方位(001)もしくは(011)を有するダイヤモンド単結晶基板上に形成したダイヤモンド膜の方がC-H結合の熱的安定性に優れることが分かる。

【0115】
C-H結合を有するダイヤモンド半導体のシート抵抗は面方位(001)および(011)ではステージ温度1090℃、面方位(111)ではステージ温度1015℃までの熱処理であれば、大気露出で元の低い値に戻る。これは、加熱処理後の冷却及び大気露出において、不純物が吸着することにより導電層が再び形成されるためであると考えられる。

【0116】
また、面方位(001)および(011)ではステージ温度1090℃、面方位(111)ではステージ温度1015℃を超える熱処理後の水素化ダイヤモンド半導体においては導電層の存在が確認できないことから、同熱処理によってC-H結合の少なくとも一部が消失するものと考えられる。

【0117】
(第4実施例)
次に、電気的絶縁性を向上することができる保護膜について検討した。当該保護膜は、まずC-H結合と吸熱反応をする第1の酸化剤を用いて形成し、次いで、C-H結合と発熱反応をする第2の酸化剤を用いて形成することにより、電気的絶縁性が向上することを確認した。

【0118】
面方位(100)を有する比抵抗0.002-0.004 Ω・cmのp型Si基板上にTMAと酸化剤を交互に供給しながら450℃においてALD法により、Al2O3から成る保護膜を形成した。第1の酸化剤としてH2Oを用い、第2の酸化剤としてO3を用いた。成膜開始後、酸化剤として第1の酸化剤としてのH2Oを用いて成膜し、次いで酸化剤を第2の酸化剤としてのO3に切り替えて成膜した。

【0119】
保護膜は、膜厚をほぼ同じとし、第1の酸化剤で成膜した部分の厚さと、第2の酸化剤で成膜した部分の厚さの組み合わせが、4.8nm/27.2nmと、9.5nm/22.7nmの2種類である試料を作製した。また第1の酸化剤のみを用いて成膜した試料、第2の酸化剤のみを用いて成膜した試料の2種類を比較のため作成した。成膜後、スパッタリング法を用いAuをマスク蒸着することにより、保護膜上に上部電極を形成した。上部電極の面積は5.6x10-5cm2とした。

【0120】
上記のように作製した試料を用いて保護膜の電流電圧特性を測定した。その結果を図21に示す。図21は、縦軸が電流密度(A/cm2)、横軸が電界強度(MV/cm)を示す。酸化剤として第1の酸化剤(H2O)のみを用いた場合、絶対値で2MV/cm程度の低い電界強度に対しても保護膜中をリーク電流が流れることが確認できた。一方、酸化剤として第1の酸化剤(H2O)に加え第2の酸化剤(O3)を用いて形成された保護膜は、第2の酸化剤(O3)のみを用いた場合と同程度の高い電気的絶縁性が得られることを確認した。

【0121】
次いで、上記した保護膜の形成が水素化層直下の導電層に及ぼす影響について検討した。窒素を高濃度に含むために半絶縁性である面方位(100)のダイヤモンド基板上にマイクロ波CVD法により厚さ500nmのダイヤモンド膜をエピタキシャル成長させ、その表面を水素化(リモートプラズマ、600℃、20Torr)した基板上に、上記と同様に第1の酸化剤及び第2の酸化剤で保護膜を形成した。その後、4隅の保護膜をエッチング除去し、van der Pauw法を用いて電気伝導性を測定した。さらに、全面の保護膜をエッチング除去した後、再びvan der Pauw法を用いて電気伝導性を測定した。その結果を図22に示す。

【0122】
図22は、縦軸がシート抵抗(Ω/sq)、横軸がシート抵抗測定のタイミングを示す。本図から、第1の酸化剤(H2O)を用いて形成された保護膜が4.8nmの場合、第2の酸化剤(O3)を用いて保護膜を形成した後にシート抵抗が増大したことから導電層が消失したことが確認できた。また、保護膜を完全に除去してもシート抵抗に変化がないことから導電層が回復しなかったことが確認できた。このことから、第1の酸化剤(H2O)を用いて形成された保護膜が4.8nmの場合、第2の酸化剤(O3)を用いて保護膜を形成する際に、先に形成した保護膜のO3に対するブロック効果が低いためにC-H結合が少なからず破壊されていることが分かる。一方、第1の酸化剤(H2O)を用いて形成された保護膜が9.5nmの場合、第2の酸化剤(O3)を用いて保護膜を形成した後においてもシート抵抗は低いまま変化しないことが確認できた。このことから、第1の酸化剤(H2O)を用いて形成された保護膜が9.5nmの場合、第2の酸化剤(O3)を用いて保護膜を形成する際にO3に対してブロック効果がありC-H結合が破壊されないことが分かる。

【0123】
以上より、450℃にて第1の酸化剤(H2O)を用いてALD法により厚さ9.5nmの保護膜を形成し、さらに第2の酸化剤(O3)を用いて成膜することにより、ダイヤモンド基板表面の水素化層直下に誘起された導電層の導電性を確保しつつ電気的絶縁性が向上した保護膜を得ることができることが確認できた。

【0124】
また、上記のように形成された保護膜において、電流電圧特性を繰り返して測定した場合のリーク電流の変化を測定した。測定結果を図23に示す。図23は、それぞれ縦軸がゲート電流(A)、横軸がゲート電圧(V)を示す。図23Aは上部電極に対して負バイアス電圧を印加した場合、図23Bは正バイアス電圧を印加した場合の結果である。図23Aに示すように、電流電圧特性を繰り返して測定することにより、保護膜のリーク電流が減少することが確認できた。これは、成膜直後においては保護膜中にホールがトラップされておりFN(Fowler - Nordheim)トンネリング確率が増加したためであると考えられる(図24A)。また、電流電圧測定により注入された電子がトラップされたホールを中和することにより電気的絶縁性が回復した(図24B)ためであると考えられる。

【0125】
特にリーク電流の多い保護膜、すなわち酸化剤として第1の酸化剤(H2O)のみを用いて形成された保護膜において、リーク電流の減少量が顕著であった。さらに図23Bに示すように、ゲート電極の極性によらず、リーク電流が減少することが確認できた。このように電流電圧測定による電気的絶縁性の回復が正負両極性で確認できたことにより、ホールは保護膜全体でトラップされていると考えられる。

【0126】
このような電流注入は素子が実際に動作している最中にも大なり小なり生じており、第1の酸化剤(H2O)のみを用いて形成された保護膜においては膜中の帯電状態が変化し、その結果動作特性が経時的に変化するので問題である。これに対して第1の酸化剤(H2O)と第2の酸化剤(O3)を用いて成膜した場合においては、電流注入が少ないのに加え電流注入があったとしても膜中の帯電状態の変化が少ないので、電力素子が長期的に安定して動作する。

【0127】
(第5実施例)
次に、ダイヤモンド基板上に形成された保護膜の赤外吸収スペクトルを測定した。保護膜は、ALD法を用いてTMAと酸化剤としてH2Oを用い、成膜温度100℃と、450℃とにおいてそれぞれAl2O3を黒色多結晶ダイヤモンド基板上に堆積させて形成した。また酸化剤としてO3を用い、成膜温度100℃において形成した保護膜を比較のため作製した。前記保護膜の厚さは、いずれも約33nmである。測定結果を図25に示す。図25は、縦軸が吸光度、横軸が波数(cm-1)を示している。

【0128】
なお、異なるスペクトルが重なり合うのを避けるために、同吸光度には適宜定数が加えてあるのでその絶対値に物理的な意味は無く、波数の変化に伴う吸光度の相対変化のみが物理的に有意である。波数700cm-1付近のピークがAl-O結合の伸縮振動に対応している。酸化剤としてH2Oを用い450℃において形成した保護膜の方が、100℃で形成した場合と比較して上記Al-O振動スペクトルの幅が狭いことが本図から分かる。先に述べたように、H2Oを酸化剤とした場合、成膜温度450℃で成膜された保護膜は、成膜温度100℃で成膜された保護膜に比べ耐熱性に優れている(図19)。このことから、加熱されたときの酸素などのブロック効果が優れている理由として、微視的に均質な化学結合が形成される結果緻密になり、外部から侵入してくる酸素に対する素子能力に優れていることが推定される。なお、酸化剤としてO3を用い100℃において形成した保護膜においても上記したピークの幅が狭いが、同膜も耐熱性に優れていることを別途確認している。このことからも、上記したピークの幅が耐熱性の良い指標となっていることが分る。

【0129】
(第6実施例)
次に、C-H結合と吸熱反応をする第1の酸化剤を用いて保護膜を形成し、次いで、上記保護膜をC-H結合と発熱反応をする反応種の雰囲気中において熱処理をすることにより、保護膜の電気的絶縁性が向上することを確認した。

【0130】
面方位(100)を有する比抵抗1-3 Ω・cmのp型Si基板上にTMAと酸化剤であるH2Oを交互に供給しながら450℃においてALD法により、Al2O3で厚さ9nmと33nmの保護膜をそれぞれ形成した。形成した保護膜に対し、C-H結合と発熱反応をする反応種であるO3の雰囲気中において450℃の温度条件で熱処理を行った。熱処理後、スパッタリング法を用いAuをマスク蒸着することにより、保護膜上に上部電極を形成した。上部電極の面積は5.6x10-5cm2とした。

【0131】
上記のように作製した試料を用いて保護膜の電流電圧特性を測定した。その結果を図26に示す。図26は、縦軸が電流密度(A/cm2)、横軸が電界強度(MV/cm)を示す。図26Aは厚さ9nmの保護膜の測定結果、図26Bは厚さ33nmの保護膜の測定結果である。本図から、厚さ9nmと33nmのいずれの場合も、O3雰囲気中において1分以上の熱処理を行うことにより、リーク電流が大幅に減少し、電気的絶縁性が向上することが確認できた。

【0132】
次いで窒素を高濃度に含むために半絶縁性である面方位(100)のダイヤモンド基板上にマイクロ波CVD法により厚さ500nmのダイヤモンド膜をエピタキシャル成長させ、その表面を水素化(リモートプラズマ、600℃、20Torr)した基板上に、上記と同様にTMAと酸化剤であるH2Oを交互に供給しながら450℃においてALD法により、Al2O3から成る厚さ9nmと33nmの保護膜をそれぞれ形成した。形成した保護膜に対し、C-H結合と発熱反応をする反応種であるO3の雰囲気中において450℃の温度条件で熱処理を行った。その後、4隅の保護膜をエッチング除去し、van der Pauw法を用いて電気伝導性を測定した(後述する図27中、「After deposition」)。さらに、全面の保護膜をエッチング除去した後、再びvan der Pauw法を用いて電気伝導性を測定した(後述する図27中、「After etching」)。その結果を図27に示す。図27は、縦軸がシート抵抗(Ω/sq)、横軸がシート抵抗測定のタイミングを示す。図中、1分、5分、30分の表記は、O3の雰囲気中での熱処理時間、「sample1」、「sample2」は同一条件で作成した異なる試料を測定した結果を示す。

【0133】
本図から、Al2O3膜の厚さが33nmの場合においては、O3の雰囲気中での熱処理時間が1~30のいずれにおいてもシート抵抗が変化しないことが確認できた。一方、Al2O3膜の厚さが9nmの場合においては、O3の雰囲気中での熱処理時間が5分以上になるとダイヤモンド基板表面のシート抵抗が検出限界(5MΩ)以上となることが確認できた。

【0134】
以上より、C-H結合と吸熱反応をする第1の酸化剤を用いて保護膜を形成し、次いで、上記保護膜をC-H結合と発熱反応をする反応種の雰囲気中において熱処理をすることにより、ダイヤモンド基板表面の水素化層直下に誘起された導電層の導電性を確保しつつ電気的絶縁性が向上した保護膜を得ることができることが確認できた。

【0135】
本実施例の場合、熱処理をC-H結合と発熱反応をする反応種の雰囲気中において行う場合について説明したが、本発明はこれに限らず、C-H結合と吸熱反応をする反応気体、大気、非酸化性気体、不活性気体のいずれかの雰囲気中、もしくはこれら気体を少なくとも一部として含む雰囲気中で熱処理してもよい。ただし、雰囲気により得られる効果に差が生ずるので、熱処理雰囲気を必要に応じ適宜選択すればよい。
【符号の説明】
【0136】
1 :ダイヤモンド基板
7 :水素化層
12A :ゲート絶縁膜(保護膜)
50A :電力素子
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9
【図11】
10
【図12】
11
【図13】
12
【図14】
13
【図15】
14
【図16】
15
【図17】
16
【図18】
17
【図19】
18
【図20】
19
【図21】
20
【図22】
21
【図23】
22
【図24】
23
【図25】
24
【図26】
25
【図27】
26