TOP > 国内特許検索 > 電界効果トランジスタ > 明細書

明細書 :電界効果トランジスタ

発行国 日本国特許庁(JP)
公報種別 公開特許公報(A)
公開番号 特開2016-213280 (P2016-213280A)
公開日 平成28年12月15日(2016.12.15)
発明の名称または考案の名称 電界効果トランジスタ
国際特許分類 H01L  21/8246      (2006.01)
H01L  27/105       (2006.01)
H01L  21/336       (2006.01)
H01L  29/788       (2006.01)
H01L  29/792       (2006.01)
H01L  29/24        (2006.01)
H01L  27/28        (2006.01)
H01L  51/05        (2006.01)
H01L  29/786       (2006.01)
FI H01L 27/10 444B
H01L 29/78 371
H01L 29/24
H01L 27/10 449
H01L 29/78 618B
H01L 29/78 617T
請求項の数または発明の数 4
出願形態 OL
全頁数 6
出願番号 特願2015-093772 (P2015-093772)
出願日 平成27年5月1日(2015.5.1)
新規性喪失の例外の表示 特許法第30条第2項適用申請有り 刊行物名:平成26年度 応用物理学会 北陸・信越支部 学術講演会 講演予稿集 発表演題:7-A-7 強誘電性ポリマーVDF/TrFEを用いたMoS▲2▼-FET構造の作製(第20ページ) 発行日 :平成26年11月7日 発行所 :信州大学工学部内 平成26年度 応用物理学会 北陸・信越支部 学術講演プログラム編集委員会
発明者または考案者 【氏名】川江 健
【氏名】広瀬 宗一郎
【氏名】小林 拓平
【氏名】中嶋 宇史
出願人 【識別番号】504160781
【氏名又は名称】国立大学法人金沢大学
個別代理人の代理人 【識別番号】100114074、【弁理士】、【氏名又は名称】大谷 嘉一
審査請求 未請求
テーマコード 5F083
5F101
5F110
Fターム 5F083FR05
5F083GA30
5F083JA38
5F083JA60
5F083PR23
5F101BA62
5F101BB02
5F101BD12
5F101BE07
5F110AA01
5F110CC07
5F110FF01
5F110FF27
5F110FF36
5F110GG04
5F110GG22
5F110GG28
5F110GG29
要約 【課題】優れたキャリア制御特性を有する電界効果トランジスタの提供をする。
【解決手段】トランジスタ10は、シリコン等の基板11の上にPtの電極12を形成し、その上に75/25mol%のVDF/TrFE(フッ化ビニリデン-三フッ化エチレン共重合体)をスピンコート法により塗布後に120℃にて乾燥させ、膜厚150nmの強誘電体13の薄膜を形成する。二次元物質14としてMoS(二硫化モリブデン)を薄片化し、これをテープを用いて強誘電体13の上に転写する。その後にフォトリソグラフィにより部分的にAuからなるドレイン電極15とソース電極16を形成する。
【選択図】図1
特許請求の範囲 【請求項1】
二次元物質からなるチャネルに、強誘電体からなるゲートを組み合せたことを特徴とする電界効果トランジスタ。
【請求項2】
前記二次元物質はカルコゲン化合物半導体であることを特徴とする請求項1記載の電界効果トランジスタ。
【請求項3】
前記強誘電体は有機系の薄膜又は無機系の薄膜であることを特徴とする請求項1又は2記載の電界効果トランジスタ。
【請求項4】
基板の上に電極を介してゲートとなる強誘電体薄膜を積層し、
前記強誘電体薄膜の上に二次元物質薄膜をチャネルとして積層し、
前記二次元物質薄膜にドレイン及びソース電極を形成したことを特徴とする電界効果トランジスタ。
発明の詳細な説明 【技術分野】
【0001】
本発明は電界効果トランジスタに関し、特に二次元物質と強誘電体との組み合せからなるトランジスタに係る。
【背景技術】
【0002】
二次元物質は層状構造を有し、薄膜化が容易なことから半導体素子として検討がなされている。
例えば、非特許文献1にMoS(二硫化モリブデン)をチャネルとしたFET構造が開示されている。
【先行技術文献】
【0003】

【非特許文献1】S.Das, H.Y.Chen, A.V.Penumatcha and J.Apenzeller : Nano Lett.13(2013)100.
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明は、優れたキャリア制御特性を有する電界効果トランジスタの提供を目的とする。
【課題を解決するための手段】
【0005】
本発明に係る電界効果トランジスタは、二次元物質からなるチャネルに、強誘電体からなるゲートを組み合せたことを特徴とする。
ここで二次元物質とは、いわゆる層状構造からなる物質をいい、層を形成する面内方向(二次元方向)は共有結合等の強い結合構造であり、層間はファンデルワールス力等の相対的に弱い結合からなる物質をいう。
【0006】
本発明において二次元物質は、キャリアが移動するチャネルとなるものであり、カルコゲン化合物半導体が好ましい。
カルコゲン化合物半導体は、Mo,Hf,W等の金属とカルコゲン元素(S,Se,Te)との化合物をいう。
例えば、MoS(二硫化モリブデン)が例として挙げられる。
本発明において強誘電体とは、外部に電場がなくても電気双極子が整列しており、且つ、双極子の方向が電場によって変化できる物質をいう。
有機系の薄膜からなる強誘電体には、フッ化ビニリデン(VDF)等のフッ素系の有機薄膜が例として挙げられ、特にフッ化ビニリデンと三フッ化エチレン(TrFE)との共重合体薄膜が好ましい。
また、無機系のものとしては、BiFeO,Pb(Zr,Ti)O,BaTiO等が例として挙げられる。
【0007】
二次元物質をチャネルとし、この内部キャリアを制御するための強誘電体からなるゲートを接合する方法としては、基板の上に電極を介してゲートとなる強誘電体薄膜を積層し、前記強誘電体薄膜の上に二次元物質薄膜をチャネルとして積層し、前記二次元物質薄膜にドレイン及びソース電極を形成する例が挙げられる。
【発明の効果】
【0008】
本発明に係る電界効果トランジスタは、層状構造からなる二次元物質の薄膜をキャリア移動のチャネルとし、ゲートに強誘電体を用いたことによりゲート電圧に対するドレイン電流に強誘電性ヒステリシスが発現し、キャリア制御が可能になる。
また、ゲートにSiOを用いた場合に比較し、実効移動度や高密度キャリア変調等の半導体特性が向上する。
【図面の簡単な説明】
【0009】
【図1】本発明に係る電界効果トランジスタの構造例を示す。
【図2】本発明に係る電界効果トランジスタの製作例を示す。
【図3】MoS層の厚み及びVDF/TrFEの表面ラフネスの測定結果を示す。
【図4】MFMキャパシタにおけるP-V特性の測定結果を示す。
【図5】ゲート電圧に対するドレイン電流変化の測定結果を示す。
【図6】実効移動度の測定結果を示す。
【図7】本発明に係るVDF/TrFEゲート型FETとSiOゲート型FETとの比較を示す。
【図8】VDF/TrFEゲートの分極量の変化とドレイン電流変化の測定結果を示す。
【発明を実施するための形態】
【0010】
本発明に係る電界効果トランジスタの例を以下、二次元物質にMoS(二硫化モリブデン)を用い、強誘電体にVDF/TrFE(75/25mol%),[フッ化ビニリデンと三フッ化エチレンのコポリマー]を用いた例で説明するが、本発明はこの組み合せに限定されない。

【0011】
図1に本発明に係る電界効果型のトランジスタ10の断面図を示し、図2にその製作プロセスの例を示す。
トランジスタ10は、シリコン等の基板11の上にPtの電極12を形成し、その上に75/25mol%のVDF/TrFE(フッ化ビニリデン-三フッ化エチレン共重合体)をスピンコート法により塗布後に120℃にて乾燥させ、膜厚150nmの強誘電体13の薄膜を形成した。
二次元物質14としてMoS(二硫化モリブデン)を薄片化し、これをテープを用いて図2(b)に示すように強誘電体13の上に転写した。
その後に図2(c)に示すように、フォトリソグラフィにより部分的にAuからなるドレイン(Drain)電極15とソース(Source)電極16を形成した。
これにより得られたサンプルは、図3に示すようにMoS層の厚み6.9nm,VDF/TrFEの表面ラフネスRq(RMS)=4.2nmであった。
表面観察には、AFM(原子間力顕微鏡)を用いた。
また、MoS層のチャネル長さはL=5.34μm,チャネル幅は3μmであった。
以下、上記サンプルをVDF/TrFEゲート型と称する。
なお、比較評価のためにVDF/TrFE膜の替わりに熱酸化法により膜厚260nmのSiO膜を形成し、その上に上記と同様にMoS層を形成したものを製作した。
SiOゲート型は、MoS層の厚み3.67nm,MoSの表面ラフネスは、0.55nm,チャネル長さ9.8μm,チャネル幅7.4μmであった。

【0012】
MoSとVDF/TrFEとのMFMキャパシタ構造のP-V特性測定結果を図4に示す。
分極量は、Pr=9μC/cm,抗電圧は約14Vであった。
次に、製作したVDF/TrFEゲート型のコンデンサのIds-Vgs特性を図5に示す。
測定には、pAmeter YHP4140B,半導体パラメーターアナライザーHP4156を用いた。
ゲート電圧を-30Vから+30Vへ掃引していくと、12V付近でドレイン電流が大きく立ち上がり、on状態を示した。
その後に+30Vから-30Vへ掃引していくと、ドレイン電流はマイナス側に大きくシフトし、-5V付近でoff状態になった。
これにより、反時計回りの強誘電性ヒステリシスが確認でき、MoS内部のキャリア制御が可能であった。

【0013】
次に、実効移動度を測定.算出した結果を図6に示すように、実効移動度は138cm/Vsであった。
比較のために製作したSiOゲート型は、4.8cm/Vsであったことから、VDF/TrFEゲート型はSiOゲート型に比べ、約28倍であったことになる。
また、ゲート電圧に対するドレイン電流の変化を比較したグラフを図7に示す。
これにより、VDF/TrFEゲート型は、SiOゲート型に比べ、ドレイン電流が約1100倍の値を示したことになる。

【0014】
次に、VDF/TrFEゲート型の最大印加電圧に対するドレイン電流の変化を測定したグラフを図8に示す。
この結果、残留分極によって誘起されたキャリアにより、MoSの抵抗値が変化することも確認できた。
【符号の説明】
【0015】
10 トランジスタ
11 基板
12 電極
13 強誘電体
14 二次元物質
15 ドレイン
16 ソース
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7