TOP > 国内特許検索 > 力率改善コンバータ > 明細書

明細書 :力率改善コンバータ

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第5585580号 (P5585580)
登録日 平成26年8月1日(2014.8.1)
発行日 平成26年9月10日(2014.9.10)
発明の名称または考案の名称 力率改善コンバータ
国際特許分類 H02M   7/12        (2006.01)
FI H02M 7/12 Q
H02M 7/12 W
請求項の数または発明の数 5
全頁数 27
出願番号 特願2011-518327 (P2011-518327)
出願日 平成22年2月24日(2010.2.24)
国際出願番号 PCT/JP2010/052886
国際公開番号 WO2010/143453
国際公開日 平成22年12月16日(2010.12.16)
優先権出願番号 2009139195
優先日 平成21年6月10日(2009.6.10)
優先権主張国 日本国(JP)
審査請求日 平成24年11月9日(2012.11.9)
特許権者または実用新案権者 【識別番号】304028726
【氏名又は名称】国立大学法人 大分大学
発明者または考案者 【氏名】西嶋 仁浩
個別代理人の代理人 【識別番号】100080089、【弁理士】、【氏名又は名称】牛木 護
審査官 【審査官】服部 俊樹
参考文献・文献 特開平08-126303(JP,A)
特開2007-195282(JP,A)
特開2009-027887(JP,A)
調査した分野 H02M 7/12
特許請求の範囲 【請求項1】
入力電源からの交流電圧若しくは整流した電圧が入力され、並列に接続される第1のコンバータ部および第2のコンバータ部と、
前記第1のコンバータ部の出力端間に接続する第1のコンデンサと、
前記第2のコンバータ部の出力端間に接続する第2のコンデンサと、を備え、
前記入力電源の正常時には、前記第1および第2のコンバータ部を並列の力率改善コンバータとして動作させ、前記入力電源からのエネルギーを前記第1および第2のコンデンサに送り出して、当該第1および第2のコンデンサから負荷に安定化した出力電圧を供給する一方で、
前記入力電源の電圧低下時には、前記第2のコンバータ部を動作させ、前記第1のコンデンサからのエネルギーを前記第2のコンデンサに送り出して、当該第2のコンデンサから前記負荷に安定化した出力電圧を供給する構成とし
前記第1のコンバータ部は、その入力端間に第1のインダクタと第1のスイッチング素子との直列回路を接続し、前記第1のスイッチング素子と第1の整流素子との直列回路を、前記第1のコンデンサの両端間に接続して構成され、
前記第2のコンバータ部は、その入力端間に第2のインダクタと第2のスイッチング素子との直列回路を接続し、前記第2のスイッチング素子と第2の整流素子との直列回路を、前記第2のコンデンサの両端間に接続して構成されると共に、
前記第1の整流素子に第1の開閉体が並列に接続され、この第1の開閉体は第3のスイッチング素子で構成され、
前記入力電源の正常時には、前記第3のスイッチング素子をオフにし、前記第1及び第2のスイッチング素子をスイッチング動作させる一方で、
前記入力電源の電圧低下時には、前記第3のスイッチング素子をオンにし、前記第2のスイッチング素子をスイッチング動作させると共に、前記第1および第2のインダクタに蓄えられたエネルギーが完全に放電するように、前記第2のスイッチング素子がオンする前に、前記第1のスイッチング素子を一時的にオンにし、且つ前記第3のスイッチング素子を一時的にオフにする構成としたことを特徴とする力率改善コンバータ。
【請求項2】
前記入力電源の電圧低下時には、前記第1のスイッチング素子がオンする前に、当該第1のスイッチング素子の両端間に蓄えられたエネルギーが完全に放電するように、前記第1及び第3のスイッチング素子を両方オフにする構成としたことを特徴とする請求項記載の力率改善コンバータ。
【請求項3】
入力電源からの交流電圧若しくは整流した電圧が入力され、並列に接続される第1のコンバータ部および第2のコンバータ部と、
前記第1のコンバータ部の出力端間に接続する第1のコンデンサと、
前記第2のコンバータ部の出力端間に接続する第2のコンデンサと、を備え、
前記入力電源の正常時には、前記第1および第2のコンバータ部を並列の力率改善コンバータとして動作させ、前記入力電源からのエネルギーを前記第1および第2のコンデンサに送り出して、当該第1および第2のコンデンサから負荷に安定化した出力電圧を供給する一方で、
前記入力電源の電圧低下時には、前記第2のコンバータ部を動作させ、前記第1のコンデンサからのエネルギーを前記第2のコンデンサに送り出して、当該第2のコンデンサから前記負荷に安定化した出力電圧を供給する構成とし、
前記第1のコンバータ部は、その入力端間に第1のインダクタと第1のスイッチング素子との直列回路を接続し、前記第1のスイッチング素子と第3のスイッチング素子との直列回路を、前記第1のコンデンサの両端間に接続して構成され、
前記第2のコンバータ部は、その入力端間に第2のインダクタと第2のスイッチング素子との直列回路を接続し、前記第2のスイッチング素子と第4のスイッチング素子との直列回路を、前記第2のコンデンサの両端間に接続して構成されると共に、
前記入力電源の正常時には、前記第1及び第2のスイッチング素子をスイッチング動作させる一方で、
前記入力電源の電圧低下時には、前記第2及び第3のスイッチング素子をオンにし、前記第1及び第4のスイッチング素子をオフにして、前記第1のコンデンサから前記第1及び第2のインダクタにエネルギーを蓄積する期間と、
前記第3のスイッチング素子をオンにし、前記第1,第2及び第4のスイッチング素子をオフにして、前記第4のスイッチング素子の両端間に蓄えられたエネルギーを完全に放出させる期間と、
前記第3及び第4のスイッチング素子をオンにし、前記第1及び第2のスイッチング素子をオフにして、前記第1及び第2のインダクタと前記第1のコンデンサに蓄えられているエネルギーを前記第2のコンデンサに放出させる期間と、
前記第4のスイッチング素子をオンにし、前記第1,第2及び第3のスイッチング素子をオフにして、前記第1のスイッチング素子の両端間に蓄えられたエネルギーを完全に放出させる期間と、
前記第1及び第4のスイッチング素子をオンにし、前記第2及び第3のスイッチング素子をオフにして、前記第1及び第2のインダクタに蓄えられているエネルギーを前記第2のコンデンサに放出させる期間と、
前記第1のスイッチング素子をオンにし、前記第2,第3及び第4のスイッチング素子をオフにして、前記第2のスイッチング素子の両端間に蓄えられたエネルギーを完全に放出させる期間と、
前記第1及び第2のスイッチング素子をオンにし、前記第3及び第4のスイッチング素子をオフにする期間と、
前記第2のスイッチング素子をオンにし、前記第1,第3及び第4のスイッチング素子をオフにして、前記第3のスイッチング素子の両端間に蓄えられたエネルギーを完全に放出させる期間と、を順に行なわせる構成としたことを特徴とする力率改善コンバータ。
【請求項4】
第2の開閉体を介して前記第1のコンバータ部の出力端間を前記第2のコンバータ部の出力端間に接続し、
前記入力電源の正常時には、前記第2の開閉体をオンにする一方で、
前記入力電源の電圧低下時には、前記第2の開閉体をオフにする構成としたことを特徴とする請求項1または3記載の力率改善コンバータ。
【請求項5】
前記入力電源が正常の状態に復帰すると、前記第1および第2のコンバータ部を再び動作させ、前記第1のコンバータ部を通して前記第1のコンデンサを充電すると共に、前記第2のコンバータを通して前記第2のコンデンサから前記負荷に前記出力電圧を供給する構成としたことを特徴とする請求項1または3記載の力率改善コンバータ。
発明の詳細な説明 【技術分野】
【0001】
本発明は、力率改善(PFC)コンバータに関し、停電時や瞬停時においても出力電圧を安定化することのできるPFCコンバータに関する。
【背景技術】
【0002】
交流入力ラインの高調波抑制のために、例えば特許文献1に開示されるような力率改善(PFC)コンバータが用いられている。このPFCコンバータは、入力電流の波形や位相を入力電圧波形と相似させ力率を改善する回路である。図25に代表的な昇圧型のPFCコンバータを示す。また、2個のPFCコンバータ部(PFC1とPFC2)を並列接続したものを図26に示す。
【0003】
これらの各図において、Dbは入力電源としての商用電源Eからの交流入力電圧Viを全波整流するダイオードブリッジ、PFC1は整流器としてのダイオードブリッジDbの整流出力が印加される第1のコンバータ部であり、当該第1のコンバータ部PFC1は、ダイオードブリッジDbの出力端間に接続する第1のインダクタL1と第1のスイッチング素子S1との直列回路と、これらのインダクタL1及びスイッチング素子S1の接続点に、一端であるアノードを接続するダイオードとしての第1の整流素子D1とにより構成される。また、コンバータ部PFC1の出力端間であって、整流素子D1の他端(カソード)と、ダイオードブリッジDb及びスイッチング素子S1の接続点との間には、平滑コンデンサCoが接続され、この平滑コンデンサCoの両端間に直流出力電圧Voを生成する出力端子+V,-Vが接続される。
【0004】
以上が図25及び図26に共通の回路構成であるが、図26ではさらに、第1のコンバータ部PFC1と第2のコンバータ部PFC2が、ダイオードブリッジDbと平滑コンデンサCoとの間に並列に接続される。すなわちコンバータ部PFC2は、ダイオードブリッジDbの出力端間に接続する第2のインダクタL2と第2のスイッチング素子S2との直列回路と、これらのインダクタL2及びスイッチング素子S2の接続点に、一端であるアノードを接続するダイオードとしての第2の整流素子D2とにより構成され、当該コンバータ部PFC2の出力端間に平滑コンデンサCoが接続される。
【0005】
図26に示すように、並列接続するコンバータ部PFC1,PFC2…の数を増やすことで、PFCコンバータとしての電力容量を増やすことができる。また、コンバータ部PFC1,PFC2間の位相をずらして、それぞれのスイッチング素子S1,S2をスイッチング駆動させることで、入出力電流のリプルを低減することもできる。
【先行技術文献】
【0006】

【特許文献1】特開2008-278679号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
上述したPFCコンバータには、出力側に大容量の平滑コンデンサCoが取り付けられており、この平滑コンデンサCoにエネルギーを蓄積させておくことで、商用電源Eの停電や瞬停から出力側の電子機器を保護している。しかし、商用電源Eの停電や瞬停時に平滑コンデンサCoからエネルギーを放電すると、これに伴って平滑コンデンサCoの電圧、すなわちPFCコンバータの出力電圧Voが低下する。したがって、瞬停時や停電時に十分な出力保持時間を得るためには、PFCコンバータの出力に大容量の平滑コンデンサを取り付け、さらにPFCコンバータの後段に電圧を安定化させるための電源回路を付加せざるを得なかった。
【0008】
そこで本発明は上記問題点に鑑み、入力電源の停電や瞬停などが起きた際に、PFCコンバータ自体が出力電圧の低下を防ぐ機能を有することで、平滑コンデンサの小型化と、後段以降に接続される電源回路の簡略化,高効率化,低コスト化,小型軽量化などを実現し得るPFCコンバータを提供することを、その目的とする。
【課題を解決するための手段】
【0009】
本発明のPFCコンバータは、上記目的を達成するためになされたものであり、その特徴は次に示すとおりである。
【0010】
本発明では、入力電源からの交流電圧若しくは整流した電圧が入力され、並列に接続される第1のコンバータ部および第2のコンバータ部と、前記第1のコンバータ部の出力端間に接続する第1のコンデンサと、前記第2のコンバータ部の出力端間に接続する第2のコンデンサと、を備え、前記入力電源の正常時には、前記第1および第2のコンバータ部を動作させ、前記入力電源からのエネルギーを前記第1および第2のコンデンサに送り出して、当該第1および第2のコンデンサから負荷に安定化した出力電圧を供給する一方で、前記入力電源の電圧低下時には、前記第2のコンバータ部を動作させ、前記第1のコンデンサからのエネルギーを前記第2のコンデンサに送り出して、当該第2のコンデンサから前記負荷に安定化した出力電圧を供給する構成を有している。
【0011】
そして、このような構成において、前記第1のコンバータ部は、その入力端間に第1のインダクタと第1のスイッチング素子との直列回路を接続し、前記第1のスイッチング素子と第1の整流素子との直列回路を、前記第1のコンデンサの両端間に接続して構成され、前記第2のコンバータ部は、その入力端間に第2のインダクタと第2のスイッチング素子との直列回路を接続し、前記第2のスイッチング素子と第2の整流素子との直列回路を、前記第2のコンデンサの両端間に接続して構成されると共に、前記第1の整流素子に第1の開閉体が並列に接続され、この第1の開閉体は第3のスイッチング素子で構成され、前記入力電源の正常時には、前記第3のスイッチング素子をオフにし、前記第1及び第2のスイッチング素子をスイッチング動作させる一方で、前記入力電源の電圧低下時には、前記第3のスイッチング素子をオンにし、前記第2のスイッチング素子をスイッチング動作させると共に、前記第1および第2のインダクタに蓄えられたエネルギーが完全に放電するように、前記第2のスイッチング素子がオンする前に、前記第1のスイッチング素子を一時的にオンにし、且つ前記第3のスイッチング素子を一時的にオフにする構成を有している。
【0013】
さらに、前記入力電源の電圧低下時には、前記第1のスイッチング素子がオンする前に、当該第1のスイッチング素子の両端間に蓄えられたエネルギーが完全に放電するように、前記第1及び第3のスイッチング素子を両方オフにする構成を有してもよい。
【0014】
代わりに、前記第1のコンバータ部は、その入力端間に第1のインダクタと第1のスイッチング素子との直列回路を接続し、前記第1のスイッチング素子と第3のスイッチング素子との直列回路を、前記第1のコンデンサの両端間に接続して構成され、前記第2のコンバータ部は、その入力端間に第2のインダクタと第2のスイッチング素子との直列回路を接続し、前記第2のスイッチング素子と第4のスイッチング素子との直列回路を、前記第2のコンデンサの両端間に接続して構成されると共に、前記入力電源の正常時には、前記第1及び第2のスイッチング素子をスイッチング動作させる一方で、前記入力電源の電圧低下時には、前記第2及び第3のスイッチング素子をオンにし、前記第1及び第4のスイッチング素子をオフにして、前記第1のコンデンサから前記第1及び第2のインダクタにエネルギーを蓄積する期間と、前記第3のスイッチング素子をオンにし、前記第1,第2及び第4のスイッチング素子をオフにして、前記第4のスイッチング素子の両端間に蓄えられたエネルギーを完全に放出させる期間と、前記第3及び第4のスイッチング素子をオンにし、前記第1及び第2のスイッチング素子をオフにして、前記第1及び第2のインダクタと前記第1のコンデンサに蓄えられているエネルギーを前記第2のコンデンサに放出させる期間と、前記第4のスイッチング素子をオンにし、前記第1,第2及び第3のスイッチング素子をオフにして、前記第1のスイッチング素子の両端間に蓄えられたエネルギーを完全に放出させる期間と、前記第1及び第4のスイッチング素子をオンにし、前記第2及び第3のスイッチング素子をオフにして、前記第1及び第2のインダクタに蓄えられているエネルギーを前記第2のコンデンサに放出させる期間と、前記第1のスイッチング素子をオンにし、前記第2,第3及び第4のスイッチング素子をオフにして、前記第2のスイッチング素子の両端間に蓄えられたエネルギーを完全に放出させる期間と、前記第1及び第2のスイッチング素子をオンにし、前記第3及び第4のスイッチング素子をオフにする期間と、前記第2のスイッチング素子をオンにし、前記第1,第3及び第4のスイッチング素子をオフにして、前記第3のスイッチング素子の両端間に蓄えられたエネルギーを完全に放出させる期間と、を順に行なわせる構成としてもよい。
【0015】
また、第2の開閉体を介して前記第1のコンバータ部の出力端間を前記第2のコンバータ部の出力端間に接続し、前記入力電源の正常時には、前記第2の開閉体をオンにする一方で、前記入力電源の電圧低下時には、前記第2の開閉体をオフにする構成としてもよい。
【0016】
さらに、前記入力電源が正常の状態に復帰すると、前記第1および第2のコンバータ部を再び動作させ、前記第1のコンバータ部を通して前記第1のコンデンサを充電すると共に、前記第2のコンバータを通して前記第2のコンデンサから前記負荷に前記出力電圧を供給する構成としてもよい。
【発明の効果】
【0017】
本発明は上記の各手段により、次に示す効果を得ることが可能となる。
【0018】
上記構成では、入力電源の正常時において、並列接続された第1及び第2のコンバータ部の動作によって、入力電源からの入力電流を入力電圧の波形や位相に近付けて力率を改善しつつ、負荷に安定化した出力電圧を供給できる。その一方で、入力電源の電圧低下時には、第1のコンデンサを入力電源として、第2のコンバータ部を動作させることで、第2のコンデンサから負荷に安定化した出力電圧を供給できる。したがって、入力電源の停電や瞬停などが起きた際に、PFCコンバータ自体が出力電圧の低下を防ぐ機能を有することになり、平滑コンデンサの小型化と、電源回路の簡略化,高効率化,低コスト化,小型軽量化などを実現できる。
【0019】
また、入力電源の電圧低下時には、第1の開閉体をオンにして、第1のコンデンサから各インダクタに向けて電流が流れるようにし、第2のコンバータ部における第2のスイッチング素子をスイッチング動作させるだけで、第1及び第2のインダクタから第2のコンデンサにエネルギーを送り出して、安定化した出力電圧を負荷に供給することが可能になる。
【0020】
また、入力電源の電圧低下時に、第1及び第2のインダクタから第2のコンデンサに流れる電流を零まで減少させた状態で、第1のスイッチング素子や第2の整流素子をターンオフさせることができる。そのため、これらの第1のスイッチング素子や第2の整流素子のスイッチング損失やサージ電圧を抑制できる。
【0021】
また、入力電源の電圧低下時に、第1のスイッチング素子の端子間電圧を零まで減少させた状態で、当該第1のスイッチング素子をターンオンさせることができ、第1のスイッチング素子のスイッチング損失やサージ電圧を抑制できる。
【0022】
さらに、入力電源の電圧低下時に、第1~第4のスイッチング素子の何れかを単独でオンするように動作させることで、これらの第1~第4のスイッチング素子の端子間電圧を零まで減少させた状態で、当該第1~第4のスイッチング素子をターンオンさせることができ、第1~第4のスイッチング素子の全てに対してスイッチング損失やサージ電圧を抑制できる。
【0023】
加えて、入力電源の正常時には、第2の開閉体をオンにすることで、第1及び第2のコンバータ部を並列に接続した状態で、負荷に電力供給が行われる一方で、商用電源Eの電圧低下時には、第2の開閉体をオフにすることで、第2のコンデンサから第1の平滑コンデンサにエネルギーが戻るのを防いで、負荷に無駄なく電力を供給することが可能になる。
【0024】
しかも、入力電源が正常の状態に復帰した直後から、第1のコンデンサにエネルギーを蓄えながら、所望の出力電圧を負荷に供給することが可能になる。
【図面の簡単な説明】
【0025】
【図1】本発明の第1実施例を示すPFCコンバータの回路図である。
【図2】同上、停電時や瞬停時における等価回路を示す説明図である。
【図3】同上、停電時や瞬停時における等価回路を示す説明図である。
【図4】本発明の第2実施例を示すPFCコンバータの回路図である。
【図5】同上、各部の波形図である。
【図6】同上、停電時や瞬停時において、t0~t1の期間における等価回路を示す説明図である。
【図7】同上、停電時や瞬停時において、t1~t2の期間における等価回路を示す説明図である。
【図8】同上、停電時や瞬停時において、t2~t3の期間における等価回路を示す説明図である。
【図9】本発明の第3実施例におけるPFCコンバータの一動作状態を示す回路図である。
【図10】本発明の第4実施例を示すPFCコンバータの回路図である。
【図11】同上、各部の波形図である。
【図12】同上、停電時や瞬停時において、t0~t1の期間における等価回路を示す説明図である。
【図13】同上、停電時や瞬停時において、t1~t2の期間における等価回路を示す説明図である。
【図14】同上、停電時や瞬停時において、t2~t3の期間における等価回路を示す説明図である。
【図15】同上、停電時や瞬停時において、t3~t4の期間における等価回路を示す説明図である。
【図16】同上、停電時や瞬停時において、t4~t5の期間における等価回路を示す説明図である。
【図17】同上、停電時や瞬停時において、t4~t5の期間における等価回路を示す説明図である。
【図18】同上、停電時や瞬停時において、t5~t6の期間における等価回路を示す説明図である。
【図19】同上、停電時や瞬停時において、t6~t7の期間における等価回路を示す説明図である。
【図20】同上、停電時や瞬停時において、t7~t8の期間における等価回路を示す説明図である。
【図21】同上、停電時や瞬停時において、t8~t1の期間における等価回路を示す説明図である。
【図22】従来例におけるブリッジダイオードレスの2相式PFCコンバータを示す回路図である。
【図23】本発明の第5実施例を示すPFCコンバータの回路図である。
【図24】同上、停電時や瞬停時における動作状態を示す回路図である。
【図25】従来例におけるPFCコンバータの回路図である。
【図26】コンバータ部を並列接続した別の従来例を示すPFCコンバータの回路図である。
【発明を実施するための形態】
【0026】
以下、添付図面を参照しながら、本発明を実施するための最良の形態を詳細に説明する。なお、従来例と共通する部位には同一の符号を付し、重複する箇所の説明は極力省略する。
【実施例1】
【0027】
図1は、本発明におけるPFCコンバータの最良の一形態を示している。同図において、例えばMOS型FETからなる第1のスイッチング素子S1,第1のインダクタL1,および第1の整流素子D1からなる第1のコンバータ部PFC1と、例えばMOS型FETからなる第2のスイッチング素子S2,第2のインダクタL2,および第2の整流素子D2からなる第2のコンバータ部PFC2とを並列接続した2並列のPFCコンバータにおいて、ここでは第1のコンバータ部PFC1の出力端間に第1の平滑コンデンサCo1を接続し、第2のコンバータ部PFC2の出力端間に第2の平滑コンデンサCo2を接続し、第1の平滑コンデンサCo1の正側端子と第2の平滑コンデンサCo2の正側端子との間に整流素子Dsを接続し、さらには第1の整流素子D1と並列に第1の開閉体としてのスイッチSsを接続して構成され、通常時には2並列若しくは2相式のPFCコンバータとして、各コンバータ部PFC1,PFC2を動作させる一方で、商用電源Eの停電や瞬停時には、コンバータ部PFC1,PFC2を昇圧型コンバータとして動作させることにより、停電や瞬停時において、平滑コンデンサCo2の両端間に発生する出力電圧Vo2の低下を防ぐ構成を有している。また、出力端子+V,-Vは第2の平滑コンデンサCo2の両端間に接続され、この出力端子+V,-Vに接続した電源回路から各種電子機器に、所望の電力を供給できるようになっている。これらの電源回路及び各種電子機器は、何れも図示しないが、PFCコンバータの負荷に相当する。
【実施例1】
【0028】
なお別な例として、例えば出力端子+V,-Vからの出力電圧にほぼ一致した電圧で動作し、且つ絶縁が不要な電子機器であれば、その電子機器を負荷として、出力端子+V,-Vに直接接続してもよい。
【実施例1】
【0029】
図1には示していないが、ここにはスイッチング素子S1,S2をスイッチングさせるための制御回路が設けられる。この制御回路は、第1の平滑コンデンサCo1の両端間に発生する第1の出力電圧Vo1に比例した第1の検出電圧を監視して、この第1の検出電圧と第1の基準電圧との差異に応じたパルス幅を有する第1のパルス駆動信号を生成し、当該第1のパルス駆動信号を第1のスイッチング素子S1の制御端子(ゲート)に供給する第1のPWM(パルス幅変調)制御部と、第2の平滑コンデンサCo2の両端間に発生する第2の出力電圧Vo2に比例した第2の検出電圧を監視して、この第2の検出電圧と第2の基準電圧との差異に応じたパルス幅を有する第2のパルス駆動信号を生成し、当該第2のパルス駆動信号を第2のスイッチング素子S2の制御端子(ゲート)に供給する第2のPWM制御部と、を各々備えている。
【実施例1】
【0030】
第1のPWM制御部は、第1の出力電圧Vo1と第1のコンバータ部PFC1に印加される入力電圧との乗算で得た波形や位相が、第1のコンバータ部PFC1に供給される入力電流の波形や位相と相似するように、前記第1のパルス駆動信号のパルス幅を決定して、第1のスイッチング素子S1をスイッチング制御する。同様に、第2のPWM制御部は、第1の出力電圧Vo2と第2のコンバータ部PFC2に印加される入力電圧との乗算で得た波形や位相が、第2のコンバータ部PFC2に供給される入力電流の波形や位相と相似するように、前記第2のパルス駆動信号のパルス幅を決定して、第2のスイッチング素子S2をスイッチング制御する。このような各PWM制御部のスイッチング制御によって、商用電源Eから各コンバータ部PFC1,PFC2への入力電流の波形や位相を、略正弦波状の入力電圧Viに近づけて高調波歪を低減し、力率を改善するように構成している。
【実施例1】
【0031】
さらに本実施例の制御回路は、商用電源Eからの入力電圧Viを監視して、各スイッチング素子S1,S2や、スイッチSsの動作を制御する監視制御部を備えている。すなわち監視制御部は、PFCコンバータに入力電圧Viが正しく印加されているか否かを判断し、その判断結果に応じて各スイッチング素子S1,S2や、スイッチSsの動作を制御する機能を有している。
【実施例1】
【0032】
次に、図1に示す本発明のPFCコンバータにおいて、その動作を図2及び図3に基づき説明する。
【実施例1】
【0033】
商用電源Eが停電や瞬停などを起こしておらず、商用電源Eからの交流入力ライン間に所定の入力電圧Viが発生している時には、前記監視制御部がスイッチSsをオフにする。この際、PFCコンバータは、従来の図26に示したような2並列の昇圧型PFCコンバータ(コンバータ部PFC1,PFC2)と同様に動作し、第1および第2のPWM制御部が上述のように対応するスイッチング素子S1,S2をスイッチング制御することで、第1のインダクタ電流L1や第2のインダクタL2に流れる電流を、電流連続モードまたは電流不連続モード、若しくは境界モードで動作させ、入力電流の波形や位相を入力電圧波形と相似させることにより、力率を改善する。これらの具体的な動作については、当業者には自明であるので省略する。
【実施例1】
【0034】
一方、前記交流入力ライン間の入力電圧Viが所定値よりも低下し、商用電源Eが停電や瞬停を起こしたと監視制御部が判断した場合は、当該監視制御部がスイッチSsをオン,スイッチング素子S1をオフに固定し、スイッチング素子S2を第2のPWM制御部による制御に従ってオン・オフ制御させる。これにより、本発明のPFCコンバータは、平滑コンデンサCo1の電圧Vo1を入力電源とし、平滑コンデンサCo2の電圧Vo2を出力電圧とした昇圧型コンバータとして機能する。
【実施例1】
【0035】
まず、スイッチング素子S2がオンの期間では、図2に示すように、スイッチング素子S2と共にスイッチSsがオンしている関係で、平滑コンデンサCo1とインダクタL1,L2が連結した閉回路が形成され、矢印Fに示す電流の流れによって、平滑コンデンサCo1から各インダクタL1,L2にエネルギーが蓄積される。このとき、整流素子D2はオフ状態となっており、平滑コンデンサCo2の両端間に発生する電圧が、出力電圧Vo2として出力端子+V,-Vに発生する。
【実施例1】
【0036】
やがて、スイッチング素子S2がオフになると、今度図3に示すように、スイッチ素子Ssと整流素子D2とにより、平滑コンデンサCo1,Co2とインダクタL1,L2が連結した閉回路が形成され、矢印Fに示す電流の流れによって、それまでインダクタL1,L2に蓄えられていたエネルギーが平滑コンデンサCo2へ放出される。そのため、平滑コンデンサCo2の両端間には、平滑コンデンサCo1の電圧Vo1よりも高い出力電圧Vo2が発生する。その後は、スイッチング素子S2が再びオンする期間に戻り、上述した動作が繰り返される。
【実施例1】
【0037】
ここで、スイッチング素子S2のスイッチング周期Tに対するオン時間Tonの割合を時比率D(=Ton/T)とすると、本発明におけるPFCコンバータとしての出力電圧Vo2は、既存の昇圧型コンバータと同様に、Vo2=Vo1/(1-D)として得られる。したがって、停電や瞬停によって、入力電源Eの電圧Vo1、すなわち平滑コンデンサCo1の電圧が下がったとしても、出力電圧Vo2の監視結果に基づいて、スイッチング制御されるスイッチング素子S2の時比率Dを可変制御することで、出力電圧Vo2を一定値に保つことができる。この様に、停電時や瞬停時などにおいても、PFCコンバータの出力電圧Vo2が安定化されることにより、後段に接続される電源回路の設計は容易となる。
【実施例1】
【0038】
また、商用電源Eが停電や瞬停などから正常の状態に復帰し、交流入力ライン間に所定の入力電圧Viが再び発生するようになると、前記監視制御部はスイッチSsをオフにし、コンバータ部PFC1のスイッチング素子S1とコンバータ部PFC2のスイッチング素子S1を再びスイッチング動作させる。この際、PFCコンバータは、2並列の昇圧型PFCコンバータ(コンバータ部PFC1,PFC2)と同様に動作し、商用電源Eから各コンバータ部PFC1,PFC2への入力電流の波形や位相を略正弦波状の入力電圧Viに近づけて、入力電流の高調波歪を低減し、力率を改善する。
【実施例1】
【0039】
但し、商用電源Eの復帰直後は、平滑コンデンサCo1の出力電圧Vo1が停電や瞬停などにより低下しているので、出力電圧Vo1が所望の電圧に達するまで整流素子Dsをオフにして、コンバータ部PFC1を通して平滑コンデンサCo1を充電する。したがってこの充電期間は、コンバータ部PFC2を通して平滑コンデンサCo2から負荷に出力電圧Vo2が供給され、商用電源Eの復帰直後から平滑コンデンサCo1にエネルギーを蓄えながら、所望の出力電圧Vo2を負荷に供給できる。そして、出力電圧Vo2よりも出力電圧Vo1が高くなれば、整流素子Dsはオン状態となり、平滑コンデンサCo1から整流素子Dsを通ってエネルギーが平滑コンデンサCo2に移動し、平滑コンデンサCo2の両端間に発生する出力電圧Vo2が負荷に供給される。
【実施例1】
【0040】
以上のように、本実施例では、入力電源たる商用電源Eからの整流した電圧が例えばダイオードブリッジDbを介して入力され、並列に接続されるコンバータ部PFC1,PFC2と、コンバータ部PFC1の出力端間に接続する第1のコンデンサとしての平滑コンデンサCo1と、コンバータ部PFC2の出力端間に接続する第2のコンデンサとしての平滑コンデンサCo2とを備えており、商用電源Eの正常時には、前記第1および第2のコンバータ部PFC1,PFC2を共に動作させ、商用電源Eからのエネルギーをコンバータ部PFC1,PFC2から各平滑コンデンサCo1,Co2に送り出して、これらの平滑コンデンサCo1,Co2から負荷に安定化した出力電圧Vo1,Vo2を供給する一方で、停電や瞬停などによる商用電源Eの電圧低下時には、コンバータ部PFC2だけをスイッチングし、平滑コンデンサCo1からのエネルギーをコンバータ部PFC1,PFC2から平滑コンデンサCo2に送り出して、この平滑コンデンサCo2から負荷に安定化した出力電圧Vo2を供給する構成を有している。
【実施例1】
【0041】
このようにすると、商用電源Eの正常時において、並列接続された各コンバータ部PFC1,PFC2の動作によって、商用電源Eからの入力電流を入力電圧の波形や位相に近付けて力率を改善しつつ、負荷に安定化した出力電圧Vo1,Vo2を供給できる。その一方で、商用電源Eの電圧低下時には、平滑コンデンサCo1を入力電源として、コンバータ部PFC2を動作させることで、平滑コンデンサCo2から負荷に安定化した出力電圧Vo2を供給できる。したがって、商用電源Eの停電や瞬停などが起きた際に、PFCコンバータ自体が出力電圧Vo2の低下を防ぐ機能を有することになり、PFCコンバータに取付けられる平滑コンデンサの小型化と、電源回路の簡略化,高効率化,低コスト化,小型軽量化などを実現できる。
【実施例1】
【0042】
以上のように、本実施例のコンバータ部PFC1は、その入力端間に第1のインダクタL1と第1のスイッチング素子S1との直列回路を接続し、このスイッチング素子S1と第1の整流素子D1との直列回路を、平滑コンデンサCo1の両端間に接続して構成され、コンバータ部PFC2は、その入力端間に第2のインダクタL2と第2のスイッチング素子S2との直列回路を接続し、このスイッチング素子S2と第2の整流素子D2との直列回路を、平滑コンデンサCo2の両端間に接続して構成されると共に、整流素子D1には第1の開閉体としてのスイッチSsが並列に接続されており、商用電源Eの正常時には、スイッチSsをオフにし、スイッチング素子S1,S2をスイッチング動作させる一方で、商用電源Eの電圧低下時には、スイッチSsをオンにし、スイッチング素子S2をスイッチング動作させる構成を有している。
【実施例1】
【0043】
こうすると、商用電源Eの電圧低下時に、スイッチSsをオンにして、平滑コンデンサCo1から各インダクタL1,L2に向けて電流が流れるようにし、コンバータ部PFC2のスイッチング素子S2をスイッチング動作させるだけで、各インダクタL1,L2からコンデンサCo2にエネルギーを送り出して、安定化した出力電圧Vo2を負荷に供給することが可能になる。
【実施例1】
【0044】
なお本実施例では、第1の開閉体としてスイッチSsを用いたが、後述する実施例のようなスイッチング素子を用いることも可能である。
【実施例2】
【0045】
図4は、本発明の第2実施例におけるPFCコンバータを示しており、ここでは上記第1実施例における機構式のスイッチSsを、例えばFETのような高速でオン・オフする半導体のスイッチング素子に変えることもできる。その他の構成は、図示しない制御回路を含めて第1実施例と共通している。
【実施例2】
【0046】
商用電源Eが停電や瞬停などを起こしておらず、交流入力ライン間に所定の入力電圧Viが発生している時には、監視制御部がスイッチング素子Ssをオフにし、図1の回路と同様のPFCコンバータとして、制御回路が各コンバータ部PFC1,PFC2を動作させる。なお、ダイオードである整流素子D1は、スイッチング素子Ssに内蔵するボディーダイオードを利用しても良い。出力電圧Vo1よりも出力電圧Vo2が高ければ、整流素子Dsはオフ状態となり、その出力電圧Vo2が出力端子+V,-Vに接続する電源回路と各種電子機器との負荷に供給される。一方、出力電圧Vo2よりも出力電圧Vo1が高ければ、整流素子Dsはオン状態となり、平滑コンデンサCo1から整流素子Dsを通ってエネルギーが平滑コンデンサCo2に移動し、平滑コンデンサCo2の両端間に発生する出力電圧Vo2が負荷に供給される。
【実施例2】
【0047】
一方、停電時や瞬停時における各スイッチング素子Ss,S2,S1のゲート電圧Vss,Vs2,Vs1の波形と、各インダクタL1,L2の電流iL1,iL2の波形を、図5に示す。ここに記述されるt0,t1,t2,t3は、状態が変化する時間(タイミング)を表わす。また、図6~図8に各状態の等価回路を示す。
【実施例2】
【0048】
先ず、t0~t1の期間では、図6に示すように、スイッチング素子Ss,S2がオンとなる一方で、スイッチング素子S1はオフとなり、平滑コンデンサCo1とインダクタL1,L2が連結した閉回路が形成され、矢印Fに示す電流の流れによって、平滑コンデンサCo1から各インダクタL1,L2にエネルギーが蓄積される。このとき、整流素子D2はオフ状態となっており、平滑コンデンサCo2の両端間に発生する電圧が、出力電圧Vo2として出力端子+V,-Vに発生する。
【実施例2】
【0049】
続いて、t1~t2の期間では、図7に示すように、スイッチング素子S2がオフになると、オン状態にあるスイッチング素子Ssと整流素子D2とにより、平滑コンデンサCo1,Co2とインダクタL1,L2が連結した閉回路が形成され、矢印Fに示す電流の流れによって、それまでインダクタL1,L2に蓄えられていたエネルギーが平滑コンデンサCo2へ放出される。そのため、平滑コンデンサCo2の両端間には、平滑コンデンサCo1の電圧Vo1よりも高い出力電圧Vo2が発生する。
【実施例2】
【0050】
続いて、t2~t3(=t0)の期間では、図8に示すように、スイッチング素子Ssがオフとなり、スイッチング素子S1がオンとなる。すると、オン状態にあるスイッチング素子S1と整流素子D2とにより、平滑コンデンサCo2とインダクタL1,L2が連結した閉回路が形成され、インダクタL1,L2に蓄えられているエネルギーがコンデンサCo2に放出される。この期間に、インダクタL1,L2がエネルギーを完全に放出して、そのインダクタ電流iL1,iL2を零まで減少させれば、時間t0の瞬間に電流が流れない状態でスイッチング素子S1や整流素子D2をターンオフさせ、且つスイッチング素子S2をターンオンさせる零電流スイッチングが可能となり、スイッチング素子S1,S2や整流素子D2のスイッチング損失やサージ電圧を抑制できる。
【実施例2】
【0051】
そして次には、最初のt0~t1の期間に戻り、上述した動作が繰り返される。
【実施例2】
【0052】
ここでも、停電時や瞬停時には、上記一連の動作を行ないつつ、スイッチング素子S2の時比率Dを制御することで、平滑コンデンサCo2の両端間に発生する出力電圧Vo2を一定値に保つことができる。そのため、PFCコンバータの出力電圧Vo2が安定化され、後段に接続される電源回路の設計が容易となる。
【実施例2】
【0053】
本実施例におけるPFCコンバータは、第1実施例のスイッチSsに代わって第3のスイッチング素子Ssで第1の開閉体が構成され、商用電源Eの正常時には、スイッチング素子Ssをオフにし、スイッチング素子S1,S2をスイッチング動作させる一方で、商用電源Eの電圧低下時には、スイッチング素子Ssをオンにし、スイッチング素子S2をスイッチング動作させて、平滑コンデンサCo1からのエネルギーをコンバータ部PFC1,PFC2から平滑コンデンサCo2に送り出して、この平滑コンデンサCo2から負荷に安定化した出力電圧Vo2を供給すると共に、スイッチング素子S2をオフすることによって、インダクタL1,L2に蓄えられたエネルギーが、平滑コンデンサCo2に完全に放電するように、前記スイッチング素子S2がオフしてから、このスイッチング素子S2が次にオンするまでの間に、スイッチング素子S1を一時的にオンにし、且つスイッチング素子Ssを一時的にオフにする構成を有している。
【実施例2】
【0054】
こうすると、インダクタL1,L2から平滑コンデンサCo2に流れるインダクタ電流iL1,iL2を零まで減少させた状態で、スイッチング素子S1や整流素子D2をターンオフさせることができ、これらのスイッチング素子S1や整流素子D2のスイッチング損失やサージ電圧を抑制できる。
【実施例3】
【0055】
図9は、本発明の第3実施例におけるPFCコンバータの一動作状態を示している。ここでは、図4に示す第2実施例の回路において、図7と図8の動作の間に、図9に示すような、スイッチング素子Ssとスイッチング素子S1が両方オフとなる期間(デッドタイム)を設けるように、上述した制御回路の監視制御部を構成する。それ以外の構成や動作は、第2実施例と共通しているが、第1のスイッチング素子S1は、そのドレイン・ソース間にボディーダイオードD11を逆並列接続したFETであることが好ましい。勿論、FET以外のスイッチング素子S1であれば、同様の整流素子を外付けで接続してもよい。なお、C11はスイッチング素子S1のドレイン・ソース間に寄生する容量である。
【実施例3】
【0056】
本実施例におけるPFCコンバータは、図9の期間において、スイッチング素子S1,S2,Ssが何れもオフになっている関係で、スイッチング素子S1のドレイン・ソース間容量C11に蓄えられているエネルギーが、整流素子D2から平滑コンデンサCo2に向けて流れるインダクタ電流iL1,iL2によって放電される。また、容量C11が完全に放電して、スイッチング素子S1のドレイン・ソース間電圧が零まで下がった後は、スイッチング素子S1のボディーダイオードD11を通してインダクタ電流iL1,iL2が流れ続ける。したがって、この間にスイッチング素子S1がオンするように、そのオンタイミングを設定すれば、当該スイッチング素子S1のドレイン・ソース間電圧が零の状態でターンオンさせる零電圧スイッチングが実現でき、スイッチング素子S1のスイッチング損失やサージが低減できる。
【実施例3】
【0057】
以上のように本実施例は、上記第2実施例における構成に加えて、商用電源Eの電圧低下時において、スイッチング素子S1がオンする前に、このスイッチング素子S1の両端間に蓄えられたエネルギーが完全に放電するように、コンバータ部PFC1のスイッチング素子S1,Ssを何れもオフにする期間を設けた構成となっている。
【実施例3】
【0058】
こうすると、スイッチング素子S1のドレイン・ソース間電圧を零まで減少させた状態で、当該スイッチング素子S1をターンオンさせることができ、スイッチング素子S1のスイッチング損失やサージ電圧を抑制できる。
【実施例4】
【0059】
図10は、本発明の第4実施例におけるPFCコンバータを示しており、ここでは前記整流素子D1,D2を、例えばFETのようなスイッチング素子Ss1,Ss2に変えることもできる。すなわちこれは、第2実施例の図4に示す整流素子D2を、スイッチング素子Ss2に変えたものである。
【実施例4】
【0060】
商用電源Eが停電や瞬停を起こしていない時には、監視制御部がスイッチング素子Ss1,Ss2を何れもオフにし、スイッチング素子Ss1,Ss2のボディーダイオード(図示せず)を、整流素子D1,D2の代わりとして利用する。もしくは、スイッチング素子Ss1,Ss2を同期整流スイッチとして動作させてもよい。この場合、第1のコンバータ部PFC1は、スイッチング素子S1がオンの時にスイッチング素子Ss1をオフにして、インダクタL1にエネルギーを蓄え、スイッチング素子S1がオフの時にスイッチング素子Ss1をオンにして、それまでインダクタL1に蓄えられたエネルギーを平滑コンデンサCo1に放出し、入力電圧Viよりも高い出力電圧Vo1を平滑コンデンサCo1の両端間に生成する。同様に、第2のコンバータ部PFC2は、スイッチング素子S2がオンの時にスイッチング素子Ss2をオフにして、インダクタL2にエネルギーを蓄え、スイッチング素子S2がオフの時にスイッチング素子Ss2をオンにして、それまでインダクタL2に蓄えられたエネルギーを平滑コンデンサCo2に放出し、入力電圧Viよりも高い出力電圧Vo2を平滑コンデンサCo2の両端間に生成することができる。
【実施例4】
【0061】
さらに別な例として、スイッチング素子Ss1,Ss2と並列に整流素子(図示せず)を別途取り付けても良い。これらの回路構成により、本実施例のPFCコンバータは、第1実施例に示す図1の回路と同様に動作する。
【実施例4】
【0062】
一方、停電時や瞬停時における各スイッチング素子Ss1,S1,Ss2,S2のゲート電圧Vss1,Vs1,Vss2,Vs2の波形と、各インダクタL1,L2の電流iL1,iL2の波形を、図11に示す。ここに記述されるt0,t1,t2,t3,t4,t5,t6,t7,t8は、状態が変化する時間(タイミング)を表わす。また、図12~図21に各状態における等価回路を示す。
【実施例4】
【0063】
先ず、t0~t1の期間では、図12に示すように、スイッチング素子Ss1,S2がオンとなる一方で、スイッチング素子S1,Ss2はオフとなり、平滑コンデンサCo1とインダクタL1,L2が連結した閉回路が形成され、矢印Fに示す電流の流れによって、平滑コンデンサCo1からこれらのインダクタL1,L2にエネルギーが蓄積される。
【実施例4】
【0064】
続いて、t1~t2の期間では、図13に示すように、スイッチング素子S2がオフになる。これにより、スイッチング素子Ss2のドレイン・ソース間容量C22に蓄えられているエネルギーが、平滑コンデンサCo1からインダクタL1,L2に向けて流れるインダクタ電流iL1,iL2によって放電され、そのドレイン・ソース間電圧が零まで低下し、容量C22が完全に放電すると、今度はスイッチング素子Ss2に内蔵するボディーダイオードD22を通してインダクタ電流iL1,iL2が流れ続ける。したがって、この状態でスイッチング素子Ss2をオンにし、図14に示す次のt2~t3の期間に移行させれば、スイッチング素子Ss2の零電圧スイッチングが実現できる。なお、このt2~t3の期間では、平滑コンデンサCo1,Co2とインダクタL1,L2を連結した閉回路が形成されているので、インダクタL1,L2と平滑コンデンサCo1に蓄えられているエネルギーがコンデンサCo2に放出され、平滑コンデンサCo1の電圧Vo1よりも高い出力電圧Vo2が、平滑コンデンサCo2の両端間に発生する。
【実施例4】
【0065】
続いて、t3~t4の期間では、図15に示すように、スイッチング素子Ss1がオフとなり、スイッチング素子S1のドレイン・ソース間容量C11に蓄えられているエネルギーが、インダクタL1,L2から平滑コンデンサCo2に向けて流れるインダクタ電流iL1,iL2によって放電され、そのドレイン・ソース間電圧が零まで低下し、容量C11が完全に放電すると、今度はスイッチング素子S1に内蔵するボディーダイオードD11を通してインダクタ電流iL1,iL2が流れ続ける。したがって、この状態でスイッチング素子S1をオンにし、図16に示す次のt4~t5の期間に移行させれば、スイッチング素子S1の零電圧スイッチングが実現できる。また、このt4~t5の期間では、平滑コンデンサCo2とインダクタL1,L2が連結した閉回路で形成されているので、インダクタL1,L2に蓄えられているエネルギーが平滑コンデンサCo2に放出される。これにより、インダクタ電流iL1,iL2は減少し、やがて図17に示すように、インダクタ電流iL1,iL2は逆方向に流れ始める。したがって、次の図18に示すt5~t6の期間において、スイッチング素子Ss2をオフにすれば、スイッチング素子S2のドレイン・ソース間容量C12に蓄えられているエネルギーが、逆方向に流れるインダクタ電流iL1,iL2によって放電され、そのドレイン・ソース間電圧が零まで低下し、容量C12が完全に放電すると、今度はスイッチング素子S2に内蔵するボディーダイオードD12を通して、逆向きのインダクタ電流iL1,iL2が流れ続ける。よって、スイッチング素子S2のドレイン・ソース間電圧が零になった後に、図19に示すようにスイッチング素子S2をオンにし、t6~t7の期間に移行させれば、スイッチング素子S2の零電圧スイッチングが実現できる。
【実施例4】
【0066】
次の期間t7~t8では、図20に示すように、スイッチング素子S1がオフになり、スイッチング素子Ss1のドレイン・ソース間容量C21に蓄えられているエネルギーが、逆方向に流れるインダクタ電流iL1,iL2によって放電され、スイッチング素子Ss1のドレイン・ソース間電圧が零まで下がる。そして、容量C21が完全に放電すると、今度はスイッチング素子Ss1に内蔵するボディーダイオードD21を通して、逆向きのインダクタ電流iL1,iL2が流れ続ける。よって、スイッチング素子Ss1のドレイン・ソース間電圧が零になった後に、図21に示すようにスイッチング素子Ss1をオンにし、t8(t0)~t1の期間に移行させれば、スイッチング素子Ss1の零電圧スイッチングを実現できる。
【実施例4】
【0067】
t8~t1の期間では、平滑コンデンサCo1とインダクタL1,L2が連結した閉回路で形成されているので、インダクタL1,L2に蓄えられているエネルギーが平滑コンデンサCo1に放出される。これにより、逆向きのインダクタ電流iL1,iL2は減少し、やがて前記図12の状態に戻って、平滑コンデンサCo1からインダクタL1,L2に向けて正方向のインダクタ電流iL1,iL2が流れ始める。以後、上述した動作が繰り返され、出力電圧Vo2を一定値に保ちつつも、全てのスイッチング素子Ss1,S1,Ss2,S2の零電圧スイッチングが達成される。
【実施例4】
【0068】
このように、本実施例においても、停電時や瞬停時には、上記一連の動作を行ないつつ、各スイッチング素子Ss1,S1,Ss2,S2の時比率を制御することで、平滑コンデンサCo2の両端間に発生する出力電圧Vo2を一定値に保つことができる。そのため、PFCコンバータの出力電圧Vo2が安定化され、後段に接続される電源回路の設計が容易となる。
【実施例4】
【0069】
以上のように、本実施例における第1のコンバータ部PFC1は、その入力端間に第1のインダクタL1と第1のスイッチング素子S1との直列回路を接続し、スイッチング素子S1と第3のスイッチング素子Ss1との直列回路を、コンデンサCo1の両端間に接続して構成され、第2のコンバータ部PFC2は、その入力端間に第2のインダクタL2と第2のスイッチング素子S2との直列回路を接続し、スイッチング素子S2と第4のスイッチング素子Ss2との直列回路を、コンデンサCo2の両端間に接続して構成されると共に、商用電源Eの正常時には、スイッチング素子S1,S2をスイッチング動作させる一方で、商用電源Eの電圧低下時には、スイッチング素子S2,Ss1をオンにし、スイッチング素子S1,Ss2をオフにして、コンデンサCo1からインダクタL1,L2にエネルギーを蓄積するt0~t1の期間と、スイッチング素子Ss1をオンにし、スイッチング素子S1,S2,Ss2をオフにして、スイッチング素子Ss2の両端間に蓄えられたエネルギーを完全に放出させるt1~t2の期間と、スイッチング素子Ss1,Ss2をオンにし、スイッチング素子S1,S2をオフにして、インダクタL1,L2とコンデンサCo1に蓄えられているエネルギーをコンデンサCo2に放出させるt2~t3の期間と、スイッチング素子Ss2をオンにし、スイッチング素子S1,S2,Ss1をオフにして、スイッチング素子S1の両端間に蓄えられたエネルギーを完全に放出させるt3~t4の期間と、スイッチング素子S1,Ss2をオンにし、スイッチング素子S2,Ss1をオフにして、インダクタL1,L2に蓄えられているエネルギーをコンデンサCo2に放出させるt4~t5の期間と、スイッチング素子S1をオンにし、スイッチング素子S2,Ss1,Ss2をオフにして、スイッチング素子S2の両端間に蓄えられたエネルギーを完全に放出させるt5~t6の期間と、スイッチング素子S1,S2をオンにし、スイッチング素子Ss1,Ss2をオフにするt6~t7の期間と、スイッチング素子S2をオンにし、スイッチング素子S1,Ss1,Ss2をオフにして、スイッチング素子Ss1の両端間に蓄えられたエネルギーを完全に放出させるt7~t8(t0)の期間と、を順に行なわせる構成を有している。
【実施例4】
【0070】
このようにすると、商用電源Eの電圧低下時に、スイッチング素子S1,S2,Ss1,Ss2の何れかを単独でオンするように動作させることで、これらのスイッチング素子S1,S2,Ss1,Ss2のドレイン・ソース間電圧を零まで減少させた状態で、当該スイッチング素子S1,S2,Ss1,Ss2をターンオンさせることができ、全てのスイッチング素子S1,S2,Ss1,Ss2のスイッチング損失やサージ電圧を抑制できる。
【実施例5】
【0071】
図22は、既存のブリッジダイオードレスの2相式PFCコンバータを示している。これに対し、図23は本発明の第5実施例で提案するPFCコンバータを示している。これは、既存の回路に対して単独の平滑コンデンサCoを2個の平滑コンデンサCo1,Co2に分割し、第2の開閉体であるスイッチSsを追加することで、前記した図1,図4,図10の回路と同様の昇圧動作をさせることができる。なお、商用電源Eの正常時には、図23に示すようにスイッチSsをオンにし、商用電源Eの停電時や瞬停時には、図24に示すようにスイッチSsをオフにする。
【実施例5】
【0072】
より具体的に説明すると、図23において、商用電源Eの一端には、第1のインダクタL1の一端と第2のインダクタL2の一端が接続され、商用電源Eの他端には、第1の整流素子DHのアノードと第2の整流素子DLのカソードが接続される。つまり、第1実施例~第4実施例とは異なり、ここでは商用電源Eからの交流入力ラインがPFCコンバータに直接接続される。
【実施例5】
【0073】
また、前記インダクタL1の他端は、第1のローサイドスイッチング素子SL1と第1のハイサイドスイッチング素子SH1との直列回路の接続点に接続され、インダクタL2の他端は、第2のローサイドスイッチング素子SL2と第2のハイサイドスイッチング素子SH2との直列回路の接続点に接続される。スイッチング素子SH1,SL1の直列回路は、第1の平滑コンデンサCo1の両端間に接続されると共に、スイッチング素子SH2,SL2の直列回路は、第2の平滑コンデンサCo2の両端間に接続される。この平滑コンデンサCo2の両端間は、前記整流素子DH,DLの直列回路も接続されており、スイッチング素子SH1,SL1とインダクタL1とにより、第1のコンバータ部PFC1が構成され、スイッチング素子SH2,SL2とインダクタL2とにより、第2のコンバータ部PFC2が構成される。
【実施例5】
【0074】
コンバータ部PFC1は、スイッチング素子SH1,SL1のスイッチング動作により、平滑コンデンサCo1の両端間に入力電圧Viよりも高い出力電圧Vo1を生成するもので、またコンバータ部PFC2は、スイッチング素子SH2,SL2のスイッチング動作により、平滑コンデンサCo2の両端間に入力電圧Viよりも高い出力電圧Vo2を生成するものである。ここでは、平滑コンデンサCo2の両端間に出力端子+V,-Vが接続され、この出力端子+V,-Vに接続した電源回路から各種電子機器に、所望の電力を供給できるようになっている。
【実施例5】
【0075】
また、スイッチング素子SH1,SL1の直列回路と、スイッチング素子SH2,SL2の直列回路は、スイッチSsを介して接続される。各スイッチング素子SH1,SL1,SH2,SL2およびスイッチSsは、図示しない制御回路によりその動作が個々に制御されるが、特にスイッチSsは前述のように、商用電源Eの正常時にはオンする一方で、商用電源Eの停電時や瞬停時にはオフするように制御される。
【実施例5】
【0076】
次に、上記構成についてその動作を説明する。商用電源Eが停電や瞬停などを起こしておらず、所定の入力電圧Viが発生している時には、図23に示すように、制御回路の監視制御部がスイッチSsをオンにする。ここで制御回路は、コンバータ部PFC1の各スイッチング素子SH1,SL1を交互にスイッチング動作させると共に、コンバータ部PFC2の各スイッチング素子SH2,SL2を交互にスイッチング動作させる。
【実施例5】
【0077】
具体的には、商用電源Eの一端に正極性の入力電圧Viが発生している期間において、スイッチング素子SL1をオンにする一方、スイッチング素子SH1をオフにすると、スイッチング素子SL1と整流素子DLが導通する関係で、商用電源EからのエネルギーがインダクタL1に蓄積される。やがて、スイッチング素子SH1,SL1のオン・オフ状態が切換わり、スイッチング素子SL1がオフし、スイッチング素子SH1がオンすると、スイッチング素子SH1と整流素子DLが導通する関係で、インダクタL1に蓄えられていたエネルギーが平滑コンデンサCo1,Co2に放出され、平滑コンデンサCo1の両端間に入力電圧Viよりも高い出力電圧Vo1が発生すると共に、平滑コンデンサCo2の両端間にも入力電圧Viよりも高い出力電圧Vo2が発生する。その後は、再びスイッチング素子SL1がオンする一方で、スイッチング素子SH1がオフし、インダクタL1によるエネルギーの蓄積及び放出が繰り返される。
【実施例5】
【0078】
同様に、スイッチング素子SL2をオンにする一方、スイッチング素子SH2をオフにすると、商用電源EからのエネルギーがインダクタL2に蓄積される。やがて、スイッチング素子SL2がオフし、スイッチング素子SH2がオンすると、インダクタL2に蓄えられていたエネルギーが平滑コンデンサCo1,Co2に放出され、平滑コンデンサCo1の両端間に入力電圧Viよりも高い出力電圧Vo1が発生すると共に、平滑コンデンサCo2の両端間に入力電圧Viよりも高い出力電圧Vo2が発生する。その後は、再びスイッチング素子SL2がオンする一方で、スイッチング素子SH2がオフし、インダクタL2によるエネルギーの蓄積及び放出が繰り返される。
【実施例5】
【0079】
一方、商用電源Eの一端に負極性の入力電圧Viが発生している期間では、スイッチング素子SH1をオンにする一方、スイッチング素子SL1をオフにすると、スイッチング素子SH1と整流素子DHとスイッチSsが導通する関係で、商用電源EからのエネルギーがインダクタL1に蓄積される。やがて、スイッチング素子SH1がオフし、スイッチング素子SL1がオンすると、スイッチング素子SL1と整流素子DHが導通する関係で、インダクタL1に蓄えられていたエネルギーが平滑コンデンサCo1,Co2に放出され、平滑コンデンサCo1の両端間に入力電圧Viよりも高い出力電圧Vo1が発生すると共に、平滑コンデンサCo2の両端間にも入力電圧Viよりも高い出力電圧Vo2が発生する。その後は、再びスイッチング素子SL1がオンする一方で、スイッチング素子SH1がオフし、インダクタL1によるエネルギーの蓄積及び放出が繰り返される。
【実施例5】
【0080】
同様に、スイッチング素子SH2をオンにする一方、スイッチング素子SL2をオフにすると、商用電源EからのエネルギーがインダクタL2に蓄積される。やがて、スイッチング素子SH2がオフし、スイッチング素子SL2がオンすると、インダクタL2に蓄えられていたエネルギーが平滑コンデンサCo1,Co2に放出され、平滑コンデンサCo1の両端間に入力電圧Viよりも高い出力電圧Vo1が発生すると共に、平滑コンデンサCo2の両端間に入力電圧Viよりも高い出力電圧Vo2が発生する。その後は、再びスイッチング素子SH2がオンする一方で、スイッチング素子SL2がオフし、インダクタL2によるエネルギーの蓄積及び放出が繰り返される。
【実施例5】
【0081】
このようにして、スイッチング素子SH1,SL1及びスイッチング素子SH2,SL2を交互にオン・オフ動作させることで、所望の出力電圧Vo1および出力電圧Vo2を、出力端子+V,-Vに接続する電源回路から各種電子機器に供給できる。また上記一連の動作において、商用電源Eからの入力電圧Viと入力電流の波形と位相が相似するように、各スイッチング素子SH1,SL1,SH2,SL2に供給するパルス駆動信号のパルス幅を決定することで、力率の改善を図ることができる。
【実施例5】
【0082】
次に、商用電源Eが停電や瞬停などを起こした時の動作を、図24に基づき説明する。入力電圧Viが所定値よりも低下すると、交流電源E及び整流素子DH,DLは、いわばPFCコンバータから切り離された状態となる。このとき、制御回路を構成する監視制御部はスイッチSsをオフにする。そして、スイッチング素子SH1,SL2をオンにし、スイッチング素子SH2,SL1をオフにして、平滑コンデンサCo1からのエネルギーをインダクタンスL1,L2に蓄積する動作と、スイッチング素子SH1,SH2をオンにし、スイッチング素子SL1,SL2をオフにして、平滑コンデンサCo1及びインダクタンスL1,L2からのエネルギーを平滑コンデンサCo2に放出する動作を繰り返し行なう。
【実施例5】
【0083】
上記一連の動作では、第2実施例で説明したような零電流スイッチングを実現する構成を採用してもよい。その場合、スイッチング素子SH1,SH2をオンにし、スイッチング素子SL1,SL2をオフにした後に、スイッチング素子SH1,SL2をオフにし、スイッチング素子SH2,SL1をオンにして、インダクタ電流iL1,iL2が零になるまで、インダクタンスL1,L2に蓄えられたエネルギーを完全に放出させ、その後でスイッチング素子SH1,SL2をオンにし、スイッチング素子SL1,SH2をオフにする。こうすることで、電流が流れない状態でスイッチング素子SL1,SH2をターンオフさせ、且つスイッチング素子SH1,SL2をターンオンさせる零電流スイッチングが達成され、これらのスイッチング素子SH1,SH2,SL1,SL2のスイッチング損失やサージ電圧を抑制できる。
【実施例5】
【0084】
また別な例として、第4実施例で説明したような零電圧スイッチングを実現する構成を採用してもよい。この場合、先ずスイッチング素子SH1,SL2をオンにし、スイッチング素子SH2,SL1をオフにして、平滑コンデンサCo1からのエネルギーをインダクタンスL1,L2に蓄積する動作に続いて、例えばFETからなるスイッチング素子SL2をオフにして、スイッチング素子SH2のドレイン・ソース間容量に蓄えられているエネルギーを、平滑コンデンサCo1からインダクタL1,L2に向けて流れるインダクタ電流iL1,iL2によって完全に放電させる。その後、インダクタ電流iL1,iL2がスイッチング素子SH2のボディーダイオードを通して流れるタイミングで、スイッチング素子SH2をターンオンすれば、スイッチング素子Ss2の零電圧スイッチングが実現できる。
【実施例5】
【0085】
この期間は、スイッチング素子SH1,SH2がオンし、スイッチング素子SL1,SL2がオフしているので、インダクタL1,L2と平滑コンデンサCo1に蓄えられているエネルギーがコンデンサCo2に放出される。そして、次の期間にスイッチング素子SH1をオフにして、例えばFETからなるスイッチング素子SL1のドレイン・ソース間容量に蓄えられているエネルギーを、インダクタL1,L2から平滑コンデンサCo2に向けて流れるインダクタ電流iL1,iL2によって完全に放電させる。その後、インダクタ電流iL1,iL2がスイッチング素子SL1のボディーダイオードを通して流れるタイミングで、スイッチング素子SL1をターンオンすれば、スイッチング素子SL1の零電圧スイッチングが実現できる。
【実施例5】
【0086】
この期間は、スイッチング素子SL1,SH2がオンし、スイッチング素子SH1,SL2がオフしているので、インダクタL1,L2に蓄えられているエネルギーが平滑コンデンサCo2に放出され、インダクタ電流iL1,iL2は減少する。やがて、インダクタ電流iL1,iL2はそれまでとは逆方向に流れ始めるが、そこでスイッチング素子SH2をオフにして、例えばFETからなるスイッチング素子SL2のドレイン・ソース間容量に蓄えられているエネルギーを、逆方向に流れるインダクタ電流iL1,iL2によって完全に放電させる。その後、逆方向のインダクタ電流iL1,iL2がスイッチング素子SL2のボディーダイオードを通して流れるタイミングで、スイッチング素子SL2をターンオンすれば、スイッチング素子SL2の零電圧スイッチングが実現できる。
【実施例5】
【0087】
前記スイッチング素子SL2をオンにした後、スイッチング素子SL1をオフにして、例えばFETからなるスイッチング素子SH1のドレイン・ソース間容量に蓄えられているエネルギーを、逆方向に流れるインダクタ電流iL1,iL2によって完全に放電させる。その後、逆方向のインダクタ電流iL1,iL2がスイッチング素子SH1のボディーダイオードを通して流れるタイミングで、スイッチング素子SH1をターンオンすれば、スイッチング素子SH1の零電圧スイッチングが実現できる。
【実施例5】
【0088】
スイッチング素子SH1がオンすると、インダクタL1,L2に蓄えられているエネルギーが平滑コンデンサCo1に放出され、逆向きのインダクタ電流iL1,iL2は減少する。やがて最初の状態に戻って、平滑コンデンサCo1からインダクタL1,L2に向けて正方向のインダクタ電流iL1,iL2が流れ始め、それ以後は上述した動作が繰り返される。これにより、出力電圧Vo2を一定値に保ちつつも、全てのスイッチング素子SH1,SL1,SH2,SL2の零電圧スイッチングが達成される。
【実施例5】
【0089】
この実施例も上記実施例と同様に、停電時や瞬停時には、上記一連の動作を行ないつつ、各スイッチング素子SH1,SL1,SH2,SL2の時比率を制御することで、平滑コンデンサCo2の両端間に発生する出力電圧Vo2を一定値に保つことができる。そのため、PFCコンバータの出力電圧Vo2が安定化され、後段に接続される電源回路の設計が容易となる。
【実施例5】
【0090】
本実施例は、上記第1実施例~第4実施例におけるダイオードブリッジDbからの整流した電圧に代わって、商用電源Eからの交流電圧が並列接続したコンバータ部PFC1,PFC2に入力される。したがって、本実施例のPFCコンバータは、第4実施例と同様の作用効果を奏するものである。なお、ここでの第1のローサイドスイッチング素子SL1は第1のスイッチング素子に相当し、第1のハイサイドスイッチング素子SH1は第3のスイッチング素子に相当し、第2のローサイドスイッチング素子SL2は第2のスイッチング素子に相当し、第2のハイサイドスイッチング素子SH2は第4のスイッチング素子に相当する。
【実施例5】
【0091】
また、各コンバータ部PFC1,PFC2は、他の第1~第3実施例で示したもので構成し、同様に動作させてもよい。
【実施例5】
【0092】
本実施例ではさらに、スイッチSsを介してコンバータ部PFC1の出力端間をコンバータ部PFC2の出力端間に接続し、商用電源Eの正常時には、スイッチSsをオンにする一方で、商用電源Eの電圧低下時には、スイッチSsをオフにする構成を採用している。
【実施例5】
【0093】
こうすると、商用電源Eの正常時には、スイッチSsをオンにすることで、各コンバータ部PFC1,PFC2を並列に接続した状態で、負荷に電力供給が行なわれる一方で、商用電源Eの電圧低下時には、スイッチSsをオフにすることで、平滑コンデンサCo2から平滑コンデンサCo1にエネルギーが戻るのを防いで、負荷に無駄なく電力を供給することが可能になる。
【実施例5】
【0094】
なお、このようなスイッチSsは、他の第1実施例~第4実施例に組み込んでもよい。また、開閉体としてスイッチSsの代わりにFETのようなスイッチング素子を用いることも可能である。
【実施例5】
【0095】
以上、本発明のPFCコンバータについて、具体的な実施の形態を示して説明したが、本発明はこれに限定されるものではない。当業者であれば、本発明の要旨を逸脱しない範囲内において、上記実施形態におけるPFCコンバータや昇圧型コンバータの構成及び機能に様々な変更・改良を加えることが可能である。
【実施例5】
【0096】
例えば、各実施例ではそれぞれ一個ずつのコンバータ部PFC1,PFC2を並列接続したものを示したが、それに代わって、複数個の並列接続した第1のコンバータ部PFC1,及び/又は複数個の並列接続した第2のコンバータ部PFC2で、PFCコンバータを構成してもよい、また、平滑コンデンサCo1,Co2はその容量に応じて、複数個の並列接続したコンデンサで構成してもよい。さらに、各実施例ではコンバータ部PFC1,PFC2に共通して、同じ出力電圧Vo1,Vo2を一つの負荷に供給していたが、各々のコンバータ部PFC1,PFC2で別々なレベルの出力電圧Vo1,Vo2を生成し、それらの出力電圧Vo1,Vo2を違う負荷にそれぞれ供給する構成としてもよい。
【実施例5】
【0097】
さらに、上記実施例1で示した商用電源Eの復帰後の構成や動作を、必要に応じて他の実施例2~5に適用させてもよい。
【産業上の利用可能性】
【0098】
本発明は、PFCコンバータを含んだ電源装置全般に多大な貢献を呈するものである。具体的には、ここに提案するPFCコンバータは、出力電圧を安定化させることができるので、大容量の平滑コンデンサを取り付けなくても、十分な出力保持時間が得られる。また、後段以降に接続される電源回路の入力電圧が安定化されるため,電源回路の部品耐圧を下げることが可能となり、電源回路の高効率化,小型軽量化,低コスト化が実現できる。とりわけ、電源装置に高速負荷応答が求められない場合には、PFCコンバータの後段に接続される電源回路のレギュレーション機能を省くことができるので、電源回路の高効率化,小型軽量化,低コスト化に多大なる貢献を呈する。
【符号の説明】
【0099】
E 商用電源(入力電源)
PFC1 第1のコンバータ部
PFC2 第2のコンバータ部
Co1 平滑コンデンサ(第1のコンデンサ)
Co2 平滑コンデンサ(第2のコンデンサ)
D1 第1の整流素子
D2 第2の整流素子
L1 第1のインダクタ
L2 第2のインダクタ
Ss スイッチ,第3のスイッチング素子(第1の開閉体,第2の開閉体
S1 第1のスイッチング素子
S2 第2のスイッチング素子
Ss1 第3のスイッチング素子
Ss2 第4のスイッチング素子
SL1 第1のローサイドスイッチング素子(第1のスイッチング素子)
SL2 第2のローサイドスイッチング素子(第2のスイッチング素子)
SH1 第1のハイサイドスイッチング素子(第3のスイッチング素子)
SH2 第2のハイサイドスイッチング素子(第4のスイッチング素子)
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図7】
6
【図8】
7
【図9】
8
【図10】
9
【図11】
10
【図12】
11
【図13】
12
【図14】
13
【図15】
14
【図16】
15
【図17】
16
【図18】
17
【図19】
18
【図20】
19
【図21】
20
【図22】
21
【図23】
22
【図24】
23
【図25】
24
【図26】
25