TOP > 国内特許検索 > マルチスクリューカオス発振回路 > 明細書

明細書 :マルチスクリューカオス発振回路

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第5158823号 (P5158823)
登録日 平成24年12月21日(2012.12.21)
発行日 平成25年3月6日(2013.3.6)
発明の名称または考案の名称 マルチスクリューカオス発振回路
国際特許分類 H03K   3/354       (2006.01)
H03K   3/353       (2006.01)
FI H03K 3/354 Z
H03K 3/353 D
請求項の数または発明の数 11
全頁数 22
出願番号 特願2011-505845 (P2011-505845)
出願日 平成22年3月10日(2010.3.10)
国際出願番号 PCT/JP2010/001687
国際公開番号 WO2010/109793
国際公開日 平成22年9月30日(2010.9.30)
優先権出願番号 2009071195
優先日 平成21年3月24日(2009.3.24)
優先権主張国 日本国(JP)
審査請求日 平成23年10月25日(2011.10.25)
特許権者または実用新案権者 【識別番号】503360115
【氏名又は名称】独立行政法人科学技術振興機構
発明者または考案者 【氏名】堀尾 喜彦
【氏名】濱田 卓矢
【氏名】神野 健哉
【氏名】合原 一幸
個別代理人の代理人 【識別番号】100089635、【弁理士】、【氏名又は名称】清水 守
審査官 【審査官】石田 勝
参考文献・文献 KATAOKAほか,「A 4-D CHAOTIC OSCILLATOR WITH A HYSTERESIS 2-PORT VCCS: THE FIRST EXAMPLE OF CHAOTIC OSCILLATORS CONSISTING OF 2-PORT VCCS AND CAPACITORS」,Proceedings of the IEEE International Symposium on Circuits and Systems,米国,IEEE,1999年,Vol.5,pp418-421
HAMADAほか,「An IC Implementation of a Hysteresis Two-Port VCCS Chaotic Oscillator」,Proceedings of 18th European Conference on Circuit Theory and Design,米国,IEEE,2007年,pp926-929
調査した分野 H03K 3/354
H03K 3/353
特許請求の範囲 【請求項1】
(a)線形VCCS回路G1 およびG2 の組からなる線形2ポートVCCS回路と、
(b)マルチヒステリシスVCCS特性を持つマルチヒステリシスVCCS回路MH1 およびMH2 の組からなるマルチヒステリシス2ポートVCCS回路と、
(c)前記線形2ポートVCCS回路と前記マルチヒステリシス2ポートVCCS回路とを並列接続させた回路の両端にそれぞれキャパシタC1 とC2 とを接続するようにしたことを特徴とするマルチスクリューカオス発振回路。
【請求項2】
請求項1記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 およびMH2 の特性として、様々なマルチヒステリシスVCCS特性を用いることにより、多様なカオスアトラクタや分岐構造を実現することを特徴とするマルチスクリューカオス発振回路。
【請求項3】
請求項2記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 およびMH2 の諸特性を変化させることにより、より多くのカオスアトラクタや分岐現象を呈することを特徴とするマルチスクリューカオス発振回路。
【請求項4】
請求項3記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 およびMH2 の諸特性が、閾値や飽和電流であることを特徴とするマルチスクリューカオス発振回路。
【請求項5】
請求項4記載のマルチスクリューカオス発振回路において、前記閾値は複数の閾値からなり、該複数の閾値はそれぞれ異なった値を持つことを特徴とするマルチスクリューカオス発振回路。
【請求項6】
請求項5記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 がn個、前記マルチヒステリシスVCCS回路MH2 がm個の飽和電流値を持つことを特徴とするマルチスクリューカオス発振回路。
【請求項7】
請求項6記載のマルチスクリューカオス発振回路において、複数個の閾値が4個の場合、前記マルチヒステリシスVCCS回路MH1 およびMH2 それぞれに4種類の離散出力が存在し、該それぞれの4種類の離散出力の組み合わせである16種類の離散出力にそれぞれ対応した半空間が解空間中に存在し、該解空間中の解軌道が前記半空間の内のどの空間を通過するかによりカオスアトラクタを分類することを特徴とするマルチスクリューカオス発振回路。
【請求項8】
請求項2記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS特性の複数の制御パラメータを制御することにより、より多くのカオスアトラクタや分岐現象を呈することを特徴とするマルチスクリューカオス発振回路。
【請求項9】
請求項8記載のマルチスクリューカオス発振回路において、前記複数の制御パラメータが前記マルチヒステリシスVCCS特性の形状や回路の固有値であることを特徴とするマルチスクリューカオス発振回路。
【請求項10】
請求項1記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS特性を持つマルチヒステリシスVCCS回路MH1 およびMH2 の組からなるマルチヒステリシス2ポートVCCS回路で、正規化したパラメータの減衰パラメータδが0.05、振動角周波数パラメータωが1.00、平衡点パラメータpが0.25、平衡点パラメータqが0.25の場合、前記マルチヒステリシスVCCS回路MH1 およびMH2 の閾値を変化させることを特徴とするマルチスクリューカオス発振回路。
【請求項11】
請求項1から10の何れか一項記載のマルチスクリューカオス発振回路において、前記キャパシタC1 とC2 の容量は、40pFと10pFであることを特徴とするマルチスクリューカオス発振回路。
発明の詳細な説明 【技術分野】
【0001】
本発明は、マルチスクリューカオス発振回路に係り、特に、高次元ハイブリッドダイナミカルシステムの高速物理シミュレーションや、高次元ハイブリッドダイナミクスによる情報処理装置などに好適なマルチスクリューカオス発振回路に関するものである。
【背景技術】
【0002】
従来、区分線形2値ヒステリシス素子を用いたカオス発生回路が提案され(下記非特許文献1~13参照)、様々な興味深いカオスアトラクタが観測できることが報告されている。さらに、構成要素である2値ヒステリシス素子を多値の出力が得られるマルチヒステリシス素子に置き換えた方法も提案されている(下記非特許文献14~16参照)。この方法では、グリッドスクロールアトラクタなど、それまでの2値ヒステリシス特性を用いたカオス回路では発生しなかったアトラクタが観測できる。
【先行技術文献】
【0003】

【特許文献1】特願2009-025790号
【0004】

【非特許文献1】R.W.Newcomb,and S.Sathyan,“An RC op amp chaos generator”,IEEE Trans.on Circuits and Systems,Part I,Fundam.Theory Appl.,vol.30,no.1 ,pp.54-56,1983.
【非特許文献2】R.W.Newcomb,and N.El-Leithy,“A binary hysteresis chaos generator”,in Proc.of 1984 IEEE Int’l Symp.on Circuits and Systems,pp.856-859,1984.
【非特許文献3】Toshimichi Saito,“On a hysteresis chaos generator”,in Proc.of 1985 IEEE Int’l Symp.on Circuits and Systems,pp.847-849,1985.
【非特許文献4】Takashi Suzuki,and Toshimichi Saito,“On fundamental bifurcations from a hysteresis hyperchaos generator”,IEEE Trans.on Circuits and Systems,Part I,Fundam.Theory Appl., vol.41,no.12,pp.876-884,1994.
【非特許文献5】Toshimichi Saito,and Shinji Nakagawa,“Chaos from a hysteresis and switched circuit”,Phil.Trans.R.Soc.Lond.A,vol.353,no.1701,pp.47-57,1995.
【非特許文献6】Toshimichi Saito,and Kunihiko Mitsubori,“Control of chaos from a piecewise linear hysteresis circuit”,IEEE Trans.on Circuits and Systems,Part I,Fundam.Theory Appl., vol.42,no.3,pp.168-172,1995.
【非特許文献7】J.E.Varrientos,and E.Sanchez-Sinencio,“A 4-D chaotic oscillator based on a differential hysteresis comparator”,IEEE Trans.on Circuits and Systems,Part I,Fundam.Theory Appl., vol.45,no.1,pp.3-10,1998.
【非特許文献8】A.S.Elwakil,and M.P.Kennedy,“Chaotic oscillators derived from Saito’s double-screw hysteresis oscillator”,IEICE Trans.Fundamentals,vol.E82-A,no.9,pp.1769-1775,1999.
【非特許文献9】F.Bizzarri,D.Stellardo,and M.Storace,“Bifurcation analysis and its experimental validation for a hysteresis circuit oscillator”,IEEE Trans.on Circuits and Systems,Part I,Regular Papers,vol.53,no.5,pp.517-521,2006.
【非特許文献10】Masaki Kataoka and Toshimichi Saito,“A 4-D chaotic oscillator with a hysteresis 2-port VCCSs:The first example of chaotic oscillators consisting of 2-port VCCSs and capacitors”,in Proc.IEEE Intl Symp.on Circuits and Syst.,vol.5,pp.418-421,1999.
【非特許文献11】Masaki Kataoka and Toshimichi Saito,“A 2-port VCCS chaotic oscillator and quad screw attractor”,IEEE Trans.on Circuits and Systems,Part I,Fundam.Theory Appl., vol.48,no.2,pp.221-225,2001.
【非特許文献12】Masaki Kataoka and Toshimichi Saito,“A chaotic oscillator based on two-port VCCS”,in Chaos in Circuits and Systems,G.Chen and T.Ueda eds.,pp.131-143,World Scientific,Singapore,2002.
【非特許文献13】Kiyomitsu Ogata and Toshimichi Saito,“Chaotic attractors in a 4-D oscillator based on 2-port VCCSs”,in Proc.IEEE Intl Symp.on Circuits and Syst.,vol.2,pp.556-559,2002.
【非特許文献14】Fengling Han,Xinghuo Yu,Yuye Wang,Yong Feng,and Guanrong Chen,“n-scroll chaotic oscillators by second-order systems and double-hysteresis blocks”,Electronics Letters,vol.39,no.23,pp.1636-1637,2003.
【非特許文献15】Fengling Han,Xinghuo Yu,and Jiankun Hu,“A new way of generating grid-scroll chaos and its application to biometric authentication”,in Proc.of IEEE 2005 Industrial Electronics Society,31st Annual Conference,pp.61-66,2005.
【非特許文献16】Fengling Han,Xinghuo Yu,Yong Feng,and Jiankun Hu,“On multiscroll chaotic attractors in hysteresis-based piecewise-linear systems”,IEEE Trans.on Circuits and Systems,Part II,Express Briefs,vol.54,no.11,pp.1004-1008,2007.
【非特許文献17】Takuya Hamada,Yoshihiko Horio,and Kazuyuki Aihara,“An IC implementation of a hysteresis two-port VCCS chaotic oscillator”,in Proc.of European Conf.on Circuits Theory and Design,pp.926-929,2007.
【非特許文献18】Takuya Hamada,Yoshihiko Horio,and Kazuyuki Aihara,“Experimental observations from an integrated hysteresis two-port VCCS chaotic oscillator”,in Proc.IEEE Int’l Work-shop on Nonlinear Dynamics of Electrinic Systems,pp.237-240,2007.
【非特許文献19】濱田卓矢,堀尾喜彦,合原一幸,「完全差動ヒステリシス2ポートVCCSカオス発振器」,信学技報,NLP2007-180,pp.79-84,2008.
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、上記した非特許文献14~16で提案されているマルチヒステリシス特性は、2 値ヒステリシス特性が直列に結合した形状のみしか有しておらず、そのため、それに起因したカオスアトラクタのみしか発生しない。また、ここで用いられているマルチヒステリシス特性は、複数個の2値ヒステリシス特性を有した電圧制御電圧源回路(VCVS回路)を接続することによって構成されており、VCVS回路の入力と出力が共に電圧であるため、複数個の接続には加算器が必要となり、回路規模が大きくなってしまうという欠点があった。
【0006】
本発明は、上記状況に鑑みて、簡単な構成で、様々なマルチヒステリシスVCCS特性が使用でき、多様なマルチスクリューアトラクタを発生させることができるマルチスクリューカオス発振回路を提供することを目的とする。
【0007】
このマルチスクリューカオス発振回路は、2値ヒステリシス電圧制御電流源回路(VCCS回路)を用いたカオス発生回路(上記非特許文献10~13)に注目し、この回路中の2値ヒステリシスVCCS回路をマルチヒステリシスVCCS回路に置き換えたマルチスクリューカオス発振回路を提供するものである。
【0008】
ここで用いるマルチヒステリシスVCCS回路は、本発明者らが提案した、VCCS回路が電流出力であることを利用するマルチヒステリシス特性の実現方法(特許文献1)により容易に実現が可能である。さらに、このマルチヒステリシスVCCS特性の実現法によれば、多様なマルチヒステリシス特性が容易に利用できるため、上記非特許文献10~13では観測されなかった、新しい高次元のマルチスクリューアトラクタや分岐構造が実現できる。
【課題を解決するための手段】
【0009】
本発明は、上記目的を達成するために、
〔1〕マルチスクリューカオス発振回路において、線形VCCS回路G1 およびG2 の組からなる線形2ポートVCCS回路と、マルチヒステリシス特性を持つマルチヒステリシスVCCS回路MH1 およびMH2 の組からなるマルチヒステリシス2ポートVCCS回路と、前記線形2ポートVCCS回路と前記マルチヒステリシス2ポートVCCS回路とを並列接続させた回路の両端にそれぞれキャパシタC1 とC2 とを接続するようにしたことを特徴とする。
【0010】
〔2〕上記〔1〕記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 およびMH2 の特性として、様々なマルチヒステリシスVCCS特性を用いることにより、多様なカオスアトラクタや分岐構造を実現することを特徴とする。
【0011】
〔3〕上記〔2〕記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 およびMH2 の諸特性を変化させることにより、より多くのカオスアトラクタや分岐現象を呈することを特徴とする。
【0012】
〔4〕上記〔3〕記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 およびMH2 の諸特性が、閾値や飽和電流であることを特徴とする。
【0013】
〔5〕上記〔4〕記載のマルチスクリューカオス発振回路において、前記閾値は複数の閾値からなり、この複数の閾値はそれぞれ異なった値を持つことを特徴とする。
【0014】
〔6〕上記〔5〕記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS回路MH1 がn個、前記マルチヒステリシスVCCS回路MH2 がm個の飽和電流値を持つことを特徴とする。
【0015】
〔7〕上記〔6〕記載のマルチスクリューカオス発振回路において、複数個の閾値が4個の場合、前記マルチヒステリシスVCCS回路MH1 およびMH2 それぞれに4種類の離散出力が存在し、このそれぞれの4種類の離散出力の組み合わせである16種類の離散出力にそれぞれ対応した半空間が解空間中に存在し、この解空間中の解軌道が前記半空間の内のどの空間を通過するかによりカオスアトラクタを分類することを特徴とする。
【0016】
〔8〕上記〔2〕記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS特性の複数の制御パラメータを制御することにより、より多くのカオスアトラクタや分岐現象を呈することを特徴とする。
【0017】
〔9〕上記〔8〕記載のマルチスクリューカオス発振回路において、前記複数の制御パラメータが前記マルチヒステリシスVCCS特性の形状や回路の固有値であることを特徴とする。
【0018】
〔10〕上記〔1〕記載のマルチスクリューカオス発振回路において、前記マルチヒステリシスVCCS特性を持つマルチヒステリシスVCCS回路MH1 およびMH2 の組からなるマルチヒステリシス2ポートVCCS回路で、正規化したパラメータの減衰パラメータδが0.05、振動角周波数パラメータωが1.00、平衡点パラメータpが0.25、平衡点パラメータqが0.25の場合、前記マルチヒステリシスVCCS回路MH1 およびMH2 の閾値を変化させることを特徴とする。
【0019】
〔11〕上記〔1〕から〔10〕の何れか一項記載のマルチスクリューカオス発振回路において、前記キャパシタC1 とC2 の容量は、40pFと10pFであることを特徴とする。
【発明の効果】
【0020】
本発明によれば、以下のような効果を奏することができる。
【0021】
(1)連続時間カオス発振回路でありながらインダクタを含んでいないため、従来提案されているカオス回路と比較して簡単な構成の回路を提供することができる。
【0022】
(2)多様なマルチヒステリシスVCCS特性が使用できるため、様々なマルチスクリューアトラクタを発生させることができる。
【0023】
(3)構成要素であるマルチヒステリシスVCCS回路の諸特性を変化させることにより、より多くのカオスアトラクや分岐構造が実現できる。
【図面の簡単な説明】
【0024】
【図1】本発明のマルチスクリューカオス発振回路図である。
【図2】本発明のマルチスクリューカオス発振回路における線形VCCS回路G1 およびG2 の特性を示す図である。
【図3】本発明のマルチスクリューカオス発振回路におけるマルチヒステリシスVCCS回路MH1 およびMH2 の回路記号を示す図である。
【図4】本発明のマルチスクリューカオス発振回路におけるマルチヒステリシスVCCS回路のマルチヒステリシスVCCS特性の例を示す図である。
【図5】本発明に係るマルチヒステリシスVCCS特性の正規化の例を示す図である。
【図6】本発明のマルチスクリューカオス発振回路の構成例におけるマルチヒステリシス2ポートVCCS特性を構成する2組のマルチヒステリシスVCCS回路の正規化特性(i=1,2)を示す図(その1)である。
【図7】図6に示す正規化特性を持ったマルチヒステリシスVCCS回路の閾値Th1 (横軸)およびTh2 (縦軸)を分岐パラメータとした時のマルチスクリューカオス発振回路の2パラメータ分岐図である。
【図8】図6に示すマルチヒステリシスVCCS正規化特性を用いた場合に、閾値Th1 およびTh2 を変化させて得られるマルチスクリューカオス発振回路のカオスアトラクタの例を示す図である。
【図9】本発明のマルチスクリューカオス発振回路の構成例におけるマルチヒステリシス2ポートVCCS特性を構成する2組のマルチヒステリシスVCCS回路の正規化特性(i=1,2)を示す図(その2)である。
【図10】図9に示す正規化特性を持ったマルチヒステリシスVCCS回路の閾値Th1 (横軸)およびTh2 (縦軸)を分岐パラメータとした時のマルチスクリューカオス発振回路の2パラメータ分岐図である。
【図11】図9に示すマルチヒステリシスVCCS正規化特性を用いた場合に、閾値Th1 および閾値Th2 を変化させて得られるマルチスクリューカオス発振回路のカオスアトラクタの例を示す図である。
【図12】本発明のマルチスクリューカオス発振回路の構成例における線形2ポートVCCS回路を構成する線形VCCS回路G1 およびG2 として用いた完全差動線形VCCS回路を示す図である。
【図13】本発明のマルチスクリューカオス発振回路の構成例におけるマルチヒステリシス2ポートVCCS回路を構成するマルチヒステリシスVCCS回路MH1 およびMH2 として用いた完全差動マルチヒステリシスVCCS回路を示す図である。
【図14】図13中の三角形の記号で示された、2値ヒステリシスVCCS特性を持つコア回路を示す図である。
【図15】SPICEシミュレーションで用いたマルチヒステリシスVCCS回路MH2 の特性図である。
【図16】SPICEシミュレーションで用いたマルチヒステリシスVCCS回路MH1 の特性図である。
【図17】マルチヒステリシスVCCS回路MH1 の特性として図16(a)の特性を用いた場合に得られたカオスアトラクタを示す図である。
【図18】マルチヒステリシスVCCS回路MH1 の特性として図16(b)の特性を用いた場合に得られたカオスアトラクタを示す図である。
【図19】マルチヒステリシスVCCS回路MH1 の特性として図16(c)の特性を用いた場合に得られたカオスアトラクタを示す図である。
【発明を実施するための形態】
【0025】
本発明のマルチスクリューカオス発振回路は、線形VCCS回路G1 およびG2 の組からなる線形2ポートVCCS回路と、マルチヒステリシスVCCS特性を持つマルチヒステリシスVCCS回路MH1 およびMH2 の組からなるマルチヒステリシス2ポートVCCS回路と、前記線形2ポートVCCS回路と前記マルチヒステリシス2ポートVCCS回路とを並列接続させた回路の両端にそれぞれキャパシタC1 とC2 とを接続するようにした。
【実施例】
【0026】
以下、本発明の実施の形態について詳細に説明する。
【実施例】
【0027】
図1は本発明のマルチスクリューカオス発振回路図、図2はそのマルチスクリューカオス発振回路における線形VCCS回路G1 およびG2 の特性を示す図であり、図2(a)は線形VCCS回路の回路記号を示す図、図2(b)はその入出力特性を示している。また、図3は本発明のマルチスクリューカオス発振回路におけるマルチヒステリシスVCCS回路MH1 およびMH2 の回路記号を示す図、図4はそのマルチヒステリシスVCCS特性の例を示す図である。
【実施例】
【0028】
これらの図に示すように、本発明のマルチスクリューカオス発振回路は、線形VCCS回路G1 およびG2 の組から成る線形2ポートVCCS回路1と、マルチヒステリシス特性を持つマルチヒステリシスVCCS回路MH1 およびMH2 の組から成るマルチヒステリシス2ポートVCCS回路2、さらには、2つのキャパシタC1 およびC2 により構成される。
【実施例】
【0029】
線形VCCS回路G1 およびG2 の特性は、図2に示すようであり、それらの入出力特性の中央の線形部分のトランスコンダクタンスを、それぞれgm1およびgm2とする。
【実施例】
【0030】
一方、マルチヒステリシスVCCS回路MH1 およびMH2 は、上記した特許文献1の方法などにより構成する。その回路記号を図3に、マルチヒステリシスVCCS特性の例を図4にそれぞれ示す。
【実施例】
【0031】
図1中のキャパシタC1 ,C2の電圧を、それぞれv1 (t)およびv2 (t)とし、さらに、キャパシタC1 ,C2 から図1の線形2ポートVCCS回路1に流れ込む電流をそれぞれi1(t),i2 (t)とおくと、線形2ポートVCCS回路1部分の回路方程式は下記(1)で与えられる。
【実施例】
【0032】
【数1】
JP0005158823B2_000002t.gif
一方、図1のマルチヒステリシス2ポートVCCS回路2部分の回路方程式は、キャパシタC1 ,C2 からマルチヒステリシス2ポートVCCS回路2に流れ込む電流を、それぞれi′1(t),i′2 (t)とおくと下記(2)となる。
【実施例】
【0033】
【数2】
JP0005158823B2_000003t.gif
ここで、MHi (・)(i=1,2)は、図4に例を示したようなマルチヒステリシスVCCS特性を与える関数である。
【実施例】
【0034】
上記式(1)で表現される線形2ポートVCCS回路1と、上記式(2)で表現されたマルチヒステリシス2ポートVCCS回路2とを並列接続させた回路の両端にそれぞれキャパシタC1 ,C2 を接続したものが、図1で示した本発明のマルチスクリューカオス発振回路であり、この回路全体の回路方程式は、以下のように表すことができる。
【実施例】
【0035】
【数3】
JP0005158823B2_000004t.gif
本発明のマルチスクリューカオス発振回路の動作を解析するため、上記の回路方程式に対して、以下の変数変換を用いた正規化を行う。
【実施例】
【0036】
x x(t)=v1 (t) …(4)
y y(t)=v1 (t)-v2 (t) …(5)
1 x τ=gm2y t …(6)
2δ=Ex /Ey …(7)
ν=C1 m1/C2 m2 …(8)
ω=δ√(4ν-1) …(9)
p・mh1 (x(τ))=-(1/gm1x )MH1 (Ex x(τ))
…(10)
q・mh2 (y(τ))=-(1/gm2y )MH2 (Ey y(τ))
…(11)
ここで、τは正規化された時間、x(τ)およびy(τ)は状態変数、δは減衰パラメータ、ωは振動角周波数パラメータ、pおよびqは平衡点パラメータである。また、mhi (・)(i=1,2)は、正規化されたマルチヒステリシスVCCS特性である。
【実施例】
【0037】
図5は本発明に係るマルチヒステリシスVCCS特性の正規化の例を示す図である。
【実施例】
【0038】
例えば、図5(a)と(b)に示す2個の2値ヒステリシスVCCS特性Hi (vd ),H2 (vd )を合成して得られるマルチヒステリシスVCCS特性を正規化すると図5(c)のようなマルチヒステリシスVCCS特性mh(x(τ))となる。
【実施例】
【0039】
上記の変数変換およびパラメータを用いることにより、上記式(3)の回路方程式は以下の式(12)のように正規化できる。
【実施例】
【0040】
【数4】
JP0005158823B2_000005t.gif
式(12)において、p・mh1 (x(τ))およびq・mh2 (y(τ))は、マルチヒステリシスVCCS特性mh1 (x(τ))およびmh2 (y(τ))の出力が入力に応じて切り替わり、マルチヒステリシスVCCS特性が持つ離散出力の各レベルに対応する定数となるので、その期間では上記式(12)を線形微分方程式とみなすことができる。すなわち、本システムは、マルチヒステリシスVCCS特性mhi (・)の出力によって定義される半空間がつなぎ合わされた区分線形系であると見なせる。そこで、
【実施例】
【0041】
【数5】
JP0005158823B2_000006t.gif
と変数変換すれば、上記式(12)は次式のように表すことができる。
【実施例】
【0042】
【数6】
JP0005158823B2_000007t.gif
上記式(14)の特性方程式の固有値λは
λ=δ±δ√(1-4ν) …(15)
で与えられる。
【実施例】
【0043】
パラメータνが
4ν-1>0 …(16)
を満足していれば、固有値λは複素数となり、このとき、上記式(14)の解は
【実施例】
【0044】
【数7】
JP0005158823B2_000008t.gif

JP0005158823B2_000009t.gif
【実施例】
【0045】
さらに、式(17)は、
【実施例】
【0046】
【数8】
JP0005158823B2_000010t.gif
JP0005158823B2_000011t.gif
【実施例】
【0047】
次に、分岐解析とアトラクタについて説明する。
【実施例】
【0048】
ここでは、本発明のマルチスクリューカオス発振回路が豊かな分岐現象と多様なカオスアトラクタを持ち得ることを、記号力学系を導入した分岐解析を通して示す。例として、簡単のため、図5(c)に示すようなマルチヒステリシスVCCS特性で、EL th1 =-ER Th1 ,ID 1 =-IU 1 ,EL th2 =-ER Th2 ,ID 2 =-IU 2 である対称な特性を持つマルチヒステリシスVCCS回路によりMH1 およびMH2 をそれぞれ構成する場合を以下で取り上げる。さらに、これら2個のマルチヒステリシスVCCS回路MH1 およびMH2 を一組として構成したマルチヒステリシス2ポートVCCS回路において、正規化したパラメータがδ=0.05,ω=1.00,p=0.25,q=0.25であるときを考える。このとき、マルチヒステリシスVCCS回路MH1 およびMH2 の閾値を変化させることによって、本発明のマルチスクリューカオス発振回路は様々なアトラクタを呈する。
【実施例】
【0049】
これらのアトラクタを特徴付けるため、ここではマルチヒステリシスVCCS回路MH1 ,MH2 の出力電流が、各ヒステリシス特性での飽和電流に対応する離散値を取ることに注目する。すなわち、本発明のマルチスクリューカオス発振回路はハイブリッドシステムの一種であり、連続値の内部状態変数と、これに対応した離散値の出力変数とを有している。そこで、記号力学系として、各アトラクタの軌道におけるマルチヒステリシスVCCS回路の出力電流の離散系列に着目する。ここで例として取り上げた回路では、2個の2値ヒステリシスVCCS回路を組み合わせたマルチヒステリシスVCCS回路を2個一組として用いてマルチヒステリシス2ポートVCCS特性を構成しているため、mh1 (x(τ)),mh2 (y(τ))共に4種類の離散出力状態が存在する。このため、これらの離散出力状態の組み合わせは4×4の16種類存在し、これらの組み合せにそれぞれ対応した16個の半空間が解空間中に存在する。そこで、解軌道がこれらの半空間の内のどの半空間を通過するかによりアトラクタを分類する。このため、mh1 (x(τ))の4つの離散出力状態をlとし、これにl=1,2,3,4と番号付けをする。同様に、mh2 (y(τ))の離散出力状態をmとし、これにもm=1,2,3,4と番号付けをする。さらに、l,mを用いて解空間Sを
【実施例】
【0050】
【数9】
JP0005158823B2_000012t.gif
と表す。ここで、slmは、離散出力値lとmにより構成される半空間である。
【実施例】
【0051】
ここで、アトラクタの軌道が半空間slmを通過する場合はblm=“1”,通過しない場合をblm=“0”というバイナリ変数で記述し、アトラクタを分類する。このように記述した軌道通過半空間行列をBとする。例えば、
【実施例】
【0052】
【数10】
JP0005158823B2_000013t.gif
で表されるアトラクタは、その軌道が、半空間s11,s13,s14,s22,s32,s34,s42,s43,s44を通過することを示す。
【実施例】
【0053】
まず、マルチヒステリシス2ポートVCCS特性を構成する2つのマルチヒステリシスVCCS回路が、共に図6に示すような正規化マルチヒステリシスVCCS特性を持っているとし、それぞれの回路の閾値Th1 およびTh2 を、0.1から1.0まで変化させた際に得られるアトラクタについて、その解軌道が通過する半空間を調べた。これにより得られた2パラメータ分岐図を図7に示す。この図7で、各アトラクタの軌道が通過する半空間を表す軌道通過半空間行列は、それぞれ、
【実施例】
【0054】
【数11】
JP0005158823B2_000014t.gif
の11種類である。さらに、この分岐図中の幾つかの特徴的なカオスアトラクタの例を図8に示す。この図において、図8(a)は図7中のB10(Th1 =0.20,Th2 =0.60)の領域でのカオスアトラクタの例、図8(b)は図7中のB5 (Th1 =0.60,Th2 =0.20)の領域でのカオスアトラクタの例、図8(c)は図7中のB11(Th1 =0.20,Th2 =0.20)の領域でのカオスアトラクタの例、図8(d)は図7中のB7 (Th1 =0.60,Th2 =0.60)の領域でのカオスアトラクタの例を示している。
【実施例】
【0055】
次の例として、マルチヒステリシス2ポートVCCS特性を構成する2個のマルチヒステリシスVCCS回路が、共に図9に示すような正規化マルチヒステリシスVCCS特性を持っているとし、それぞれの閾値Th1 およびTh2 を、0.1から0.5まで変化させた際に得られたアトラクタがどの半空間を通過したかを調べた。得られた2パラメータ分岐図を図10に示す。この場合、用いた正規化マルチヒステリシスVCCS特性(図9)は、中間部分の飽和電流が縮退しているため、取り得る離散出力飽和電流は3つである。したがって、半空間の種類は3×3の9種類となる。図10で、各アトラクタの軌道が通過する半空間を表す3×3の軌道通過半空間行列は、それぞれ、
【実施例】
【0056】
【数12】
JP0005158823B2_000015t.gif
の9種類である。また、この分岐図中の特徴的なカオスアトラクタの例を図11に示す。この図11において、図11(a)は図10中のB1 (Th1 =0.20,Th2 =0.20)の領域でのカオスアトラクタの例、図11(b)は図10中のB2 (Th1 =0.25,Th2 =0.25)の領域でのカオスアトラクタの例、図11(c)は図10中のB3 (Th1 =0.30,Th2 =0.30)の領域でのカオスアトラクタの例、図11(d)は図10中のB4 (Th1 =0.20,Th2 =0.40)の領域でのカオスアトラクタの例、図11(e)は図10中のB5 (Th1 =0.20,Th2 =0.35)の領域でのカオスアトラクタの例、図11(f)は図10中のB6 (Th1 =0.30,Th2 =0.20)の領域でのカオスアトラクタの例、図11(g)は図10中のB7 (Th1 =0.40,Th2 =0.20)の領域でのカオスアトラクタの例、図11(h)は図10中のB8 (Th1 =0.35,Th2 =0.20)の領域でのカオスアトラクタの例、図11(i)は図10中のB9 (Th1 =0.20,Th2 =0.30)の領域でのカオスアトラクタの例を示している。これらのカオスアトラクタは、これまでに観測されたカオスアトラクタとは異なるカオスアトラクタである。
【実施例】
【0057】
以上の例で示した通り、本発明のマルチスクリューカオス発振回路によれば、マルチヒステリシス2ポートVCCS特性を構成する、マルチヒステリシスVCCS回路の閾値を制御するだけでも多様なカオスアトラクタを得ることができる。したがって、閾値以外の回路パラメータを変化させることにより、より豊かな分岐現象やカオスアトラクタが容易に得られると考えられる。さらに、上記において例示したように、従来とは異なったカオスアトラクタも本発明のマルチスクリューカオス発振回路から観測されている。また、これらのカオスアトラクタを生ずる分岐現象も非常に複雑であり、分岐現象自体も独特の分岐構造を持ち得る可能性が十分ある。
【実施例】
【0058】
次に、マルチスクリューカオス発振回路の実装例について説明する。
【実施例】
【0059】
本発明の有効性を示すため、上記非特許文献17~19の完全差動ヒステリシス2ポートVCCSカオス発振回路を拡張した、完全差動マルチスクリューカオス発振回路を以下に述べる。この回路は、TSMC0.35μmCMOS半導体プロセスを用いて設計した。
【実施例】
【0060】
図1に示した本発明のマルチスクリューカオス発振回路中の線形2ポートVCCS回路を構成する、2つの線形VCCS回路G1 およびG2 には、上記非特許文献19で提案されている完全差動線形VCCS回路を用いた。これを図12に示す。この回路では、外部制御電圧Vg を変化させることにより、入出力特性の中央の線形部分のトランスコンダクタンスgm の値を変化させることができる。完全差動線形VCCS回路中のシミュレーション実験で用いた各MOSFETのサイズを表1に示す。
【実施例】
【0061】
【表1】
JP0005158823B2_000016t.gif
一方、図1のマルチスクリューカオス発振回路中のマルチヒステリシス2ポートVCCS回路を構成する、マルチヒステリシスVCCS回路MH1 およびMH2 は、上記した特許文献1で提案する手法を基に実装した。具体的な回路を図13に示す。この図13中で三角形で示したh1 ,h2 およびh3 は、2値ヒステリシスVCCS特性を持つコア回路であり、これを図14に示す。マルチヒステリシスVCCS特性の閾値電圧は、このコア回路の外部制御電圧Vhek を調整することにより変化させることができる。また、図13の完全差動マルチヒステリシスVCCS回路でマルチヒステリシスVCCS回路MH1 およびMH2 を実装するため、表2に示したサイズのMOSFETを使用した。さらに、図14に示すコア回路中のMOSFETのサイズは,マルチヒステリシスVCCS回路MH1 およびMH2 を実装するために、それぞれ表3および表4に示す値を用いた。
【実施例】
【0062】
【表2】
JP0005158823B2_000017t.gif
【実施例】
【0063】
【表3】
JP0005158823B2_000018t.gif
【実施例】
【0064】
【表4】
JP0005158823B2_000019t.gif
また、図1に示したマルチスクリューカオス発振回路中のキャパシタC1 ,C2 の容量は、それぞれ40pFと10pFである。
【実施例】
【0065】
以上の回路要素を図1に示すように接続して完全差動マルチスクリューカオス発振回路を構成し、SPICEシミュレーションでカオスアトラクタを観測した。この際、マルチヒステリシスVCCS回路MH2 の特性は図15に示すマルチヒステリシスVCCS特性に固定し、マルチヒステリシスVCCS回路MH1 のヒステリシスVCCS特性を図16に示す(a),(b),(c)と変化させた。マルチヒステリシスVCCS回路MH1 の特性として、図16(a)の特性を用いた場合に得られたカオスアトラクタを図17に、図16(b)の特性を用いた場合に得られたカオスアトラクタを図18に、さらに、図16(c)の特性を用いた場合に得られたカオスアトラクタを図19に、それぞれ示す。なお、図17(a),図18(a)および図19(a)はそれぞれvod1 -(vod1 -vod2 )-iod位相空間でのアトラクタ、図17(b),図18(b)および図19(b)はそれぞれvod1 -(vod1 -vod2 )平面への射影を示している。これらの図で、vod1 およびvod2 は、それぞれ、図1中のv1 (t)とv2 (t)に対応する差動電圧、iodは図1中のi1 (t)+i′1 (t)に対応する差動電流である。また、これらのアトラクタを観測した際の外部制御電圧の値を表5に示す。
【実施例】
【0066】
【表5】
JP0005158823B2_000020t.gif
この表5に示すVhe1 ,Vhe2,Vhe3 ,Vhiは、マルチヒステリシスVCCS回路MH1 およびMH2 のヒステリシスの幅,高さを制御するパラメータである。また、Vg は完全差動線形VCCS回路の入出力特性の中央の線形部分のトランスコンダクタンスgm を制御するパラメータである。
【実施例】
【0067】
図17,図18,図19に示した結果より、本発明の回路構成により、多様なマルチスクリューアトラクタが実現できることが確認された。
【実施例】
【0068】
本発明では、マルチヒステリシスVCCS回路を用いたマルチスクリューカオス発振回路を提供した。このマルチスクリューカオス発振回路は、連続時間カオス発振回路でありながらインダクタを含んでいないため、従来提案されているカオス回路と比較して回路構成が簡単である。さらに、多様なマルチヒステリシスVCCS特性が使用できるため、様々なマルチスクリューアトラクタを発生させることができる。また、構成要素であるマルチヒステリシスVCCS回路の諸特性を変化させることにより、より多くのカオスアトラクや分岐構造が実現できる。すなわち、本発明のマルチスクリューカオス発振回路は、マルチヒステリシスVCCS回路の閾値や飽和電流、マルチヒステリシスVCCS特性の形状や、回路の固有値等、多くの制御パラメータを有し、これらを制御することにより、これまでに報告されているカオスアトラクタはもとより、これまでに公表されていない様々なカオスアトラクタを生成することが可能である。
【実施例】
【0069】
本発明のマルチスクリューカオス発振回路は、その多様で高次元のカオスアトラクタを利用することによって、カオスを用いた情報処理装置などに応用可能である。
【実施例】
【0070】
さらに、本発明のマルチスクリューカオス発振回路は、ハイブリッドダイナミカルシステムであるため、高次元ハイブリッドダイナミカルシステムの高速物理シミュレーションや、高次元ハイブリッドダイナミクスによる計算装置などに利用できる。
【実施例】
【0071】
また、本発明のマルチスクリューカオス発振回路は、マルチヒステリシスVCCS特性の離散値出力状態を、記号力学あるいは多値論理値とすることにより、大容量でかつ動的なメモリや、多値論理回路の実現に有効である。
【実施例】
【0072】
さらに、本発明のマルチスクリューカオス発振回路による高次元で多様なカオスアトラクタは、複雑な時空間パターンの発生、画像処理、カオス通信、カオス暗号などに有用である。
【実施例】
【0073】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【産業上の利用可能性】
【0074】
本発明のマルチスクリューカオス発振回路は、その多様で高次元のカオスアトラクタを利用することによって、カオスを用いた情報処理装置などに利用可能である。
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3
【図5】
4
【図6】
5
【図9】
6
【図12】
7
【図13】
8
【図14】
9
【図15】
10
【図16】
11
【図17】
12
【図18】
13
【図19】
14
【図7】
15
【図8】
16
【図10】
17
【図11】
18