TOP > 国内特許検索 > 酸化膜の角で生じるキャリヤのディープレベル捕獲を利用した不揮発性メモリ > 明細書

明細書 :酸化膜の角で生じるキャリヤのディープレベル捕獲を利用した不揮発性メモリ

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第3643864号 (P3643864)
公開番号 特開2000-332136 (P2000-332136A)
登録日 平成17年2月10日(2005.2.10)
発行日 平成17年4月27日(2005.4.27)
公開日 平成12年11月30日(2000.11.30)
発明の名称または考案の名称 酸化膜の角で生じるキャリヤのディープレベル捕獲を利用した不揮発性メモリ
国際特許分類 H01L 21/8247    
H01L 27/115     
H01L 29/788     
H01L 29/792     
FI H01L 29/78 371
H01L 27/10 434
請求項の数または発明の数 1
全頁数 6
出願番号 特願平11-136710 (P1999-136710)
出願日 平成11年5月18日(1999.5.18)
審判番号 不服 2001-006828(P2001-006828/J1)
審査請求日 平成11年5月18日(1999.5.18)
審判請求日 平成13年4月26日(2001.4.26)
特許権者または実用新案権者 【識別番号】504136568
【氏名又は名称】国立大学法人広島大学
発明者または考案者 【氏名】三浦 道子
【氏名】小野 剛史
【氏名】マタウシュ ハンス・ユルゲン
個別代理人の代理人 【識別番号】100072051、【弁理士】、【氏名又は名称】杉村 興作
参考文献・文献 特開昭64-18268(JP,A)
特開平7-115142(JP,A)
Appl. Phys. Lett.,(1997-Dec.-8)Vol.71,No.23,P.3391-3393
特許請求の範囲 【請求項1】
少なくとも1つの角構造を有し、前記角構造を挟んでソース電極との接合部とドレイン電極との接合部とが形成されたシリコン半導体基板上に、前記シリコン半導体基板の角構造にそった角構造を有するゲート酸化膜が形成され、前記ゲート酸化膜上にゲートが形成された不揮発性メモリであって、
前記ゲート酸化膜内に電気的に注入され、前記ゲート酸化膜の角構造にディープレベル捕獲されるキャリヤによるしきい値電圧の変化によって情報を記憶するように構成し、前記ゲート酸化膜の膜厚が10ナノメートル以上であることを特徴とする不揮発性メモリ。
発明の詳細な説明 【0001】
【発明の属する技術分野】
本発明は、不揮発性メモリに関するものである。
【0002】
【従来の技術】
半導体を用いたメモリデバイスのうち、記憶保持動作を必要としないメモリデバイスを不揮発性メモリと呼ぶ。Metal-Oxide-Semiconductor Field-Effect-Transistor(MOSFET)を使用する不揮発性メモリは、情報化社会の推進につれてますますその重要さを増している。図1は、現在主に使用されているフローティングゲート形不揮発性メモリの構造を示す断面図である。ソース電極104およびドレイン電極105との接合領域102および103が形成された半導体基板101上にトンネル酸化膜106が載り、この上に導電性ポリシリコンから成るフローティングゲート107が載り、この上に再び酸化膜108が載っており、この上にさらにコントロールゲート109が載っている。半導体基板101には基板電極111が接続され、コントロールゲート109にはゲート電極110が接続されている。基板電極111およびゲート電極110間、または基板電極111およびドレイン電極105間に電圧をかけて、キャリヤを、トンネル酸化膜106を通してフローティングゲート107に注入し、このキャリヤをコントロールゲート109とフローティングゲート107との間の酸化膜108によって閉じ込めておく。フローティングゲート107にキャリヤがある場合とない場合とではドレイン電流のしきい値電圧が異なるため、2つの異なる素子特性をもつ状態ができる。これら2つの状態として情報を記憶するようにしている。
【0003】
【発明が解決しようとする課題】
以上のように、このようなフローティングゲート形不揮発性メモリ素子において重要なのは、キャリヤがフローティングゲートに効率よく注入されるようにすることと、注入されたキャリヤがフローティングゲートから出て行かないようにすることである。トンネル酸化膜を薄くするとキャリヤの注入効率が上がり、素子特性は向上する。ところが、これは同時にトンネル酸化膜の劣化を招き、回路の正しい動作ができなくなる。そのため、実際には、トンネル酸化膜の信頼性確保のために、膜厚をある程度以下に薄くすることができず、結果として、十分なキャリヤの注入を得るために動作電圧をあまり下げることができない。また、キャリヤの保留を確保するためには、コントロールゲートとフローティングゲートの間の酸化膜をある程度厚くする必要がある。これは同時にキャリヤのフローティングゲートへの注入の効率を落とすことになる。これを回避するためには、コントロールゲートとフローティングゲートの面積に違いをつける方法があるが、この方法を採用すると、素子の微細化が困難になってしまう。
【0004】
上述したことを鑑み、本発明は、動作電圧を下げることができ、素子の微細化が容易な新たな構造を有する不揮発性メモリを提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明による不揮発性メモリは、
少なくとも1つの角構造を有し、前記角構造を挟んでソース電極との接合部とドレイン電極との接合部とが形成されたシリコン半導体基板上に、前記シリコン半導体基板の角構造にそった角構造を有するゲート酸化膜が形成され、前記ゲート酸化膜上にゲートが形成された不揮発性メモリであって、
前記ゲート酸化膜内に電気的に注入され、前記ゲート酸化膜の角構造にディープレベル捕獲されるキャリヤによるしきい値電圧の変化によって情報を記憶するように構成し、前記ゲート酸化膜の膜厚が10ナノメートル以上であることを特徴とする。
【0006】
H.J.Mattausch et al.,Appl.Phys.Lett.,vol.71,p.3391(1997)に記載されているように、ポリシリコン上の酸化膜の角構造が形成された部分においては、平面部分と比べて安定なキャリヤの捕獲が得られることがわかっている。このような現象は、ディープレベル捕獲と呼ばれている。このような角の部分でのキャリヤの捕獲は、高温の熱処理に対しても安定している。上述した本発明による不揮発性メモリのような構造では、半導体基板およびゲート間、または半導体基板およびドレイン間にかかる電場によってキャリヤがゲート酸化膜に注入される。この一部はゲート酸化膜内にとどまらずゲート電極へと通過していくが、一部はゲート酸化膜内に安定に捕獲され、ドレイン電流のしきい値電圧を変化させる。
【0007】
従来のフローティングゲート形不揮発性メモリは、トンネル酸化膜を通してキャリヤをフローティングゲートに注入し、これを閉じ込めておく方法によっている。これと相違して本発明では、ゲート酸化膜内にキャリヤを捕獲させる方法を取る。こうすることによって従来のフローティングゲート形不揮発性メモリの場合より低い電圧で動作させることができる。またキャリヤを閉じ込めておくための酸化膜も必要なくなり、素子構造が簡単である。このため不揮発性メモリの製造コストを大きく低減することができる。
【0008】
本発明による不揮発性メモリの最適な動作電圧はゲート酸化膜の厚さによって決まるので、逆にゲート酸化膜の厚さを要求される動作電圧の値から決定することができる。ただし、酸化膜厚10ナノメートル以下になるとディープレベルの捕獲は急激に減少してくるので、これ以下にしないほうがよいといえる。したがって本発明による不揮発性メモリの他の実施形態は、前記ゲート酸化膜の膜厚が10ナノメートル以上であることを特徴とする。上述したように従来のフローティングゲート形不揮発性メモリでは、素子特性を向上させるためにトンネル酸化膜を薄くしなければならなかった。本発明による不揮発性メモリでは、酸化膜にキャリヤを捕獲させるので、むしろ薄すぎると動作しにくくなる。つまり、本発明による不揮発性メモリに用いる製造技術は最先端のものではなく、十分使いこなされているものである。このため、高い生産性を容易に確保することができる。
【0009】
ドレイン接合の基板内はみだし位置は、チャネル用や要求されるMOSFETの特性によって設定されるが、好適には角の部分から0.1μm以上離しておく。
【0010】
【発明の実施の形態】
図3は、本発明による不揮発性メモリ素子の一実施形態を示す断面図である。シリコンまたはポリシリコンから成る基板201には、段差構造がエッチングにより形成されている。基板201には前記段差構造を挟んでソース電極204およびドレイン電極205との接合領域202および203が形成されており、これらの上にゲート酸化膜206およびゲート207が形成され、MOSFET構造を成している。基板201には基板電極208が接続され、ゲート207にはゲート電極209が接続されている。ゲート酸化膜206は、基板201の段差構造にそって形成されているため、角構造を有する。
【0011】
基板電極209およびゲート電極208間、またはドレイン電極205およびゲート電極208間に電圧をかけると、これによって作られる電場によってドレイン接合領域203または基板201からトンネル電流によってゲート酸化膜206内にキャリヤが注入される。この時、かける電圧を抑制することによって、キャリヤを、ゲート酸化膜206内に効率よく捕獲することができる。この捕獲のうちで特に角構造の部分で起きるものは高温の熱処理を行っても放出されることなく捕獲され続ける。すなわち、ゲート酸化膜206内にキャリヤが捕獲されている場合とされていない場合とではMOSFETのしきい値電圧に変化がみられ、従来のフローティングゲート形不揮発性メモリと同様にこのしきい値電圧の変化として情報を記憶することができる。
【0012】
本不揮発性メモリの最適な動作電圧は、ゲート酸化膜の厚さによって決まるので、逆にゲート酸化膜の厚さを要求される動作電圧の値から決定することができる。ただし、ゲート酸化膜厚10ナノメートル以下になるとキャリヤのディープレベルの捕獲は急激に減少してくるので、これ以下にしないほうがよい。
【0013】
ドレイン接合の基板内はみだし位置は、チャネル用や要求されるMOSFETの特性によって設定されるが、目安として、角の部分から最低0.1μm離しておくほうがよい。
【0014】
本発明による不揮発性メモリにおけるゲート酸化膜の角構造を利用したディープレベルの捕獲の特徴は、素子面積を増やすことなしに、角の構造を複雑な形状にすることによって、面積に対する角の割合を増やし、結果として大きなしきい値電圧のずれを実現することができることである。図3は、本発明による不揮発性メモリ素子の他の実施形態を示す断面図である。基本的な構成は図2の不揮発性メモリと同様であり、基板301、ソース接合領域302、ドレイン接合領域303、ソース電極304、ドレイン電極305、ゲート電極308、基板電極309、ゲート酸化膜306およびゲート307は、図2の不揮発性メモリにおける対応する構成要素と同様の役割を有する。しかしながら、基板301には、2つの段差構造がエッチングによって形成されており、したがってこの上に形成されたゲート酸化膜306は、図2の不揮発性メモリのゲート酸化膜206よりも多くの角構造を有する。このようにして、素子面積は同じでも、ゲート酸化膜の角構造の割合を増やすことによって、より大きなしきい値電圧のずれを実現することができる。これは素子の微細化にとって非常に好都合である。また、他の素子の不活性な横の部分を利用して角構造をもつ酸化膜を形成することができ、面積を増加させずにメモリを作ることが可能になる。
【0015】
図4は、本発明による不揮発性メモリの、ゲート酸化膜の膜厚を50nmとした場合のゲート酸化膜におけるキャリヤ捕獲前後でのゲートに流れる実測電流を示すグラフである。このグラフから、キャリヤが捕獲された場合とされない場合とでは、十分なしきい値電圧の差が得られていることが分かる。
【0016】
【発明の効果】
本発明によれば、動作電圧を下げることができ、素子の微細化が容易な新たな構造を有する不揮発性メモリが実現される。
【図面の簡単な説明】
【図1】 従来のフローティングゲート形不揮発性メモリの構造を示す断面図である。
【図2】 本発明による不揮発性メモリの一実施形態の構造を示す断面図である。
【図3】 本発明による不揮発性メモリの他の実施形態の構造を示す断面図である。
【図4】 本発明による不揮発性メモリのゲート酸化膜におけるキャリヤ捕獲前後でのゲートに流れる実測電流を示すグラフである。
【符号の説明】
101、201、301 基板
102、202、302 ソース接合領域
103、203、303 ドレイン接合領域
104、204、304 ソース電極
105、205、305 ドレイン電極
106 トンネル酸化膜
107 フローティングゲート
108 酸化膜
109 コントロールゲート
110、208、308 ゲート電極
111、209、309 基板電極
206、306 ゲート酸化膜
207、307 ゲート
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3