TOP > 国内特許検索 > 半導体装置の製造方法および半導体装置 > 明細書

明細書 :半導体装置の製造方法および半導体装置

発行国 日本国特許庁(JP)
公報種別 特許公報(B2)
特許番号 特許第4176523号 (P4176523)
公開番号 特開2004-296528 (P2004-296528A)
登録日 平成20年8月29日(2008.8.29)
発行日 平成20年11月5日(2008.11.5)
公開日 平成16年10月21日(2004.10.21)
発明の名称または考案の名称 半導体装置の製造方法および半導体装置
国際特許分類 H01L  21/02        (2006.01)
H01L  21/316       (2006.01)
H01L  29/78        (2006.01)
H01L  21/336       (2006.01)
H01L  29/786       (2006.01)
H01L  29/94        (2006.01)
FI H01L 21/02 Z
H01L 21/316 A
H01L 29/78 301G
H01L 29/78 617V
H01L 29/78 617T
H01L 29/94 Z
請求項の数または発明の数 12
全頁数 15
出願番号 特願2003-083571 (P2003-083571)
出願日 平成15年3月25日(2003.3.25)
審査請求日 平成16年12月15日(2004.12.15)
特許権者または実用新案権者 【識別番号】503360115
【氏名又は名称】独立行政法人科学技術振興機構
発明者または考案者 【氏名】小林 光
個別代理人の代理人 【識別番号】110000338、【氏名又は名称】特許業務法人原謙三国際特許事務所
【識別番号】100080034、【弁理士】、【氏名又は名称】原 謙三
【識別番号】100113701、【弁理士】、【氏名又は名称】木島 隆一
【識別番号】100116241、【弁理士】、【氏名又は名称】金子 一郎
審査官 【審査官】大嶋 洋一
参考文献・文献 特開平11-168096(JP,A)
特開平08-018045(JP,A)
特開平06-334177(JP,A)
特開平05-102179(JP,A)
特開平02-237157(JP,A)
Watt, J.T.; Fishbein, B.J.; Plummer, J.D,Characterization of surface mobility in MOS structures containing interfacial cesium ions,IEEE Transactions on Electron Devices,米国,IEEE,1989年 1月,Volume 36, Issue 1, Part 2,,pp.96 - 100
調査した分野 H01L 21/02
H01L 21/316
H01L 21/336
H01L 29/78
H01L 29/786
H01L 29/94
特許請求の範囲 【請求項1】
半導体基板表面に絶縁膜を有する半導体装置の製造方法において、
上記半導体基板表面に、絶縁膜の母体基板を形成する絶縁膜母体基板形成工程と、
上記絶縁膜母体基板形成工程によって得られる絶縁膜の母体基板上に、セシウムの単体またはセシウムを含む化合物を吸着させるCs吸着工程と、
上記Cs吸着工程によって得られる、セシウムの単体またはセシウムを含む化合物が吸着した絶縁膜の母体基板を加熱処理して、セシウムを含有する絶縁膜を形成させる加熱処理工程とを有しており、
上記Cs吸着工程における母体絶縁膜上へのセシウムの単体またはセシウムを含む化合物の吸着は、スピンコート法、真空蒸着、スパッター蒸着、電子ビーム蒸着、レーザーアブレーション、およびCVDから選ばれる少なくとも1つの方法で行われることを特徴とする半導体装置の製造方法。
【請求項2】
半導体基板表面に絶縁膜を有する半導体装置の製造方法において、
上記半導体基板表面に、絶縁膜の母体基板を形成する絶縁膜母体基板形成工程と、
上記絶縁膜母体基板形成工程によって得られる絶縁膜の母体基板上に、セシウムの単体またはセシウムを含む化合物を吸着させるCs吸着工程と、
上記Cs吸着工程によって得られる、セシウムの単体またはセシウムを含む化合物が吸着した絶縁膜の母体基板を加熱処理して、セシウムを含有する絶縁膜を形成させる加熱処理工程とを有しており、
上記Cs吸着工程は、上記絶縁膜母体基板形成工程によって得られる絶縁膜の母体基板上に、セシウムの単体またはセシウムの化合物を含む溶液を塗布する工程であることを特徴とする半導体装置の製造方法。
【請求項3】
上記セシウムを含有する絶縁膜の膜厚は、10nm以下であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
【請求項4】
上記セシウムの単体またはセシウムの化合物を含む溶液における、セシウムの単体またはセシウムを含む化合物の濃度が102M以下、かつ106M以上であることを特徴とする請求項2に記載の半導体装置の製造方法。
【請求項5】
上記セシウム化合物が、酸化セシウム(Cs2O)、塩化セシウム(CsCl)、硫酸セシウム(Cs2SO4)、硝酸セシウム(CsNO3)、炭酸セシウム(Cs2CO3)、水酸化セシウム(CsOH)、臭化セシウム(CsBr)、フッ化セシウム(CsF)、よう化セシウム(CsI)、およびアジ化セシウム(CsN3)から選ばれる少なくとも1つであることを特徴とする請求項1~4のいずれか1項に記載の半導体装置の製造方法。
【請求項6】
上記加熱処理工程は、800℃以下で行われることを特徴とする請求項1~5のいずれか1項に記載の半導体装置の製造方法。
【請求項7】
上記加熱処理工程は、400℃~800℃の範囲内で行われることを特徴とする請求項6に記載の半導体装置の製造方法。
【請求項8】
上記加熱処理工程は、窒素、アルゴン、ネオン、酸素、水蒸気、水素、およびそれらの混合気体から選ばれる少なくとも1つの気体の雰囲気下行われることを特徴とする請求項1~7のいずれか1項に記載の半導体装置の製造方法。
【請求項9】
上記半導体基板上に、上記セシウムを含有する絶縁膜を形成した後に、電極を形成する工程を有することを特徴とする請求項1~8のいずれか1項に記載の半導体装置の製造方法。
【請求項10】
上記絶縁膜は、二酸化シリコン(SiO2)、シリコンオキシナイトライド、四窒化三シリコン(Si3N4)、二酸化チタン(TiO2)、三酸化二アルミニウム(Al2O3)、五酸化二タンタル(Ta2O5)、二酸化ハフニウム(HfO2)、および二酸化ジルコニウム(ZrO2)から選ばれる少なくとも1つの化合物を含んでいることを特徴とする請求項1~9のいずれか1項に記載の半導体装置の製造方法。
【請求項11】
上記半導体基板は、単結晶シリコン(Si)、多結晶シリコン、非晶質シリコン、シリコンゲルマニウム(SiGe)、シリコンオンインシュレータ(SOI)、ヒ化リウム(GaAs)、リン化インジウム(InP)、炭化シリコン(SiC)、および窒化ガリウム(GaN)から選ばれる少なくとも1つの物質からなることを特徴とする請求項1~10のいずれか1項に記載の半導体装置の製造方法。
【請求項12】
請求項1~11のいずれか1項に記載の半導体装置の製造方法によって製造されることを特徴とする半導体装置。
発明の詳細な説明
【0001】
【発明の属する技術分野】
本発明は、低閾値電圧を実現する半導体装置の製造方法、および低閾値電圧を実現する半導体装置に関するものである。
【0002】
【従来の技術】
近年、モバイルコンピューティングが急激に普及しており、これに伴い、数多くの携帯電子機器が登場している。これらの携帯電子機器は、どのような場所へも持ち運び可能であり、使用可能であることが最も大きな利点であるため、高機能化とともに、小型化、省電力化が強く要請されている。
【0003】
かかる携帯電子機器の消費電力を抑えるための手段として、携帯電子機器に搭載されている大規模集積回路(LSI)、薄膜トランジスター(TFT)等の消費電力を抑制するという方法が挙げられる。これらLSIやTFTには半導体装置が用いられているため、この半導体装置の低消費電力化が必要となる。
【0004】
半導体装置の消費電力は動作電圧の2乗に比例するため、まず求められるのは、動作電圧を下げることである。さらに動作電圧の低下のためには、まず閾値(しきい値)電圧の低下が要求されることになる。
【0005】
また、半導体装置における閾値電圧の制御は、半導体の微細化、すなわち、超微細半導体素子の開発のためにも欠かせない技術の一つである。
【0006】
半導体装置、例えば、金属-酸化物-半導体(MOS:Metal Oxide Semiconductor)デバイスにおける閾値電圧は、金属・半導体間の接触電位差、表面や絶縁膜中の固定電荷等の影響を受けることが知られている。
【0007】
このため、MOSデバイスにおける閾値電圧を制御する方法として、これまで、ホウ素やリンを含有させることによって多結晶シリコンゲート電極の仕事関数を変化させる方法(レトログレードウェル技術)、例えば、半導体基板内部の不純物濃度を、半導体基板の表面付近において半導体基板の深い部分よりも低くなるように構成することによって、閾値電圧のばらつきを小さくする方法が知られている(特許文献1参照)。また、半導体基板にホウ素やリン等をイオン注入することによって、デバイスの閾値電圧を制御する方法が知られている(特許文献2参照)。
【0008】
さらに、MOSデバイスの酸化膜厚が約50nm以上と厚い場合には、セシウムイオンをゲート酸化膜中にイオン注入することにより、MOSデバイスの閾値電圧を制御する試みが行われている(例えば、非特許文献1参照)。さらに、仕事関数の異なる二種類の金属材料を用いてゲート電極を作製する方法(デューアルゲート技術)も検討されている。
【0009】
【特許文献1】
特開平11-40764号公報(公開日:平成11年2月12日)
【0010】
【特許文献2】
特開2002-280461号公報(公開日:平成14年9月27日)
【0011】
【非特許文献1】
L. Krusin-Elbaum著、「Dependence of the Flatband Voltage of Si-MOS on Distribution of Cesium in SiO2」、J. Electrochem. Soc. Vol. 133, No. 8, page 1712-1715, Aug. 1986年
【0012】
【発明が解決しようとする課題】
しかしながら、上述のような従来のMOSデバイスにおける閾値電圧の制御方法には、以下のような問題点がある。具体的には、ホウ素やリンによる仕事関数の変化には限りがあり、十分に闘値電圧を下げることができないという問題点がある。また、半導体基板にイオンの注入を行う場合は、注入のダメージや汚染等により、移動度が低下するという問題点がある。
【0013】
さらに、ZrO2、HfO2などの高誘電体材料をゲート絶縁膜として使用する場合、金属やそのシリサイドをゲート電極材料として用いる必要があるが、それらの仕事関数を変化させ闘値電圧を制御することは非常に困難である。また、上記デューアルゲート技術には、半導体装置の製造プロセスが非常に複雑になるという問題点がある。
【0014】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ゲート電極へのドーピングや他種類のゲート電極材料を用いることなしに、また、半導体へのイオン注入を用いることなく、簡便かつ確実に闘値電圧を低下、または制御することができる半導体装置の製造方法、および半導体装置を提供することにある。
【0015】
【課題を解決するための手段】
本発明者らは、上記の課題に鑑み鋭意検討した結果、半導体基板表面に絶縁膜と電極とを有するMIS(Metal Insulator Semiconductor)型半導体装置において、半導体基板表面にSiO2や高誘電率のZrO2、HfO2、Al2O3等の薄膜を形成し、その上にセシウム(Cs)を含む化合物の溶液をスピンコート、あるいは真空蒸着等によって金属セシウムあるいはセシウムイオン(Cs+)を堆積させ、その後熱処理を施すことにより絶縁膜中にセシウムを拡散させて得たMIS型半導体装置では、極薄のSiO2、ZrO2の絶縁膜におけるフラットバンド電位がシフトすることを見出し、本発明を完成させるに至った。
【0016】
すなわち、本発明にかかる半導体装置の製造方法は、上記の課題を解決するために、半導体基板表面に絶縁膜を有する半導体装置の製造方法において、上記半導体基板表面に、絶縁膜の母体基板を形成する絶縁膜母体基板形成工程と、上記絶縁膜母体基板形成工程によって得られる絶縁膜の母体基板上に、セシウムの単体またはセシウムを含む化合物を吸着させるCs吸着工程と、上記Cs吸着工程によって得られる、セシウムの単体またはセシウムを含む化合物が吸着した絶縁膜の母体基板を加熱処理して、セシウムを含有する絶縁膜を形成させる加熱処理工程とを有することを特徴としている。
【0017】
上記の構成によれば、セシウムが拡散した状態で含まれる絶縁膜を備えた半導体装置が得られる。セシウムは大きな分子径を有しており、固定電荷として作用するため、上記絶縁膜中に拡散して存在するセシウムの働きによって、半導体装置の閾値電圧を制御、または低下させることができる。したがって、ゲート電極へのドーピングや他種類のゲート電極材料を用いることなしに、また、半導体へのイオン注入を用いることなく、簡便かつ確実に闘値電圧を制御、または低下させた半導体装置を提供することができる。すなわち、本発明によれば、半導体基板にイオンの注入を行う場合のように、注入のダメージや汚染等により、半導体装置における移動度が低下するという問題点を回避でき、かつ、非常に簡便な方法で、半導体装置における闘値電圧を十分に制御、または低下させることができる。なお、上記Cs吸着工程と加熱処理工程とは、同時に行うことも可能である。すなわち、加熱している絶縁膜の母体基板上にCs等を吸着させることも可能である。
【0018】
また、本発明にかかる半導体装置の製造方法は、上記セシウムを含有する絶縁膜の膜厚は、10nm以下であることが好ましい。さらに好ましくは、4nm以下であることが好ましい。
【0019】
上記の構成によれば、絶縁膜の膜厚がかなり薄いため、極微量のセシウムを用いて、効率的に閾値電圧を制御することが可能である。なお、本発明でいう「絶縁膜の膜厚」とは、「絶縁膜のSi02換算膜厚」であってもよい。なお、「絶縁膜のSi02換算膜厚」とは、絶縁膜がSi02から構成されていない場合、例えば、絶縁膜が、シリコンオキシナイトライド、四窒化三シリコン(Si3N4)、二酸化チタン(TiO2)、三酸化二アルミニウム(Al2O3)、五酸化二タンタル(Ta2O5)、二酸化ハフニウム(HfO2)、または二酸化ジルコニウム(ZrO2)等の比誘電率がSi02より大きい絶縁膜から構成されている場合、その膜厚を比誘電率3.9のSi02に換算した膜厚をいう。
【0020】
また、本発明にかかる半導体装置の製造方法は、上記Cs吸着工程における母体絶縁膜上へのセシウムの単体またはセシウムを含む化合物の吸着は、スピンコート法、真空蒸着、スパッター蒸着、電子ビーム蒸着、レーザーアブレーション、およびCVDから選ばれる少なくとも1つの方法で行われることが好ましい。特に上記Cs吸着工程は、上記絶縁膜母体基板形成工程によって得られる絶縁膜の母体基板上に、セシウムの単体またはセシウムを含む化合物の溶液を塗布する工程であることが好ましい。
【0021】
上記の構成によれば、簡便かつ効率的に、セシウム単体またはセシウムを含む化合物を絶縁膜母体基板上に吸着させることができる。
【0022】
また、本発明にかかる半導体装置の製造方法は、上記セシウムの単体またはセシウムを含む化合物の溶液における、セシウムの単体またはセシウムを含む化合物の濃度が10-2M以下、かつ10-6M以上であることが好ましい。さらに、本発明にかかる半導体装置の製造方法は、上記セシウムを含む化合物が、酸化セシウム(Cs2O)、塩化セシウム(CsCl)、硫酸セシウム(Cs2SO4)、硝酸セシウム(CsNO3)、炭酸セシウム(Cs2CO3)、水酸化セシウム(CsOH)、臭化セシウム(CsBr)、フッ化セシウム(CsF)、よう化セシウム(CsI)、およびアジ化セシウム(CsN3)から選ばれる少なくとも1つであることが好ましい。
【0023】
上記の構成によれば、簡便かつ効率的に、セシウムを含む絶縁膜を形成することができる。なお、セシウム化合物等の濃度が上記の濃度よりも低い場合は、十分に閾値電圧を低下させることができない。
【0024】
また、本発明にかかる半導体装置の製造方法は、上記加熱処理工程は、800℃以下で行われることが好ましい。さらに、本発明にかかる半導体装置の製造方法は、上記加熱処理工程は、400℃~800℃の範囲内で行われることが好ましい。また、本発明にかかる半導体装置の製造方法は、上記加熱処理工程は、窒素、アルゴン、ネオン、酸素、水蒸気、水素、およびそれらの混合気体から選ばれる少なくとも1つの気体の雰囲気下にて行われることが好ましい。
【0025】
上記の構成によれば、セシウムが効率的に拡散した絶縁膜を得ることが可能となる。
【0026】
また、本発明にかかる半導体装置の製造方法は、上記半導体基板上に、上記セシウムを含有する絶縁膜を形成した後に、電極を形成する工程を有することが好ましい。
【0027】
上記の構成によれば、ゲート絶縁膜にセシウムを含む絶縁膜を用いたMOS型トランジスターを製造することができる。
【0028】
また、本発明にかかる半導体装置の製造方法は、上記絶縁膜は、二酸化シリコン(SiO2)、シリコンオキシナイトライド、四窒化三シリコン(Si3N4)、二酸化チタン(TiO2)、三酸化二アルミニウム(Al2O3)、五酸化二タンタル(Ta2O5)、二酸化ハフニウム(HfO2)、および二酸化ジルコニウム(ZrO2)から選ばれる少なくとも1つの化合物を含んでいることが好ましい。また、本発明にかかる半導体装置の製造方法は、上記半導体基板は、単結晶シリコン(Si)、多結晶シリコン、非晶質シリコン、シリコンゲルマニウム(SiGe)、シリコンオンインシュレータ(SOI)、ヒ化リウム(GaAs)、リン化インジウム(InP)、炭化シリコン(SiC)、および窒化ガリウム(GaN)から選ばれる少なくとも1つの物質からなることが好ましい。
【0029】
また、本発明にかかる半導体装置は、上記の課題を解決するために、上記のいずれかの半導体装置の製造方法によって製造されることを特徴としている。
【0030】
上記の構成によれば、ゲート電極へのドーピングや他種類のゲート電極材料を用いることなしに、また、半導体へのイオン注入を用いることなく、簡便かつ確実に闘値電圧を低下、または制御することができる半導体装置を得ることができる。
【0031】
また、本発明にかかる半導体装置は、上記の課題を解決するために、半導体基板表面に絶縁膜を有する半導体装置において、上記絶縁膜中に、セシウムが含まれていることを特徴としている。
【0032】
上記の構成によれば、セシウムは大きな分子径を有しており、固定電荷として作用するため、上記絶縁膜中に拡散して存在するセシウムの働きによって、半導体装置の閾値電圧を低下させることができる。したがって、ゲート電極へのドーピングや他種類のゲート電極材料を用いることなしに、また、半導体へのイオン注入を用いることなく、簡便かつ確実に闘値電圧を低下、または制御することができる半導体装置を提供するができる。
【0033】
また、本発明にかかる半導体装置の製造方法は、上記絶縁膜の膜厚は、10nm以下であることが好ましい。さらに好ましくは、4nm以下であることが好ましい。
【0034】
上記の構成によれば、絶縁膜の膜厚がかなり薄いため、極微量のセシウムを用いて、効率的に閾値電圧を制御することが可能である。
【0035】
また、本発明にかかる半導体装置は、さらに、上記半導体基板表面に電極を備えていることが好ましい。また、本発明にかかる半導体装置は、上記半導体装置が、ゲート絶縁膜にセシウムを含む絶縁膜を用いたMOS型トランジスターであることが好ましい。
【0036】
上記の構成によれば、容易に、ゲート絶縁膜にセシウムを含む絶縁膜を用いたMOS型トランジスターを得ることができる。
【0037】
【発明の実施の形態】
本発明にかかる半導体装置の製造方法、および半導体装置に関する実施の一形態について図1~図4に基づいて説明すれば以下のとおりである。なお、本発明は、これに限られるものではない。
【0038】
本発明は、例えば、MIS型の半導体装置において、半導体基板表面に薄膜の絶縁膜母体基板を形成し、上記絶縁膜母体基板上に金属セシウムを含む化合物を塗布した後に、加熱処理することによって、セシウムが拡散した状態で存在する薄膜の絶縁膜を半導体基板上に形成させ、低閾値電圧を実現できる半導体装置を提供する方法を提案するものである。
【0039】
そこで、以下では本発明の半導体装置の製造方法を説明し、次いで半導体装置について説明することとする。
【0040】
(1)本発明にかかる半導体装置の製造方法
本発明にかかる半導体装置の製造方法は、半導体基板表面に絶縁膜を有する半導体装置の製造方法において、上記半導体基板表面に、絶縁膜の母体基板を形成する絶縁膜母体基板形成工程と、上記絶縁膜母体基板形成工程によって得られる絶縁膜の母体基板上に、セシウムの単体またはセシウムを含む化合物を吸着させるCs吸着工程と、上記Cs吸着工程によって得られる、セシウムの単体またはセシウムを含む化合物が吸着した絶縁膜の母体基板を加熱処理して、セシウムを含有する絶縁膜を形成させる加熱処理工程とを有していればよく、その他の工程や条件等は特に限定されるものではない。以下に、本発明の半導体装置の製造方法における各工程、材料、生成物等について詳細に説明する。
【0041】
(1-1)絶縁膜母体基板形成工程
上記絶縁膜母体基板形成工程は、半導体基板表面上に絶縁膜の母体基板を形成する工程であればよい。上記半導体基板としては、従来公知の半導体装置における半導体基板として機能できる物質であればよい。具体的には、例えば、単結晶シリコン(Si)、多結晶シリコン、非晶質シリコン、シリコンゲルマニウム(SiGe)、シリコンオンインシュレータ(SOI)、ヒ化リウム(GaAs)、リン化インジウム(InP)、炭化シリコン(SiC)、または窒化ガリウム(GaN)等の物質を挙げることができるが、特に限定されるものではない。なお、半導体基板の形成方法は、従来公知の方法が利用でき、特に限定されるものではない。具体的には、例えば、後述する実施例に示すように、従来公知のCZ法により、面方位が(100)のp型単結晶シリコン基板を形成することができる。
【0042】
また、上記絶縁膜の母体基板としては、絶縁性を有し、上記半導体基板表面において絶縁膜として機能できる従来公知の物質、または、高誘電率の物質であればよい。具体的には、二酸化シリコン(SiO2)、シリコンオキシナイトライド、四窒化三シリコン(Si3N4)、二酸化チタン(TiO2)、三酸化二アルミニウム(Al2O3)、五酸化二タンタル(Ta2O5)、二酸化ハフニウム(HfO2)、または二酸化ジルコニウム(ZrO2)等が挙げられるが、特に限定されるものではない。なお、酸化セシウム(Cs2O)、塩化セシウム(CsCl)、金属セシウム(Cs)が特に好ましい。また、上記絶縁膜の母体基板には、上記物質以外の他の物質が含まれていてもよい。
【0043】
また、上記半導体基板表面に絶縁膜の母体基板を形成する方法としては、従来公知の方法を利用することができ、特に限定されるものではない。具体的には、例えば、後述する実施例に示すように、半導体基板を加熱処理する方法、電子ビーム蒸着法の他、スピンコート法、真空蒸着、スパッター蒸着、レーザーアブレーション、またはCVD(Chemical Vapor Deposition)等の方法も利用可能である。なお、上記方法の具体的な条件、温度、時間、回数、濃度等は、適宜設定でき、特に限定されるものではない。さらに、半導体基板上に絶縁膜の母体基板を形成する前処理、後処理として、例えば、後述する実施例に示すように、半導体基板表面に存在する酸化膜等の余分な物質を除去する工程、洗浄工程等が行われてもよいことはいうまでもない。
【0044】
さらに、絶縁膜の母体基板の膜厚は、特に限定されるものではないが、下記の工程を行って絶縁膜を形成した後に、当該絶縁膜のSiO2換算膜厚が10nm以下となることが好ましい。
【0045】
(1-2)Cs吸着工程
上記Cs吸着工程は、上記絶縁膜母体基板形成工程によって得られる絶縁膜の母体基板上に、セシウムの単体またはセシウムを含む化合物を吸着させる工程であればよい。
【0046】
上記セシウムの単体とは、金属セシウムのことである。また、セシウムを含む化合物としては、従来公知のセシウム化合物であればよく、具体的には、酸化セシウム(Cs2O)、塩化セシウム(CsCl)、硫酸セシウム(Cs2SO4)、硝酸セシウム(CsNO3)、炭酸セシウム(Cs2CO3)、水酸化セシウム(CsOH)、臭化セシウム(CsBr)、フッ化セシウム(CsF)、よう化セシウム(CsI)、またはアジ化セシウム(CsN3)等が挙げられるが、特に限定されるものではない。また、本発明でいう「セシウム」は、セシウム単体およびセシウムイオンを意味するものとする。
【0047】
また、上記Cs吸着工程における母体絶縁膜上へのセシウムの単体またはセシウムを含む化合物を吸着させる方法としては、従来公知の方法を利用することができるが、具体的には、後述する実施例に示すスピンコート法の他、真空蒸着、スパッター蒸着、電子ビーム蒸着、レーザーアブレーション、またはCVD等が挙げられる。なお、上記方法の具体的な条件、回転数、温度、時間、回数、濃度、膜厚等は、適宜設定でき、特に限定されるものではないが、下記の加熱処理工程を経てセシウムを含有する絶縁膜を形成した後の、当該絶縁膜のSiO2換算膜厚が10nm以下となるように、セシウム等を吸着させることが好ましい。また、ここでいう「スピンコート法」には、従来公知のスピンコーティング法が含まれる。
【0048】
上記Cs吸着工程として、具体的には、例えば、上記絶縁膜母体基板形成工程によって得られる絶縁膜の母体基板上に、セシウムの単体またはセシウムを含む化合物の溶液を塗布する工程が挙げられる。
【0049】
上記のセシウム「塗布」工程において、上記セシウムの単体またはセシウムを含む化合物の溶液における、セシウムの単体またはセシウムを含む化合物の濃度は、特に限定されるものではないが、セシウムの単体、またはセシウムを含む化合物、例えば、酸化セシウム(Cs2O)、塩化セシウム(CsCl)、硫酸セシウム(Cs2SO4)、硝酸セシウム(CsNO3)、炭酸セシウム(Cs2CO3)、水酸化セシウム(CsOH)、臭化セシウム(CsBr)、フッ化セシウム(CsF)、よう化セシウム(CsI)、またはアジ化セシウム(CsN3)の濃度が10-2M以下、かつ10-6M以上であることが好ましい。これ以下の濃度である場合は、十分にセシウムを含む絶縁膜を形成することができず、閾値電圧を十分に低下させることができなくなる。
【0050】
また、上記セシウムの単体またはセシウムを含む化合物の溶液における溶媒は、セシウムの単体またはセシウムを含む化合物を溶解、または分散させることができる溶媒であればよく、従来公知の水、有機溶媒を用いることができ、特に限定されるものではない。
【0051】
(1-3)加熱処理工程
上記加熱処理工程は、上記Cs吸着工程によって得られる、セシウムの単体またはセシウムを含む化合物が吸着した絶縁膜の母体基板を加熱処理する工程であればよい。
【0052】
上記加熱処理工程は、室温(25℃)~800℃の範囲内で、特に好ましくは、400℃~800℃の範囲内で行われることが好ましい。さらに、上記加熱処理工程は、窒素、アルゴン、ネオン、酸素、水蒸気、水素、およびそれらの混合気体から選ばれる少なくとも1つの気体の雰囲気下にて行われることが好ましい。
【0053】
なお、上記加熱処理工程における他の条件、例えば、加熱時間、昇温時間等の条件は、適宜設定でき、特に限定されるものではない。
【0054】
また、上記半導体基板上に、上記(1-1)~(1-3)までの工程を行うことにより、セシウムを含む絶縁膜を形成した後に、電極を形成する工程を有してもよい。これによって、例えば、簡便に閾値電圧を低下または制御することができるMOS型トランジスター等のデバイスを製造することができる。
【0055】
さらに、上記の加熱処理工程の条件、例えば、加熱時間、加熱温度等を変化させることにより、または上記Cs吸着工程において、絶縁膜の母体基板上に吸着させるセシウムの量を変化させることによって、簡便に半導体装置における閾値電圧を制御することができる。
【0056】
また、上記Cs吸着工程と加熱処理工程とは、同時に行うことも可能である。すなわち、すでに十分に加熱しておいた絶縁膜の母体基板上にCsを吸着させることも可能である。これによれば、改めて加熱処理工程を行う必要がなくなり、効率的に半導体装置を製造できる。
【0057】
(2)本発明にかかる半導体装置
本発明にかかる半導体装置は、半導体基板表面に絶縁膜を有する半導体装置において、上記絶縁膜中に、セシウムが含まれているものであればよい。例えば、上記(1-1)~(1-3)までの工程を行うことにより、本発明にかかる半導体装置を得ることができる。すなわち、本発明にかかる半導体装置は、上述の半導体装置の製造方法によって製造されるものであればよい。
【0058】
上述の半導体装置の製造方法によれば、絶縁膜中にセシウムが拡散した状態で存在する絶縁膜が備えられた半導体装置を得ることができる。上記の半導体装置は、後述する実施例に示すように、電気容量をゲート電圧の関数として測定した場合、フラットバンド電位をシフトさせる性質を有する。このフラットバンド電位のシフトは、上記半導体装置、すなわちMOSデバイスにおける閾値電圧のシフトに相当するものである。
【0059】
以下に、セシウムを絶縁膜中に含有せしめることによる、半導体装置におけるフラットバンド電位のシフトの発生機構について図3を用いて説明する。
【0060】
図3は、MOSデバイスのエネルギーバンド構造のモデルであり、セシウムは大きなイオン化傾向をもっており、図3(a)に示すように二酸化シリコンなどの絶縁膜上に存在する場合、正の電荷を有して陽イオンとなっている。この状態では、セシウムの正電荷と金属電極に誘起されるカウンター電荷の間の距離は非常に小さく、セシウムイオンによって絶縁膜中の電位勾配はほとんど生じない。セシウムが絶縁膜上に存在する状態で加熱した場合、図3(b)に示すようにそれが絶縁膜のバルク内に拡散する。この結果、セシウムイオンの正電荷によって二酸化シリコン膜中の電位勾配ΔVOXが生じて、その結果、半導体のバンドの曲がりが変化する(ΔVOX)。熱処理温度を上昇した場合、図3(c)に示すように、セシウムが更に奥深くまで浸入し、絶縁膜中の電位勾配ΔVOXが増加する結果、半導体のバンドベンディングが増加する(ΔVOX)。以上のような機構によって、セシウムを絶縁膜中に拡散して含有せしめることによる閾値電圧の制御を達成することができる。
【0061】
また、後述する実施例に示すように、上記半導体装置における電気容量をゲート電圧の関数として測定した電気容量-電圧(C-V)曲線の結果によれば、ヒステレシスは存在せず、これは、上記半導体装置において、セシウムが可動イオンとなっていないことを示すものである(図2参照)。
【0062】
また、上記半導体装置の絶縁膜のSiO2換算膜厚は、10nm以下であることが好ましい。このように極薄の絶縁膜であれば、極微量のセシウムで十分な低閾値電圧を実現することが可能である。
【0063】
さらに、上記半導体基板表面に電極を備えていることが好ましい。このような構成によれば、低閾値電圧を実現できる、ゲート絶縁膜にセシウムを含む絶縁膜を用いたMOS型トランジスターを容易に製造することが可能である。
【0064】
以上のように、本発明にかかる半導体装置の製造方法、および半導体装置によれば、ゲート電極にドーピングや半導体基板にイオン注入を行う必要がないため、イオン注入によるダメージや汚染が発生することなく、また複雑な工程を経る必要がないため、簡単かつ短時間、低コストでフラットバンド電位、すなわち闘値電圧を制御した、または低下させた半導体装置を提供することが可能である。
【0065】
また、本発明にかかる半導体装置の製造方法によれば、セシウムを絶縁膜中に分散させた状態で含有せしめることによって、高誘電体膜(例えば、ZrO2、HfO2、Al2O3等)を用いる半導体装置(例えば、MOSトランジスター等)の閾値電圧を効率的に制御する、または低下させることができる。
【0066】
このため、本発明は、超微細半導体装置や省電力の半導体装置の製造に非常に有用である。
【0067】
また、本発明にかかる半導体装置は、上述したように、閾値電圧を制御可能であり、低閾値電圧を実現している。このため、本発明にかかる半導体装置を、例えば、金属-絶縁膜-半導体トランジスター、MOS型トンネルダイオード、PN接合ダイオード等のデバイスに用いることにより、これらのデバイスの小型化、省電力化、および高性能化を達成することができる。また、それらを集積化した半導体装置、電子機器等の小型化、省電力化、および高性能化、さらには低コスト化にも非常に有用なものである。
【0068】
以下添付した図面に沿って実施例を示し、本発明の実施の形態についてさらに詳しく説明する。もちろん、本発明は以下の実施例に限定されるものではなく、細部については様々な態様が可能であることはいうまでもない。さらに、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【0069】
【実施例】
〔実施例1〕
図1は、本発明の一実施形態を示すMOSダイオードの製造工程断面図である。ここでは、セシウムを含む絶縁膜を形成することにより、フラットバンド電位、すなわち闘値電圧を制御する方法について説明する。
【0070】
この実施例において、半導体基板1としては、単結晶シリコン、多結晶シリコン、非晶質シリコン、シリコンゲルマニウム、シリコンオンインシュレータ、ヒ化ガリウム、リン化インジウム、けい化炭素(炭化シリコン)、窒化ガリウムなどが使用可能である。また、絶縁膜の母体基板4としては、二酸化シリコン膜、シリコンオキシナイトライド膜、四窒化三シリコン、二酸化チタン、五酸化ニタンタル膜、三酸化二アルミニウム膜、二酸化ハフニウム膜、二酸化ジルコニウム膜などが使用可能である。
【0071】
まず図1(a)に示すように、半導体基板としてCZ法により成長させた面方位が(100)のp型単結晶シリコン基板(以下単にシリコン基板と称する)1を用いて、分離領域として350nmの公知のLOCOS分離酸化膜(SiO2)2を形成した。このとき、窒化シリコン膜をマスクとして、LOCOS分離酸化膜を形成するが、窒化シリコン膜除去の際、表面に薄いシリコンの酸化膜3が形成される。
【0072】
そこで、次いで、図1(b)に示すように、MOSデバイスを作成する活性領域を、公知のRCA法洗浄(W. Kern, D. A. Poutinen: RCAレビュー31巻、187ページ、1970年)により、ウェーハを洗浄した後、希釈フッ化水素(0.5容量%水溶液)に5分間浸し、シリコン表面の酸化膜3を除去した。
【0073】
次に、図1(c)に示すように、超純水でシリコン基板1を5分間洗浄した後、酸素中850℃で30分間加熱することによって、絶縁膜の母体基板として機能する二酸化シリコン膜4を形成した。
【0074】
次に、図1(d)に示すように、濃度10-4Mの塩化セシウム水溶液を回転数6000rpmでスピンオンして、二酸化シリコン膜4の表面上にセシウムイオンを含む層5を吸着させた絶縁膜の母体基板8を形成した。
【0075】
その後、図1(e)に示すように、窒素中550℃、700℃、または800℃で10分間加熱して、セシウムを含む絶縁膜6とし、半導体装置9を作製した。
【0076】
次に、図1(f)に示すように、真空蒸着法によりマスクを用いて直径0.3mmのアルミニウム電極7を形成して、MOSダイオード10とした。このMOSダイオードの表面アルミニウム電極7と、シリコン基板1裏面からリード線を引き出し、電気的測定を行った。
【0077】
図2は、上記方法で作成したMOSダイオード(MOSデバイス)10の電気容量をゲート電圧の関数として測定した電気容量-電圧(C-V)曲線を示す図である。図中、曲線(a)は、二酸化シリコン膜4中にセシウムを含有させていない絶縁膜6を有するMOSダイオード10についての測定結果を示す。曲線(b)、(c)、および(d)は、二酸化シリコン膜4上に濃度が10-2MのCsClをスピンオンして、しかる後に窒素中でそれぞれ550℃、700℃、800℃で加熱処理を行い作製した、セシウムを含有する絶縁膜6を備えるMOSダイオード10についての測定結果を示す。
【0078】
絶縁膜6中にセシウムを含有せしめることによるフラットバンド電位のシフトは、曲線(b)、(c)、および(d)において、それぞれ0.42V、0.54V、0.63Vであった。フラットバンド電位のシフトは、MOSFETにおける闘値電圧のシフトとなる。
【0079】
また、曲線(b)、(c)、および(d)において、ヒステレシスは存在せず、この実験事実はセシウムが可動イオンとならないことを示すものである。
【0080】
本実施例では、半導体基板1に単結晶シリコンを用いているが、この他に多結晶シリコン、非晶質シリコン、SiGe、SOI、GaAs、InP、SiC、GaNなどを用いることもできる。
【0081】
また、本実施例では、セシウムを含む化合物として、CsClを用いているが、Cs2O、Cs2SO4、CsNO3、Cs2CO3、CsOH、CsBr、CsF、CsI、またはCsN3などを用いることもできる。
【0082】
また、本実施例ではスピンオンするセシウム化合物の濃度を10-4Mとしているが、10-2M~10-6Mの範囲であればよい。この範囲よりもセシウム化合物の濃度が低い場合、絶縁膜中に含有されるセシウムイオンの濃度が低すぎるために、閾値電圧を十分にシフトすることができなくなる。また、この範囲以上であれば、絶縁膜の電気特性が劣化する。
【0083】
また、本実施例では、セシウムを含む化合物を絶縁膜の母体基板4上にスピンオンして吸着させる方法を用いているが、その他にも、金属セシウムまたはセシウムを含む化合物を絶縁膜上に真空蒸着、スパッター蒸着、電子ビーム蒸着、レーザーアブレーション、またはCVD法などによって堆積させる方法を用いることもできる。
【0084】
〔実施例2〕
まず図4(a)に示すように、半導体基板としてCZ法により成長させた面方位が(100)のp型単結晶シリコン基板(以下単にシリコン基板と称する)21を用いて、分離領域として350nmの公知のLOCOS分離酸化膜(SiO2)22を形成した。このとき、窒化シリコン膜をマスクとして、LOCOS分離酸化膜を形成するが、窒化シリコン膜除去の際、表面に薄いシリコンの酸化膜23が形成される。
【0085】
そこで、次いで、図4(b)に示すように、MOSデバイスを作成する活性領域を、公知のRCA法洗浄(W. Kern, D. A. Poutinen: RCAレビュー31巻、187ページ、1970年)により、ウェーハを洗浄した後、希釈フッ化水素(0.5容量%水溶液)に5分間浸し、シリコン表面の酸化膜23を除去した。
【0086】
次に、図4(c)に示すように、超純水でシリコン基板21を5分間洗浄した後、電子ビーム蒸着法を用いて、絶縁膜の母体基板として二酸化ジルコニウム(ZrO2)膜24を10nm堆積させた。この際の基板温度は380℃とした。
【0087】
次に、図4(d)に示すように、基板温度を400℃にして、金属セシウムをZrO2膜24上に蒸着させ、セシウムを含むZrO2膜25、すなわち、絶縁膜25を形成し、半導体装置27を作製した。
【0088】
次に、図4(e)に示すように、真空蒸着法によりマスクを用いて直径0.3mmのアルミニウム電極26を形成して、MOSダイオード28を作製した。このMOSダイオードの表面アルミニウム電極26と、シリコン基板21裏面からリード線を引き出し、上記実施例1と同様の方法にて、電気容量-電圧測定を行った。
【0089】
その結果、セシウムイオンを含有させたZrO2膜(絶縁膜)25を有するMOSダイオード28の電気容量-電圧特性は、セシウムを含まない絶縁膜25を有するMOSダイオード28の電気容量-電圧曲線に比べて、0.43V負のゲートバイアス電圧側にシフトしていた。この実験事実は、セシウムを絶縁膜24中に含有せしめることによって、高誘電体膜を用いるMOSダイオードやMOSトランジスターの閾値電圧を制御できることを示すものである。
【0090】
なお、本実施例では、絶縁膜の母体基板24として、高誘電体膜であるZrO2を用いたが、シリコンオキシナイトライド、Si3N4、TiO2、Al2O3、Ta2O5、HfO2などを用いることもできる。
【0091】
【発明の効果】
以上のように、本発明にかかる半導体装置の製造方法、および半導体装置によれば、ゲート電極にドーピングや半導体基板にイオン注入を行うことなく、簡単かつ短時間に低コストで半導体デバイスのフラットバンド電位、すなわち闘値電圧を制御することが可能であり、半導体デバイス、とりわけ金属-絶縁膜-半導体トランジスター、MOSトンネルダイオード、PN接合ダイオード等の高性能化を実現することができるという効果を奏する。また、それらを集積化した半導体装置の高性能化と低コスト化を可能とするものである。
【図面の簡単な説明】
【図1】本発明にかかる一実施形態のMOSダイオードの製造工程における断面を示す図である。
【図2】本発明にかかる一実施形態のMOSダイオードにおける電気容量-電圧(C-V)特性を示す図である。
【図3】本発明にかかる一実施形態のMOSデバイスにおけるエネルギーバンド構造のモデル図である。
【図4】本発明にかかる他の実施形態のMOSダイオードの製造工程における断面を示す図である。
【符号の説明】
1 シリコン基板(半導体基板)
2 LOCOS分離酸化膜(SiO2
3 シリコンの酸化膜
4 二酸化シリコン膜(絶縁膜の母体基板)
5 セシウムイオンを含んだ層
6 セシウムイオンを含んだ二酸化シリコン膜(絶縁膜)
7 アルミニウム電極
8 セシウムを吸着させた絶縁膜の母体基板
9 半導体装置
10 MOSダイオード
21 シリコン基板(半導体基板)
22 LOCOS分離酸化膜(SiO2
23 シリコンの酸化膜
24 二酸化ジルコニウム膜(絶縁膜の母体基板)
25 セシウムイオンを含んだZrO2膜(絶縁膜)
26 アルミニウム電極
27 半導体装置
28 MOSダイオード
図面
【図1】
0
【図2】
1
【図3】
2
【図4】
3