TOP > 外国特許検索 > Feild effect transisitor and fabricating method thereof

Feild effect transisitor and fabricating method thereof

外国特許コード F110005982
整理番号 K02011TW
掲載日 2011年12月19日
出願国 台湾
出願番号 93122351
公報番号 200509397
公報番号 I313060
出願日 平成16年7月27日(2004.7.27)
公報発行日 平成17年3月1日(2005.3.1)
公報発行日 平成21年8月1日(2009.8.1)
優先権データ
  • 特願2003-281104 (2003.7.28) JP
発明の名称 (英語) Feild effect transisitor and fabricating method thereof
発明の概要(英語) A field effect transistor (FET) is provided. The FET includes a SiC substrate 1, a source 3a and a drain 3b are formed in the SiC substrate, a AIN layer 5 with a thickness of at least one molecular layer is formed on the surface of the SiC substrate, an insulation structure having a SiO2 layer is formed on the AIN layer 5, and a gate 15 electrode is formed on the insulation structure. Therefore, the interface state with the SiC substrate is well maintained, and the leakage current could be reduced.
  • 出願人(英語)
  • JAPAN SCIENCE AND TECHNOLOGY AGENC
  • 発明者(英語)
  • SUDA, JUN,
  • MATSUNAMI, HIROYUKI
国際特許分類(IPC)
参考情報 (研究プロジェクト等) PRESTO Nanostructure and Material Property AREA
ライセンスをご希望の方、特許の内容に興味を持たれた方は、問合せボタンを押してください。

PAGE TOP

close
close
close
close
close
close