Top > Search of Japanese Patents > NORMALIZATION METHOD FOR INTEGRATED CIRCUIT, NORMALIZATION CIRCUIT, AND INTEGRATED CIRCUIT

NORMALIZATION METHOD FOR INTEGRATED CIRCUIT, NORMALIZATION CIRCUIT, AND INTEGRATED CIRCUIT UPDATE_EN

Patent code P170014599
File No. 1756
Posted date Sep 26, 2017
Application number P2016-027994
Publication number P2017-146777A
Date of filing Feb 17, 2016
Date of publication of application Aug 24, 2017
Inventor
  • (In Japanese)戸川 望
  • (In Japanese)大屋 優
Applicant
  • (In Japanese)学校法人早稲田大学
Title NORMALIZATION METHOD FOR INTEGRATED CIRCUIT, NORMALIZATION CIRCUIT, AND INTEGRATED CIRCUIT UPDATE_EN
Abstract PROBLEM TO BE SOLVED: To provide a normalization method for an integrated circuit capable of normally operating the integrated circuit even if a hardware Trojan horse exists, a normalization circuit and the integrated circuit.
SOLUTION: A normalization circuit 10 is inserted into a suspected Trojan net 11 and comprises an authentication section 12 and an invalidation section 14. The authentication section 12 includes a transition counter 26 and a clock counter 28 and, if the number of times of transition in output of the suspected Trojan net 11 is less than a threshold that is predetermined in the predetermined number of clocks, outputs a discrimination result that the suspected Trojan net 11 is a Trojan net to the invalidation section 14. The invalidation section 14 includes an invalidation element 42 which invalidates the output of the Trojan net.
Outline of related art and contending technology (In Japanese)


近年、半導体業界においては、外部業者が情報処理装置に用いられる集積回路の製造に関わるようになったことから、集積回路の安全性が問題視されるようになっている。本来意図されていない機能(ハードウェアトロイ、以下「HT」とも記す。)を集積回路に埋め込むことが、第三者である外部業者において容易になったためであり、こうしたハードウェアトロイを検出することが求められている。



一般的には、ハードウェアトロイを検出するには、対象となる集積回路のハードウェアトロイに関する情報が必要とされてきた。ハードウェアトロイを含まない健全な設計データを利用して、ハードウェアトロイを検出する方法が提案されている(例えば、非特許文献1参照)。例えば、製造段階において挿入されたトロイの有無は、トロイが挿入されていない健全なチップと、トロイが挿入されたチップとの間で、物理的な重さや電力量、あるいは電磁波などについての差分をとることによって判断することができる。



ハードウェアトロイは、集積回路の製造段階のみならず設計段階においても埋め込まれる可能性がある。設計データに対して、ハードウェアトロイの個所を一度活性化させた後、その部分を無効化させるアプローチが提案されている(例えば非特許文献1)。

Field of industrial application (In Japanese)


本発明は、集積回路の正常化方法、正常化回路、及び集積回路に関し、特にハードウェアトロイが埋め込まれた集積回路を正常化する方法、正常化回路、及び集積回路に関する。

Scope of claims (In Japanese)
【請求項1】
 
ハードウェアトロイに接続されている疑いのある疑トロイネットを含む集積回路を正常に動作させる正常化方法であって、
前記疑トロイネットの遷移回数が、所定のクロック数において予め定められた閾値未満の場合、前記疑トロイネットをトロイネットであると判定する工程と、
前記トロイネットの出力を無効化する工程と
を備えることを特徴とする正常化方法。

【請求項2】
 
前記遷移回数の閾値が3、前記クロック数の閾値が32であることを特徴とする請求項1記載の正常化方法。

【請求項3】
 
ハードウェアトロイに接続されている疑いのある疑トロイネットを含む集積回路を正常に動作させる正常化回路であって、
前記疑トロイネットに挿入され、認証部と、無効化部とを備え、
前記認証部は、遷移カウンタとクロックカウンタとを有し、前記疑トロイネットの出力の遷移回数が、所定のクロック数において予め定められた閾値未満の場合、前記疑トロイネットをトロイネットであるとの判定結果を前記無効化部に出力し、
前記無効化部は、前記トロイネットの出力を無効化する無効化素子を有する
ことを特徴とする正常化回路。

【請求項4】
 
前記遷移回数の閾値が3、前記クロック数の閾値が32であることを特徴とする請求項3記載の正常化回路。

【請求項5】
 
請求項3または請求項4の正常化回路を含むことを特徴とする集積回路。
IPC(International Patent Classification)
Drawing

※Click image to enlarge.

JP2016027994thum.jpg
State of application right Published
Please contact us by E-mail or facsimile if you have any interests on this patent.


PAGE TOP

close
close
close
close
close
close
close