TOP > 国内特許検索 > 撮像装置及び画素回路

撮像装置及び画素回路

国内特許コード P05A007622
整理番号 ShIP‐Z307
掲載日 2005年10月20日
出願番号 特願2003-295027
公開番号 特開2005-065074
登録番号 特許第4288346号
出願日 平成15年8月19日(2003.8.19)
公開日 平成17年3月10日(2005.3.10)
登録日 平成21年4月10日(2009.4.10)
発明者
  • 川人 祥二
出願人
  • 国立大学法人静岡大学
発明の名称 撮像装置及び画素回路
発明の概要

【課題】高速の画像を取得するため、短い蓄積時間で十分な感度と低雑音特性を得るために画素内で電圧増幅を行えれば理想的であるが、電子シャッタ動作、リセットノイズの除去、信号電圧増幅の3つの要求を満たすものはなかった。
【解決手段】V1点の容量C1とV2点の容量C2の比率を大きく取り、電荷をV1からV2に転送することにより信号電圧増幅が行える。さらに、TXを開くまえのVFD0にサンプルされて含まれているリセットノイズ成分は、TXを開いてΔVFD変化した後の電圧に含まれているリセットノイズと同量であるため、変化分ΔVFDを取り出して増幅することによりリセットノイズが除かれる。またRを3Vに戻すことにより、V1部からの電荷注入はなくなり、V2の電圧はそのまま保持され記憶状態になる。これらの動作は、全ての画素において同じタイミングでなされるため、電子シャッタの機能を果たす。
【選択図】図1

従来技術、競合技術の概要


CMOSイメージセンサの一般的な画素回路では、信号電荷の蓄積を行って読み出したのち、一水平ライン毎に信号電荷の初期化(リセット)を行う。リセットと信号蓄積の開始のタイミングが水平ライン毎に異なるため、動きの大きな画像に対してはひずみを生じる。これに対してCCDイメージセンサは、全画素一斉同時にリセットし、同時に信号蓄積を開始することができる。これは電子シャッタ動作またはグローバルシャッタと呼ばれる。
CMOSイメージセンサで電子シャッタ動作を行う従来の方法としては、文献[1]に開示されている方法、文献[2]に開示されている方法がある。しかし、これらの方法では、電子シャッタ動作を取り入れたがために、信号電荷を初期化する際に発生するリセットノイズを除去することができないという問題がある。
また、高速の画像を取得するため、短い蓄積時間で十分な感度と低雑音特性を得るために画素内で電圧増幅を行えれば理想的であるが、電子シャッタ動作、リセットノイズの除去、信号電圧増幅の3つの要求を満たすものはない。また、たとえできたとしても、回路が複雑になれば、画素面積が大きくなるとともに、フォトダイオードの開口率が小さくなり、感度が低下する。
文献一覧
[1] US Patent Number 5,986,297 Color active pixel sensor with electronic shuttering, anti-blooming, and low-cross-talk
[2] 特表2000-504489, 電子的シャッタ動作を備えた能動ピクセルセンサアレイ

【特許文献1】米国特許第5,986,297号明細書

【特許文献2】特表2000-504489号公報

産業上の利用分野


本発明は、高速CMOSイメージセンサの画素回路に関する。

特許請求の範囲 【請求項1】
光電変換を行う光電変換手段と、
該光電変換手段により発生した信号電荷を次段へ転送するゲート手段と、
該ゲート手段からの信号電荷を蓄積する蓄積手段と、
前記蓄積手段の信号電荷をリセットするリセット手段と、
前記蓄積手段からの信号を一時記憶する記憶手段と、
前記リセット手段によるリセット電圧と前記記憶手段に記憶された電圧に基づきリセットノイズを低減する手段とを画素内に備え、
前記ゲート手段,リセット手段及びリセットノイズ低減手段は、それぞれ、第1乃至第3のMOSトランジスタにより構成されており、
前記光電変換手段の出力が転送ゲート用の前記第1のMOSトランジスタのソースに接続され、
前記第1のMOSトランジスタのドレインにはリセット用の前記第2のMOSトランジスタのソースが接続され、
前記第2のMOSトランジスタのドレインにはリセット電圧が印加され、
前記第1のMOSトランジスタのドレインにはリセットノイズ低減用の前記第3のMOSトランジスタのゲートが接続され、
前記第3のMOSトランジスタのソース及びドレインにはそれぞれ第1,第2のキャパシタが第1,第2基準電圧との間に接続され、
前記第3のMOSトランジスタのソース及びドレインにはそれぞれ前記第1,第2のキャパシタに対して充放電を行う第1,第2の充放電手段が接続されてなる撮像装置

【請求項2】
前記第1のキャパシタは、前記第2のキャパシタよりも容量が大きく設定され、前記第3のMOSトランジスタにより、前記第1のキャパシタに記憶された信号電荷が前記第2のキャパシタに転送される際に、電荷転送に伴い電圧増幅がなされることを特徴とする請求項記載の撮像装置

【請求項3】
前記第3のMOSトランジスタのチャネルは、前記第2のMOSトランジスタのチャネルとは異なるキャリアにより導電性を与えられたものである請求項記載の撮像装置

【請求項4】
さらに、前記第1,第2の充放電手段、及び前記第1,第2のMOSトランジスタの導通・非導通を制御する手段を設けてなる請求項記載の撮像装置

【請求項5】
前記第3のMOSトランジスタの前記ドレインが接続された前記第2のキャパシタ上の信号を出力するための出力バッファを更に備える請求項1~4のいずれか一項に記載の撮像装置

【請求項6】
光電変換を行う光電変換手段と、
該光電変換手段により発生した信号電荷を次段へ転送するゲート手段と、
該ゲート手段からの信号電荷を蓄積する蓄積手段と、
前記蓄積手段の信号電荷をリセットするリセット手段と、
前記蓄積手段からの信号を一時記憶する記憶手段と、
前記リセット手段によるリセット電圧と前記記憶手段に記憶された電圧に基づきリセットノイズを低減する手段とを画素内に備え、
前記ゲート手段,リセット手段及びリセットノイズ低減手段は、それぞれ、第1乃至第3のMOSトランジスタにより構成されており、
前記光電変換手段の出力が転送ゲート用の前記第1のMOSトランジスタのソースに接続され、
前記第1のMOSトランジスタのドレインにはリセット用の前記第2のMOSトランジスタのソースが接続され、
前記第2のMOSトランジスタのドレインにはリセット電圧が印加され、
前記第1のMOSトランジスタのドレインにはリセットノイズ低減用の前記第3のMOSトランジスタのゲートが接続され、
前記第3のMOSトランジスタのソース及びドレインにはそれぞれ第1,第2のキャパシタが第1,第2基準電圧との間に接続され、
前記第3のMOSトランジスタのソース及びドレインにはそれぞれ前記第1,第2のキャパシタに対して充放電を行う第1,第2の充放電手段が接続されてなる画素回路。
産業区分
  • テレビ
  • 固体素子
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2003295027thum.jpg
出願権利状態 権利存続中
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記までご連絡ください。


PAGE TOP

close
close
close
close
close
close
close