TOP > 国内特許検索 > MOS電界効果トランジスタ型量子ドット発光素子の製造方法

MOS電界効果トランジスタ型量子ドット発光素子の製造方法 UPDATE

国内特許コード P05P003814
掲載日 2006年3月3日
出願番号 特願2004-207620
公開番号 特開2006-032564
登録番号 特許第4517144号
出願日 平成16年7月14日(2004.7.14)
公開日 平成18年2月2日(2006.2.2)
登録日 平成22年5月28日(2010.5.28)
発明者
  • 宮崎 誠一
  • 東 清一郎
出願人
  • 国立大学法人広島大学
発明の名称 MOS電界効果トランジスタ型量子ドット発光素子の製造方法 UPDATE
発明の概要 【課題】 MOS電界効果トランジスタ型量子ドット発光素子および受光素子の提供、MOS電界効果トランジスタ型量子ドット発光素子の製造方法の提供、かかる受発光素子を利用した光電子集積チップ、データ処理装置を提供することを目的とする。
【解決手段】 MOS電界効果トランジスタ型量子ドット発光素子は、半導体基板と、該半導体基板上に形成されたトンネルSiO層と、該トンネルSiO層上に形成されたSi殻内にGe核を内包した量子ドットと、該量子ドット上及び前記トンネルSiO層上に形成されたコントロールSiO層と、該コントロールSiO層上に形成されたゲート電極層と、を有する。MOS電界効果トランジスタ型量子ドット発光素子は、半導体基板と、該半導体基板上に形成されたゲートSiO層と、該ゲートSiO層上に形成されたドープSi層、Ge層及びドープSi層を順次積層してなる積層ゲート電極層と、を有する。
【選択図】 図1
従来技術、競合技術の概要


半導体集積回路は、半導体基板上に形成された多数のトランジスタやメモリセルから構成され、情報処理の高性能化のため回路の微細化および高集積化が進んでいる。また、半導体チップ内に共有メモリを設け、共有メモリを介して複数のプロセッサやCPU間でデータを共有し、同時進行でデータを処理する情報処理の高性能化が進んでいる。



一方、これらの情報処理の高性能化に伴い、回路の微細化および高集積化による回路内の配線の微細化が進み、それに伴いチップ内の離れた位置の回路間を接続するグローバル配線や、チップとチップをつなぐチップ間配線等のため配線距離が長くなり、配線による信号伝達の遅延が問題になっている。



この配線による信号伝達の遅延問題に対し、電気的信号伝達に代えて光を用いて信号伝達をおこなう方法(光配線又は光通信による方法)が提案されている。例えば、特許文献1に、GaAs等の化合物半導体を利用して光配線又は光通信を実現する方法が提案されている。また、特許文献2には、Ge又はGe-Si合金からなる量子ドットを利用して光配線又は光通信を実現する方法が提案されている。
【特許文献1】
特開2000-332229号公報
【特許文献1】
特開平6-326359号公報

産業上の利用分野


本発明は、光配線又は光通信を利用したMOS電界効果トランジスタ型量子ドット発光素子および受光素子、光電子集積チップ、データ処理装置およびMOS電界効果トランジスタ型量子ドット発光素子の製造方法に関する。

特許請求の範囲 【請求項1】
半導体基板上にトンネルSiO層を形成する工程、該トンネルSiO層上に金属Siが島状に分散したSiアイランドを形成する工程、該Siアイランド上に選択的にGe核を形成する工程、該Siアイランド上に前記Ge核を含んで金属Siを積層させてSi殻内にGe核を内包した量子ドットを形成する工程、該量子ドットを含みトンネルSiO層を覆うコントロ-ルSiO層を形成する工程、および、該コントロ-ルSiO層に重ねてゲート電極層を形成する工程を順次行うMOS電界効果トランジスタ型量子ドット発光素子の製造方法。

【請求項2】
Si殻内にGe核を内包した量子ドットを形成するに先立ち、トンネルSiO層の表面層をOH結合で終端されたトンネルSiO層に改質することを特徴とする請求項1に記載のMOS電界効果トランジスタ型量子ドット発光素子の製造方法。

【請求項3】
量子ドットを含みトンネルSiO層を覆うコントロ-ルSiO層を形成するに先立ち、量子ドット表面に酸化薄膜を形成することを特徴とする請求項1に記載のMOS電界効果トランジスタ型量子ドット発光素子の製造方法。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2004207620thum.jpg
出願権利状態 登録


PAGE TOP

close
close
close
close
close
close
close