TOP > 国内特許検索 > 光信号保持回路及び光信号保持回路アレイ

光信号保持回路及び光信号保持回路アレイ 実績あり

国内特許コード P05P002841
整理番号 4013
掲載日 2006年3月7日
出願番号 特願2004-216528
公開番号 特開2006-041760
登録番号 特許第4535320号
出願日 平成16年7月23日(2004.7.23)
公開日 平成18年2月9日(2006.2.9)
登録日 平成22年6月25日(2010.6.25)
発明者
  • 渡邊 実
  • 小林 史典
出願人
  • 独立行政法人科学技術振興機構
  • 学校法人九州工業大学
発明の名称 光信号保持回路及び光信号保持回路アレイ 実績あり
発明の概要

【課題】実装面積を大幅に小さくすることが可能な光信号ラッチ回路及びそれを使用した光信号ラッチアレイを提供する。
【解決手段】2個のインバータINV,INVがループ状に接続されたラッチ回路内の1つのインバータ(入力部インバータ)INVの入力側に、ラッチ回路のループの接断を行う入力受付用スイッチング素子TGを設ける。入力受付用スイッチング素子TGと入力部インバータINVとの接続ノード(入力ノード)INにフォトダイオードPDを逆バイアス接続する。フォトダイオードPDに印加する逆バイアスのリフレッシュ電圧Vccの入切を行うリフレッシュ・スイッチング素子Mを設ける。フォトダイオードPDの入力ノードINの電圧を、バッファを介さず直接入力部インバータINVに入力するため、実装面積を大幅に小さくすることが可能となる。
【選択図】 図1

従来技術、競合技術の概要


近年、回路の論理構造の再構成時間を飛躍的に短縮する技術として、光再構成型ゲートアレイ(Optically Programmable Gate Array : ORGA)の研究・開発が進められている(例えば、特許文献1~4参照)。光再構成型ゲートアレイは、回路の論理構造の情報を光信号パターンとして出力する光学部と、前記光信号パターンに従って回路の論理構造の構成を行うVLSI部との二つの部分を有し、光学部からの光信号パターンによりVLSI部の論理構造の再構成を並列的に実行するデバイスである。



これらの光再構成型ゲートアレイにおいては、VLSI部である論理回路が搭載されたチップ(論理回路チップ)内の回路の各所に、フォトダイオードを備えた光信号保持回路が設けられている。論理回路構成情報を含む光信号パターンは、光信号保持回路のフォトダイオードによって電気的な信号に変換される。こうして入力された論理回路構成情報は、光信号保持回路内に設けられた信号保持回路に保持される。そして、信号保持回路に保持された論理回路構成情報に従った回路接続の切り替えを行うことによって、論理回路の再構成が行われる。



信号保持回路の構成としては、例えば、特許文献5~7に記載のものが公知であり、これらは種々の回路で広く使用されている。図6は、従来の信号保持回路を適用することによって構成された光信号保持回路の回路構成を表す図である。光信号の書き込みを行う場合、まずリフレッシュ信号(¬REFRESH)を0レベルとし、リフレッシュ用のトランジスタMをオン状態とする。これにより、フォトダイオードPDにはリフレッシュ電圧Vccが印加される。尚、本明細書において記号「¬」が付された信号は負論理の信号を表すものとし、図面では信号名の上に上線を付して表示することとする。フォトダイオードPDは、逆バイアス接続されているため、フォトダイオードPDはキャパシタとして機能し、電荷が蓄積される。



次に、リフレッシュ信号(¬REFRESH)を1レベルとし、トランジスタMをオフ状態とする。このとき、フォトダイオードPDには、その容量によって電荷が保持され、カソード側のノードINには1レベルの電圧が保持される。



この状態で、フォトダイオードPDに対して光信号を入力する。光信号が1のときはフォトダイオードPDに光照射され、フォトダイオードPDが放電し、ノードINの電圧は0レベルとなる。光信号が0のときはフォトダイオードPDには光照射されず、ノードINの電圧は1レベルに維持される。従って、ノードINの電圧は光信号の反転値となる。



ノードINの電圧はバッファBUFFを介して、トランスミッション・ゲートTGに入力される。トランスミッション・ゲートは、pMOSトランジスタMとnMOSトランジスタMとから構成されており、各トランジスタには、ゲート信号(¬GATE,GATE)が入力されている。また、トランスミッション・ゲートTGの出力側は、2つのインバータINV,INVがループ状に結合してなる信号保持回路のインバータINVの入力端子に接続されている。



ノードINの電圧を信号保持回路に保持する場合には、ゲート信号(GATE)が1レベルとする。このとき、トランスミッション・ゲートはオン状態となり、バッファBUFFの出力はインバータINVの入力端子に印加される。ここで、バッファBUFFの駆動能力はインバータINV,INVの駆動能力よりも大きく構成されている。従って、インバータINVの入力電圧は強制的にバッファBUFFの出力電圧とされる。信号保持回路への入力が終わると、ゲート信号(GATE)が0レベルとする。これにより、ノードINの電圧は信号保持回路に保持される。



信号保持回路に保持された電圧は、インバータINV1の出力端子から保持信号CSとして取り出される。保持信号CSはノードINの電圧の反転値となるので、フォトダイオードPDに入力された光信号の値が保持信号CSとして出力される。



このように、従来の信号保持回路を使用する場合、フォトダイオードPDの出力を一度バッファBUFFで受けてから、その出力を後段のトランスミッション・ゲートTGを介して信号保持回路に入力する構成をとることになる。

【特許文献1】特開2002-353317号公報

【特許文献2】米国特許第5959747号明細書

【特許文献3】米国特許第6057703号明細書

【特許文献4】米国特許第6072608号明細書

【特許文献5】特開平8-37449号公報

【特許文献6】特開平5-26800号公報

【特許文献7】特開平11-97984号公報

産業上の利用分野


本発明は、入力される光信号を電気的なデジタル信号に変換するとともにその値を保持する光信号保持回路に関し、特に、小さい実装面積が要求される光再構成ゲートアレイ等への実装に適した光信号保持回路に関する。

特許請求の範囲 【請求項1】
偶数個のインバータがループ状に接続された信号保持回路と、
前記信号保持回路内の1つのインバータである入力部インバータの入力側に設けられ、前記信号保持回路のループの接断を行う入力受付用スイッチング素子と、
前記入力部インバータと前記入力受付用スイッチング素子との接続ノードである入力ノードに逆バイアス接続されたフォトダイオードと、
前記フォトダイオードに印加する逆バイアス方向のリフレッシュ電圧のオンオフを行うリフレッシュ・スイッチング素子と、
を備えていることを特徴とする光信号保持回路

【請求項2】
前記信号保持回路は、2つのインバータがループ状に接続されたものであることを特徴とする請求項1記載の光信号保持回路

【請求項3】
前記信号保持回路内のインバータのうち出力側に前記入力受付用スイッチング素子が接続されたものに代えて1個のMISトランジスタを備えており、
前記MISトランジスタは、
ゲート端子がその前段インバータの出力端子に接続され、
ドレイン端子が前記入力受付用スイッチング素子を介して前記入力部インバータの入力端子に接続され、
ソース端子には前記フォトダイオードの両端子間に前記リフレッシュ電圧が印加されているときの前記入力ノードの論理値と同じ論理値に相当する電圧が印加され、
前記フォトダイオードの両端子間に前記リフレッシュ電圧が印加されているときにオン状態となるものであること
を特徴とする請求項1又は2記載の光信号保持回路

【請求項4】
偶数個のインバータがループ状に接続された信号保持回路と、
前記信号保持回路内の1つのインバータである入力部インバータの入力側に設けられ、前記信号保持回路のループの接断を行う入力受付用スイッチング素子と、
前記入力部インバータと前記入力受付用スイッチング素子との接続ノードである入力ノードに逆バイアス接続されたフォトダイオードと、
前記フォトダイオードに印加する逆バイアス方向のリフレッシュ電圧のオンオフを行うリフレッシュ・スイッチング素子と、
を具備する光信号保持回路を複数個備えるとともに、
スイッチング素子であるブロック・リフレッシュ・スイッチング素子と直列に逆バイアス接続されたフォトダイオードであるリフレッシュ・フォトダイオード、
及び、入力端子が前記リフレッシュ・フォトダイオードと前記ブロック・リフレッシュ・スイッチング素子との連結ノードに接続された出力バッファ回路
を具備するゲート開放信号生成回路を備え、
前記各光信号保持回路の入力受付用スイッチング素子は、前記ゲート開放信号生成回路の出力バッファ回路の出力により開閉されることを特徴とする光信号保持回路アレイ。

【請求項5】
前記信号保持回路は、2つのインバータがループ状に接続されたものであることを特徴とする請求項4記載の光信号保持回路アレイ。

【請求項6】
前記前記信号保持回路内のインバータのうち出力側に前記入力受付用スイッチング素子が接続されたものに代えて1個のMISトランジスタを備えており、
前記MISトランジスタは、
ゲート端子がその前段インバータの出力端子に接続され、
ドレイン端子が前記入力受付用スイッチング素子を介して前記入力部インバータの入力端子に接続され、
ソース端子には前記フォトダイオードの両端子間に前記リフレッシュ電圧が印加されているときの前記入力ノードの論理値と同じ論理値に相当する電圧が印加され、
前記フォトダイオードの両端子間に前記リフレッシュ電圧が印加されているときにオン状態となるものであること
を特徴とする請求項4又は5記載の光信号保持回路アレイ。
産業区分
  • 基本電子回路
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2004216528thum.jpg
出願権利状態 権利存続中
詳細は、下記「問合せ先」まで直接お問い合わせください。


PAGE TOP

close
close
close
close
close
close
close