TOP > 国内特許検索 > 不揮発性メモリ

不揮発性メモリ

国内特許コード P06A009211
整理番号 KUTLO-2005-005
掲載日 2006年7月7日
出願番号 特願2004-331688
公開番号 特開2006-146983
登録番号 特許第3845734号
出願日 平成16年11月16日(2004.11.16)
公開日 平成18年6月8日(2006.6.8)
登録日 平成18年9月1日(2006.9.1)
発明者
  • 北川 章夫
  • 高田 雅史
  • 中山 和也
出願人
  • 学校法人金沢大学
発明の名称 不揮発性メモリ
発明の概要

【課題】抵抗変化メモリを用いた不揮発性メモリの提供
【解決手段】P0,N0とP1,N1とを相互に接続して、通常のCMOSによるSRAMの1ビット分の回路を構成している。これに抵抗変化メモリ素子(相変化メモリ素子)Rr,Rmをそれぞれ、P0,N0及びP1,N1に直列に接続している。Na0,Na1は、ワード線WLに接続されているゲート回路を構成しており、各SRAM回路部への入出力制御を行っている。
Rrは参照抵抗であり、他の一方のRmが高抵抗(論理値1)と低抵抗(論理値0)との間を変化する。読み出し書き込み時は、点線で示したSRAM回路部は通常のSRAMとして動作させている。電源が消える前に、ストア線STRの電圧を変化させ、NsによりRmに電流を流すことで、SRAM回路部に記憶されている論理値を移す。電源が入ると、Rmに移された記憶内容を、SRAM回路部に戻す。
【選択図】図3

従来技術、競合技術の概要


CMOS製造技術が発達し、製造プロセスの微細化により、1チップにより多くのトランジスタが集積可能となってきている。これにより、既存システムと同様の構成を、以前に比べ、高性能・コンパクトにチップ上に収めることができるようになってきている。そして、チップ上の空いた部分に新しい回路を載せることで、さらに複雑な処理も行うことが可能となっている。しかし、実際は、機能を担うロジック部では、開発期間等の要因を含め、大幅な改良を行なったとしても、面積的には大幅に変化することはない。そこで、最も手軽にシステムの性能を上げるためには、空いた面積に大容量なメモリを搭載することが多い。最近は、ロジック部とメモリ部の面積の割合は、メモリ部が70%程度にもなっている。今後、メモリ部の割合が増えることが予想される。しかし、この微細化は、性能の向上と同時に、トランジスタがオフの場合でも電流が漏れてしまう、リーク電流の増加を招いている。このため、動作を行っていない場合でも大きい消費電力を必要としてしまう。これは、回路規模が大きくなるほど顕著となる。



そのため、不揮発性メモリの導入が考えられている。不揮発性メモリは、動作を行っていないときの保持電力が必要ないものである。これにより、動作を行っていないときには、メモリの消費電力をなくすことができる。電源を落としても状態を保持するためには、電源を落とすときに、メモリの内容を記憶状態が保持できるものに移す必要がある。これまでは、例えば強誘電体メモリを用いたものがある(非特許文献1参照)。しかしながら、この強誘電体には、CMOSによるメモリ製造技術との親和性が低く特別の製造ラインが必要である。
このため、CMOSによるメモリ製造技術との整合性が高い、抵抗変化による不揮発性のメモリ素子である相変化メモリ等を用いた不揮発性メモリが待たれていた。



相変化メモリについて、図1,図2を用いて説明する。
図1に示すように、相変化メモリとは、結晶状態(低抵抗)と非晶質(アモルファス)状態(高抵抗)との間や結晶状態間,非晶質状態間で変化(相変化)する物質(例えば、カルコゲナイド半導体)を用いて、その変化した状態により抵抗値が変化して、記憶するメモリのことである。この変化は、この物質に例えば電流を流し、発熱等を電流により制御することでできる。非晶質状態から結晶状態とするときは、融点より低い結晶化温度となってから一定時間(結晶化するための時間)その温度を保つような電流を流し、結晶状態から非晶質状態とするときは融点以上に熱して急冷するような電流を流すことで、相変化を起こすことができる。この2つの電流をそれぞれイニシャライズ電流,ストア電流と定義する。



この2つの状態は、図2に示すように、発明者らが得た、カルコゲナイド半導体の場合の完全に結晶化したときの電気伝導率5.2Ω-1cm-1と、非晶質化(アモルファス)状態のときの電気伝導率1.3×10-3Ω-1cm-1の値をとる。結晶化状態と非晶質状態の伝導率は、2桁も異なっており、その差は大きい。これは、状態を検出することが容易になることを意味している。この電気伝導率の値は、素子へ印加する電流の大きさや時間により、結晶状態と非晶質状態との割合を変化させることで、変えることもできる。




【非特許文献1】二野宮鼓他「強誘電体メモリを利用した不揮発性SRAMとFFの設計と応用-読出し回数・書換え回数無制限の実現-」信学技報2003-12 pp.51-56

【特許文献1】特願2003-365146号出願

【特許文献2】特願2003-335133号出願

産業上の利用分野


本発明は、電源を切っても記憶内容が失われない、相変化メモリなどの抵抗変化を起こすメモリ素子を用いた不揮発性メモリに関するものである。

特許請求の範囲 【請求項1】
抵抗変化により不揮発性記憶を行う抵抗変化メモリ素子を用いた不揮発性メモリであって、
第1の能動素子と第2の能動素子との入出力を互に接続したSRAM回路部と、
前記第1,第2の能動素子のそれぞれと、電源との間に直列に接続した第1,第2の抵抗変化メモリ素子と、
前記第2の能動素子と前記第2の抵抗変化メモリ素子との接続点とストア線との間に接続されたスイッチング素子であって、該スイッチング素子のスイッチングを制御する入力は、前記第1の能動素子の出力に接続されており、
前記スイッチング素子により、前記不揮発性メモリの電源をオフする直前に、前記SRAM回路部の記憶内容を、前記スイッチング素子から前記第2の抵抗変化メモリ素子に電流を流して抵抗変化を起こして記憶させ、前記不揮発性メモリの電源をオンしたとき、前記第2の抵抗変化メモリ素子の記憶内容を前記SRAM回路部に移し、
前記SRAM回路部に記憶データの書き込み、読み出しを行うことを特徴とする不揮発性メモリ。

【請求項2】
請求項1に記載の不揮発性メモリにおいて、
前記第1の抵抗変化メモリ素子は、前記第2の抵抗変化メモリ素子の記憶内容による抵抗値変化の中間値の抵抗値に設定されていることを特徴とする不揮発性メモリ。

【請求項3】
請求項2に記載の不揮発性メモリにおいて、
前記第2の抵抗変化メモリ素子は、前記電源をオンしたときに前記第2の抵抗変化メモリ素子の記憶内容を前記SRAM回路部に移した後、前記スイッチング素子を介して流す電流により、低抵抗値とされることを特徴とする不揮発性メモリ。

【請求項4】
請求項1~3に記載の不揮発性メモリにおいて、
前記第1,第2の抵抗変化メモリ素子は、相変化メモリであることを特徴とする不揮発性メモリ。

【請求項5】
請求項1~4に記載の不揮発性メモリにおいて、
前記SRAM回路部をCMOSで構成し、前記スイッチング素子をMOSトランジスタで構成することを特徴とする不揮発性メモリ。
産業区分
  • 記憶装置
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2004331688thum.jpg
出願権利状態 権利存続中
(有)金沢大学ティ・エル・オーは、金沢大学の研究者の出願特許を産業界へ技術移転することを主目的として、金沢大学の教官の出資により設立された技術移転機関です。
ご興味のある方は、下記「問合せ先」へ整理番号と共にご連絡願います。
なお、既に活用のお申し込み・お打合わせ等の段階に入っている場合もございますので、予めご承知おきください。


PAGE TOP

close
close
close
close
close
close
close