TOP > 国内特許検索 > シリコンナノ結晶の作製方法及びフローティングゲート型メモリキャパシタ構造の作製方法

シリコンナノ結晶の作製方法及びフローティングゲート型メモリキャパシタ構造の作製方法 コモンズ 外国出願あり

国内特許コード P08A013295
整理番号 K11610000
掲載日 2008年4月4日
出願番号 特願2003-363411
公開番号 特開2005-129708
登録番号 特許第4072621号
出願日 平成15年10月23日(2003.10.23)
公開日 平成17年5月19日(2005.5.19)
登録日 平成20年2月1日(2008.2.1)
発明者
  • 近藤 博基
  • 安田 幸夫
  • 財満 鎭明
  • 酒井 朗
  • 坂下 満男
  • 内藤 慎哉
  • 佐竹 正城
出願人
  • 学校法人名古屋大学
発明の名称 シリコンナノ結晶の作製方法及びフローティングゲート型メモリキャパシタ構造の作製方法 コモンズ 外国出願あり
発明の概要

【課題】高密度かつ微細化されたナノ結晶を作製する技術を確立し、これを利用して実用的な半導体ドットメモリを提供する。
【解決手段】シリコン基板11の表面部分に酸化シリコン層12を形成する。次いで、シリコン基板11上に酸化シリコン層12を介してアモルファスシリコン層13を好ましくは1nm以下の厚さに形成する。次いで、好ましくはシリコン基板11を400~800℃に加熱した状態で、アモルファスシリコン層13をシランガスに暴露して、高密度化及び微細化されたシリコンナノ結晶14を形成する。
【選択図】図4

従来技術、競合技術の概要


半導体ドットメモリでは、数密度1×1012/cm以上、結晶粒径10nm以下の高密度ナノ結晶が必要とされる。従来においては、上述したナノ結晶を作製するに当り、CVD法などの従来の成膜技術を用いた膜形成に、表面化学処理(薬液処理)を適用する方法などが検討されていた。しかしながら、上述したような高密度のナノ結晶を作製するには至っていない。



かかる問題を解消すべく、上述したプロセスを複数回繰り返してナノ結晶を多段階で形成し、結果として高密度のナノ結晶を得る試みがなされている。しかしながら、このような方法では、隣接するナノ結晶同士が重なりあい、ナノ結晶の配置密度が均一とならなくなるため、結果としてメモリとしての特性に大きなばらつきを生じさせてしまう原因となっていた。

産業上の利用分野


本発明は、シリコンナノ結晶の作製方法及びフローティングゲート型メモリキャパシタ構造の作製方法関する。

特許請求の範囲 【請求項1】
シリコン基板の表面部分に酸化シリコン層を形成する工程と、
該酸化シリコン層上に層厚1nm以下のアモルファスシリコン層を形成する工程と、
前記シリコン基板を200~1000℃に加熱した状態で、前記アモルファスシリコン層をシランガスに暴露して、シランガスが前記アモルファスシリコン層上で熱分解して生成されたシリコン元素がアモルファスシリコンを核として結晶成長し、前記酸化シリコン層上に直にシリコンナノ結晶を形成する工程と、
を具えることを特徴とする、シリコンナノ結晶の作製方法。

【請求項2】
前記シリコンナノ結晶の数密度が1×1012/cm以上であることを特徴とする、請求項1に記載のシリコンナノ結晶の作製方法。

【請求項3】
前記シリコンナノ結晶の大きさが10nm以下であることを特徴とする、請求項1または2に記載のシリコンナノ結晶の作製方法。

【請求項4】
シリコン基板の表面部分に酸化シリコン層を形成する工程と、
該酸化シリコン層上に層厚1nm以下のアモルファスシリコン層を形成する工程と、
前記シリコン基板を200~1000℃に加熱した状態で、前記アモルファスシリコン層をシランガスに暴露して、シランガスが前記アモルファスシリコン層上で熱分解して生成されたシリコン元素がアモルファスシリコンを核として結晶成長し、前記酸化シリコン層上に直にシリコンナノ結晶を形成する工程と、
前記シリコンナノ結晶の表面を酸化する工程と、
前記シリコンナノ結晶を埋設するように追加のアモルファスシリコン層を形成する工程と、
前記追加のアモルファスシリコン層に熱酸化処理を施し、追加の酸化シリコン層を形成する工程と、
前記追加の酸化シリコン層上に電極を形成する工程と、
を具えることを特徴とする、フローティングゲート型メモリキャパシタ構造の作製方法。

【請求項5】
前記シリコンナノ結晶の数密度が1×1012/cm以上であることを特徴とする、請求項4に記載のフローティングゲート型メモリキャパシタ構造の作製方法。

【請求項6】
前記シリコンナノ結晶の、前記表面酸化処理以前における大きさが10nm以下であることを特徴とする、請求項4または5に記載のフローティングゲート型メモリキャパシタ構造の作製方法。

【請求項7】
前記追加のアモルファスシリコン層の前記熱酸化処理により前記シリコンナノ結晶の大きさを狭小化することを特徴とする、請求項4~6のいずれか一に記載のフローティングゲート型メモリキャパシタ構造の作製方法。
産業区分
  • 固体素子
  • 無機化合物
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2003363411thum.jpg
出願権利状態 権利存続中
名古屋大学の公開特許情報を掲載しています。ご関心のある案件がございましたら、下記まで電子メールでご連絡ください。


PAGE TOP

close
close
close
close
close
close
close