TOP > 国内特許検索 > 光学的メモリの記録方法及び光学的メモリ

光学的メモリの記録方法及び光学的メモリ

国内特許コード P08P005004
整理番号 5071
掲載日 2008年12月5日
出願番号 特願2006-043034
公開番号 特開2007-221708
登録番号 特許第4734641号
出願日 平成18年2月20日(2006.2.20)
公開日 平成19年8月30日(2007.8.30)
登録日 平成23年5月13日(2011.5.13)
発明者
  • 渡邊 実
  • 小林 史典
出願人
  • 国立大学法人九州工業大学
発明の名称 光学的メモリの記録方法及び光学的メモリ
発明の概要

【課題】 光学的メモリに格納する動的再構成の光パターン相互間に関連付けて記録することにより光再構成速度を飛躍的に向上させることができる光学的メモリの記録方法及び光学的メモリを提供する。
【解決手段】 再構成回路パターンに対応する光パターンの照射により各種の論理演算回路を再構成する論理演算セルをアレイ状に配列されてなる光再構成型ゲートアレイに対して照射する光パターンの記録情報を複数格納する光学的メモリの記録方法において、前記再構成される複数の再構成回路パターン中で共通する論理演算セルが同じ配設領域となるように前記複数の光パターンの記録情報を光学的メモリに格納することにより、複数の再構成回路パターン相互間の関連を付けて共通しない論理演算セルの差分についてのみ光再構成を行うこととなり、光再構成の速度を飛躍的に向上させることができる。
【選択図】図1

従来技術、競合技術の概要


従来、この種の光学的メモリ及びその記録方法として図6ないし図8に示すものがあり、この図6は光再構成型ゲートアレイ及び再構成照射手段と一体化した光学的メモリの組合わせ構成図、図7は図6における光再構成型ゲートアレイの光再構成論理ブロックの回路構成図、図8は図6に記載の光学的メモリに格納する光パターンの記録情報の生成及び格納動作フローチャートを示す。



前記各図において背景技術に係る光学的メモリ1は、再生光照射手段2及び光再構成型ゲートアレイ3の間に所定間隔を隔てて対向状態で介装され、ホログラムメモリで構成される。この再生光照射手段2は、光学的メモリ1で再生照射光2aを発振して照射する面発光レーザで構成され、再生光照射制御手段4により再生照明光2aの発振及び照射が制御される。この再生照射光2aが光学的メモリ1に照射されると、この光学的メモリ1はホログラムとして記録されるマスクパターンを再生して再生光1aの光パターンを光再構成型ゲートアレイ3に照射する。



前記光再構成型ゲートアレイ3は、光学的メモリ1から照射される光パターンの記録情報に基づいて各種の論理演算回路を再構成する論理演算セル31をアレイ状に配列してVLSIとして構成される。この論理演算セル31は、8本の回線からなる配線路32により接続されると共に、この配線路32に介装されるスイッチング・マトリクス33により任意に接続を切替えられる構成である。また、スイッチング・マトリクス33は、外部からの入力データS1を入力すると共に論理演算セル31の演算結果を外部へ出力データS2として出力する入出力ポート34が入出力ブロックパット35と共に接続される構成である。



次に、前記構成に基づく従来の光学的メモリにおける複数の光パターンの記録情報を格納する動作について説明する。前記光学的メモリを構成するVLSIの配置配線に用いられる評価関数を用いて再構成回路パターンに対応する光パターンを光学的メモリ1へ格納する。



まず、再構成回路パターンの各種論理演算回路又は回路素子を乱数を利用して初期配置する(ステップ21)。この初期配置された各種論理演算回路又は回路素子を乱数を利用して初期配線する(ステップ22)。このように初期配置及び初期配線された遅延時間の総和を代入して遅延に関する評価値Dを算出する(ステップ23)と共に、前記配置及び配線された再構成回路パターンが占有する実装面積の総和を代入して面積に関する評価値Sを算出し、この各評価値S、Dに各重み付け値KS、KDを乗算する次式(1)の評価式により評価関数値H(Hの値は小さい値ほど最適値と判断)をH1(1回目)として求める(ステップ24)。



H=KS・S+KD・D ・・・(1)
S;実装面積の評価に対する重み付け値
D;遅延時間の評価に対する重み付け値
この各重み付け値は、実装面積を重視した設計又は遅延時間(=演算速度)を重視した設計のいずれかを重要視するかにより、各値が決定されることとなる。



次に、前記ステップ21の場合と同様に、再構成回路パターンの各種論理演算回路又は回路素子を乱数を利用して2回目を再配置する(ステップ25)。この2回目の再配置された各種論理演算回路又は回路素子を乱数利用して2回目を再配線する(ステップ26)。このように2回目の再配置及び2回目再配線された再構成回路パターンについて回路遅延の遅延時間を算出する(ステップ27)。



前記ステップ24の初期配置・配線の場合と同様に2回目の再配置及び再配線の算出値を前記式(1)の評価式により2回目の評価関数値H2を求め(ステップ28-1)、2回目の評価関数値H2が前記の評価関数値H1と比較して下がっているか否かを判断する(ステップ28-2)。
前記評価関数値H2が下がっていると判断された場合には、そのレイアウトを採用し(ステップ29-1)、他方下がっていないと判断された場合には、当該レイアウトを破棄して他の乱数値を元にする(ステップ29-2)。



前記ステップ29-1で採用されたレイアウトにおける評価関数値が目標値に達しているか否かを判断し(ステップ30)、目標値に達していれば終了する。他方、目標値に達していないと判断された場合、及び前記ステップ29-2で他の乱数値を元にすると決定した場合には、前記ステップ25に戻り再度評価関数値を求めて評価関数値が目標値に達したか否かを繰り返して判断されることとなる(ステップ25ないしステップ30)。

【特許文献1】特開2005-51059号公報

【特許文献2】特開2005-45130号公報

産業上の利用分野


本発明は、光再構成型ゲートアレイに各種の論理演算回路を再構成するための光パターンを光学的メモリに格納する光学的メモリの記録方法に関し、特に光再構成速度を飛躍的に向上させる光学的メモリの記録方法及び光学的メモリに関する。

特許請求の範囲 【請求項1】
再構成回路パターンに対応する光パターンの照射により各種の論理演算回路を再構成する論理演算セルをアレイ状に配列されてなる光再構成型ゲートアレイに対して照射する光パターンの記録情報を光学的メモリを複数格納する光学的メモリの記録方法において、
前記再構成される複数の再構成回路パターン中で共通する論理演算セルが同じ配設領域となるように前記複数の光パターンの記録情報を光学的メモリに格納することを
特徴とする光学的メモリの記録方法。

【請求項2】
前記請求項1に記載の光学的メモリの記録方法において、
前記光再構成型ゲートアレイに対して光パターンがビット単位で照射され、当該光パターンの照射による任意部分の再構成がより少ないビット数となるように複数の光パターンの記録情報を光学的メモリに格納することを
特徴とする光学的メモリの記録方法。

【請求項3】
前記請求項1又は2に記載の光学的メモリの記録方法において、
前記光パターンを照射する領域の照射面積及び/又は光パターンで再構成される再構成回路パターンの配線遅延時間がより小さくなるように複数の光パターン記録情報を光学的メモリに格納することを
特徴とする光学的メモリの記録方法。

【請求項4】
前記請求項1ないし3のいずれかに記載の光学的メモリの記録方法において、
前記照射面積、配線遅延時間及び光パターンのビット数により各々任意の重み付けを付与し、当該重み付けに基づく評価関数により複数の光パターンの記録情報を光学的メモリに格納することを
特徴とする光学的メモリの記録方法。

【請求項5】
前記請求項1ないし4のいずれかに記載の光学的メモリの記録方法において、
前記再構成される複数の再構成回路パターン中で論理演算回路の回路構成が近似する論理演算セルが同じ配設領域となるように複数の光パターンの記録情報を光学的メモリに格納することを
特徴とする光学的メモリの記録方法。

【請求項6】
前記請求項1ないし5のいずれかに記載の光学的メモリの記録方法において、
前記論理演算回路を一の論理演算セルと他の論理演算セルとを配線で接続するように複数の光パターンの記録情報を光学的メモリに格納することを
特徴とする光学的メモリの記録方法。

【請求項7】
再構成回路パターンに対応する光パターンの照射により各種の論理演算回路を再構成する論理演算セルをアレイ状に配列されてなる光再構成型ゲートアレイに対して照射する光パターンの記録情報を複数格納する光学的メモリにおいて、
前記再構成される複数の再構成回路パターン中で共通する論理演算セルが同じ配設領域となる前記複数の光パターンの記録情報を格納することを
特徴とする光学的メモリ。

【請求項8】
前記請求項7に記載の光学的メモリにおいて、
前記光再構成型ゲートアレイに対して光パターンをビット単位で照射し、当該光パターンの照射による任意部分の再構成がより少ないビット数となる複数の光パターンの記録情報を格納することを
特徴とする光学的メモリ。

【請求項9】
前記請求項7又は8に記載の光学的メモリにおいて、
前記光パターンを照射する領域の照射面積、光パターンで再構成される再構成回路パターンの配線遅延時間、及び前記光パターンのビット数により各々任意の重み付けを付与し、当該重み付けに基づく評価関数により複数の光パターンを格納することを
特徴とする光学的メモリ。
産業区分
  • 基本電子回路
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2006043034thum.jpg
出願権利状態 権利存続中
詳細は、下記「問合せ先」まで直接お問い合わせください。


PAGE TOP

close
close
close
close
close
close
close