TOP > 国内特許検索 > LC発振回路

LC発振回路

国内特許コード P08A014274
整理番号 中央大72
掲載日 2009年3月6日
出願番号 特願2006-210308
公開番号 特開2008-042275
登録番号 特許第4836030号
出願日 平成18年8月1日(2006.8.1)
公開日 平成20年2月21日(2008.2.21)
登録日 平成23年10月7日(2011.10.7)
発明者
  • 杉本 泰博
出願人
  • 学校法人 中央大学
発明の名称 LC発振回路
発明の概要

【課題】位相雑音が小さく低電源電圧動作と高周波信号の発振が可能な、LSI化LC発振回路またはLSI化電圧制御LC発振回路を提供する。
【解決手段】トランジスタ素子の出力端子に負荷としてトランスの1次側インダクタ素子(1次コイル)と固定容量素子または可変容量素子とを並列に接続したものを接続し、該出力端子の信号を反転してトランジスタ素子の入力端子に信号電圧を帰還する形のLC発振回路または電圧制御LC発振回路において、トランジスタ素子の出力端子の電圧波形と同相の電流波形を発生せしめるために、入力端子の電圧を増加させると出力端子に流れる電流が増加するような第2のトランジスタ素子、あるいは複数のトランジスタ素子を用いた可変利得の差動増幅回路を用意し、同相の電流をトランスの1次側インダクタ素子(1次コイル)に結合した2次側インダクタ素子(2次コイル)に流す。
【選択図】図1

従来技術、競合技術の概要


LC発振回路あるいは電圧制御LC発振回路では、従来、種々の回路構成が提案されている。例えば、非特許文献1に記載される回路構成が知られている。非特許文献1に示される発振回路では、図2に示すような回路構成によって、低電圧、低消費電力および高周波のLC発振回路あるいは電圧制御LC発振回路が実現されている。



図2において、トランジスタ素子101の出力端子であるドレイン端子Aには、負荷としてインダクタ素子L11と可変容量素子CV1とを並列に接続したものが接続されている。インダクタ素子L11と可変容量素子CV1の他の端点は、それぞれバイパスコンデンサCp1および制御電圧源Vbiasに接続される。これらの節点はいずれも仮想接地点あるいは接地に順ずる節点であるため、交流信号の場合には、接地点と等価である。したがって図2のA点の信号電圧は、上記したインダクタンス素子L11と可変容量素子CV1の並列接続からなる負荷の両端に発生する信号電圧に外ならない。



図2において、上記負荷の両端の信号電圧をV1と表わし図中の方向で定義すれば、A点の信号電圧は(-V1)と表わせる。この信号電圧(-V1)を、ソース端子を接地と成したトランジスタ素子102のゲート端子に加えると、信号電圧(-V1)はトランジスタ素子102で増幅され、さらに極性が反転されてk2×V1となって図中のB点に表れる。但しk2はトランジスタ素子102の増幅度である。B点に現れた信号は上記トランジスタ素子101のゲート端子に加わっているため、トランジスタ素子102と同様に、更に増幅および極性反転が行われて(-k1×k2×V1)となりA点に帰還される。ただしk1はトランジスタ素子101の増幅度である。



以上のように、A点に生じた信号電圧と、その信号電圧がトランジスタ素子102および101にて(k1×k2)倍増幅されてA点に帰還される信号電圧とは同位相であるため、図2の回路は正帰還ループを構成していることとなり、増幅度(k1×k2)が大である場合には発振を起こす。なお図2の回路は差動構成となっており、インダクタ素子L21と可変容量素子CV2とを並列に接続した負荷、トランジスタ素子101、およびトランジスタ素子102の組み合わせも上述と同様の動作で正帰還ループを構成している。



ここで、LC発振回路あるいは電圧制御LC発振回路に求められる特性のうち、最も重要なものは位相雑音が小さいという特性がある(非特許文献2参照)。発振器における発振周波数は、回路内に存在する雑音の影響を受けてランダムに変化する。位相雑音は、発振周波数がその中心周波数の近傍でどのように変化するかをエネルギー分布として捉えたものである。このエネルギーは中心周波数から離れるに従って小さくなる。この離れた周波数を離調周波数と呼ぶ。



図2に示す発振回路において、上述の位相雑音をL{Δω}で表す。この位相雑音L{Δω}は、
【数式1】


と表わされる(非特許文献1参照)。ただし、Δωは発振角周波数ω0からの離調角周波数、kはボルツマン定数、Tは絶対温度、Fはトランジスタによるノイズの係数、PSは信号電力、QLは負荷のQ、Δω1/f3はトランジスタの1/f雑音が影響を及ぼす範囲を示すω0からの離調角周波数である。なお、上記式において、Δω1/f3中の“3”はfの3乗f3を表している。



式(1)により、発振器の位相雑音L{Δω}を小さくするためには信号電力PSを大きくする、あるいは負荷のQであるQLを大とすることが有効であることがわかる。信号電力PSは発振の振幅を大とすれば大となるが、高周波LSIでは発振振幅が制限されるため、信号電力PSを大とすることによって位相雑音L{Δω}を小さくすることは困難である。これは、微細LSIプロセスで作られた種々の高周波LSIにおいては、低い電源電圧の条件下で動作する必要があるためであり、そのため、必然的に振幅の大きさは低い電源電圧で限られてしまうためである。



一方、負荷Qの値はインダクタのQ、容量のQ、および負荷の並列抵抗(負荷に並列に接続される出力回路などの入力インピーダンス)等により決まる。LSI上にオンチップ化される発振器では、一般に負荷Qは極めて小さい。これはインダクタのQが極めて小さくなるからである。非特許文献1のFig. 5.1 には、オンチップ・インダクタは、LSIの配線層をスパイラル状に配置して構成することが示されている。この構成では配線層の抵抗が大であるため、インダクタの直列抵抗も同様に数Ωの値となり(非特許文献1の Table 5.3参照)、その結果インダクタのQ値も一桁程度と小さい値となる。



したがって、信号電力Psや負荷Qを大きくすることによって位相雑音L{Δω}を小さくすることは難しい。



以上のように図2の回路によれば、LSI上において低電源電圧で高周波信号の発振が実現されるが、位相雑音という点では限られた特性となることがわかる。



上記したインダクタンス素子のQ値について述べる。一般にZLのインピーダンスを持つインダクタのQ値は、式(2)で与えられる。
【数式2】




式(2)から、インピーダンスZLの実部を小さくできればQ値を高めることができると考えられる。これは図3のような結合インダクタを用いることで可能である。



いま、図3において、コイル電流I1, I2をそれぞれ、
【数式3】


とおくと、1次側(図の左側)から見たインピーダンスZLは次のように表わされる。
【数式4】




ここでL1,R1は、1次側コイルのインダクタンスとその直列抵抗を表す。Mは相互インダクタンスである。Aは電流振幅の比I2/I1で、θは一次側と二次側の位相差θ2-θ1を示す。



ここで、θ=90°(2次側電流の位相が1次側より90°進んでいる。)とした場合、ZLの実部はR1-ωAM、虚部はjωL1となるので、1次側コイルのインダクタンスの値はそのままで、抵抗分が変化して見えることになる。更にR1=ωAMと選ぶことができれば、1次側コイルの抵抗分は零となる(非特許文献3)。



したがって、図3に示すような結合インダクタンスにおいて、1次側コイルの抵抗分を零とすることにより、1次側コイルについて高いQ値が実現されることが期待される。




【非特許文献1】J.Craninckx and M.Steyaert, “WIRELESS CMOS FREQUENCY SYNTHESIZER DESIGN”, pp.121-159, Kluwer Academic Publishers, 1998.

【非特許文献2】D.K.Shaeffer and T.H.Lee, “THE DESIGN AND IMPLEMENTATION OF LOW-POWER CMOS RADIO RECEIVERS”, pp.24-29, Kluwer Academic Publishers, 1999.

【非特許文献3】T.Soorapanth and S.S.Wong, “A 0-dB IL 2140±30 MHz Bandpass Filter Utilizing Q-Enhanced Spiral Inductors in Standard CMOS”, IEEE JSSC, vol.37, no.5, pp.579-586, May 2002.

【特許文献1】特開2004-96510号公報

産業上の利用分野


本発明は、無線送受信機器に適した発振回路に関し、特に、IC化された低位相雑音のLC発振回路あるいは電圧制御LC発振回路に関する。

特許請求の範囲 【請求項1】
第1のトランジスタ素子の出力端子に、第1のインダクタ素子と容量素子とを並列接続した負荷を接続し、前記第1のトランジスタ素子の出力端子側に発生する電圧信号の一部を、極性を反転させて前記第1のトランジスタ素子の入力端子に加え、この入力端子に加わる電圧信号が前記第1のトランジスタ素子で更に極性が反転されて出力端子に現れる正帰還ループを構成するLC発振回路において、
前記LC発振回路を2つ備え、互いに一方のLC発振回路の第1のトランジスタ素子の出力端子を他方のLC発振回路の第1のトランジスタ素子の入力端子に接続して互いに正帰還ループを構成する差動構成とし、
前記各LC発振回路において、前記負荷を構成する第1のインダクタ素子と、当該第1のインダクタ素子とインダクタ結合する第2のインダクタ素子とにより形成される2つの結合インダクタンス回路と、
前記両LC発振回路の各第1のトランジスタ素子の出力端子の電圧波形と同相または逆相の電流波形を発生し、発生した電流波形を前記各LC発振回路の第2のインダクタ素子に入力する電流波形発生回路とを備え、
前記第1のインダクタ素子と前記第2のインダクタ素子とは、それぞれ異なる電流源から電流の供給を受け、
前記電流波形発生回路は、前記電流源の一方に接続された、差動構成の各第2のトランジスタ素子を有し、前記両LC発振回路の両第1のトランジスタ素子の出力端子の電圧信号に基づいて差動の電流を出力する差動構成の電圧-電流変換回路であり
前記差動構成の電圧-電流変換回路は、前記各第2のトランジスタ素子に前記電流源の一方を接続し、出力端子に前記各第2のインダクタ素子を接続し、入力端子に各第1のインダクタ素子と第1のトランジスタ素子との接続点を接続し、前記接続点の電圧の増加あるいは減少により出力端子の電流を減少あるいは増加させ、前記第1のトランジスタ素子の出力端子の電圧波形と同相または逆相の電流波形の出力電流を互いに差動的に発生する差動構成とし、
各第2のトランジスタ素子は、前記出力電流を前記結合インダクタンス回路のそれぞれに接続される第2のインダクタ素子に流すことにより、差動構成の2つの第2のインダクタ素子に流れる電流の位相を同じく差動構成の2つの第1のインダクタ素子に流れる電流の位相に比して90°進ませることを特徴とする、LC発振回路。

【請求項2】
前記電流波形発生回路の前記差動構成の電圧-電流変換回路は増幅度を可変とする差動増幅回路であり、前記差動構成の各第2のトランジスタ素子に接続される電流源を可変電流源とし、電流を可変とすることによって各第2のトランジスタ素子の増幅度を可変とすることを特徴とする、請求項1に記載のLC発振回路。

【請求項3】
前記結合インダクタンス回路の第1のインダクタ素子および第2のインダクタ素子は、変成器の1次コイルおよび2次コイルであることを特徴とする、請求項1または2に記載のLC発振回路。

【請求項4】
第1のトランジスタ素子の出力端子に、第1のインダクタ素子と可変容量素子とを並列接続した負荷を接続し、前記第1のトランジスタ素子の出力端子側に発生する電圧信号の一部を、極性を反転させて前記第1のトランジスタ素子の入力端子に加え、この入力端子に加わる電圧信号が前記第1のトランジスタ素子で更に極性が反転されて出力端子に現れる正帰還ループを構成するLC発振回路において、
前記LC発振回路を2つ備え、互いに一方のLC発振回路の第1のトランジスタ素子の出力端子を他方のLC発振回路の第1のトランジスタ素子の入力端子に接続して互いに正帰還ループを構成する差動構成とし、
前記各LC発振回路において、前記負荷を構成する第1のインダクタ素子と、当該第1のインダクタ素子とインダクタ結合する第2のインダクタ素子とにより形成される結合インダクタンス回路と、
前記両LC発振回路の各第1のトランジスタ素子の出力端子の電圧波形と同相または逆相の電流波形を発生し、発生した電流波形を前記各LC発振回路の第2のインダクタ素子に入力する電流波形発生回路とを備え、
前記可変容量素子を、外部からの電圧印加により容量値を可変として発振周波数を可変とし、
前記第1のインダクタ素子と前記第2のインダクタ素子とは、それぞれ異なる電流源から電流の供給を受け、
前記電流波形発生回路は、前記電流源の一方に接続された、差動構成の各第2のトランジスタ素子を有し、前記両LC発振回路の両第1のトランジスタ素子の出力端子の電圧信号に基づいて差動の電流を出力する差動構成の電圧-電流変換回路であり
前記差動構成の電圧-電流変換回路は、前記各第2のトランジスタ素子に前記電流源の一方を接続し、出力端子に前記各第2のインダクタ素子を接続し、入力端子に各第1のインダクタ素子と第1のトランジスタ素子との接続点を接続し、前記接続点の電圧の増加あるいは減少により出力端子の電流を減少あるいは増加させ、前記第1のトランジスタ素子の出力端子の電圧波形と同相または逆相の電流波形の出力電流を互いに差動的に発生する差動構成とし、
各第2のトランジスタ素子は、前記出力電流を前記結合インダクタンス回路のそれぞれに接続される第2のインダクタ素子に流すことにより、差動構成の2つの第2のインダクタ素子に流れる電流の位相を同じく差動構成の2つの第1のインダクタ素子に流れる電流の位相に比して90°進ませることを特徴とする、LC発振回路。

【請求項5】
前記電流波形発生回路の前記差動構成の電圧-電流変換回路は増幅度可変とする差動増幅回路であり、前記差動構成の各第2のトランジスタ素子に接続される電流源を可変電流源とし、電流を可変とすることによって各第2のトランジスタ素子の増幅度を可変とすることを特徴とする、請求項4に記載のLC発振回路。

【請求項6】
前記結合インダクタンス回路の第1のインダクタ素子および第2のインダクタ素子は、変成器の1次コイルおよび2次コイルであることを特徴とする、請求項4または5に記載のLC発振回路。
産業区分
  • 基本電子回路
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2006210308thum.jpg
出願権利状態 権利存続中
参考情報 (研究プロジェクト等) 中央大学 理工学部 電気電子情報通信工学科 集積回路技術研究室
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記までご連絡ください


PAGE TOP

close
close
close
close
close
close
close