TOP > 国内特許検索 > 電流源回路、及びディジタル・アナログ変換器

電流源回路、及びディジタル・アナログ変換器

国内特許コード P08A014275
整理番号 中央大93
掲載日 2009年3月6日
出願番号 特願2007-063332
公開番号 特開2008-227920
登録番号 特許第4915616号
出願日 平成19年3月13日(2007.3.13)
公開日 平成20年9月25日(2008.9.25)
登録日 平成24年2月3日(2012.2.3)
発明者
  • 杉本 泰博
  • 桜井 宏樹
出願人
  • 学校法人中央大学
発明の名称 電流源回路、及びディジタル・アナログ変換器
発明の概要

【課題】配列された複数の電流源を含む電流源回路において、各電流源の電流値のばらつきを低減する。
【解決手段】電流源回路は、複数の単位電流源をマトリクス状に配列する構成において、全単位電流源を複数個の単位電流源によってグループ化して、いくつかの電流源ブロックを形成し、さらにこのグループ化した電流源ブロック内に含まれる複数の単位電流源を木構造となるように配線し、この配線を等長とすることによって、各電流源からの電流が流れる配線部分の抵抗を等しくし、これよって、各電流源の電流値のばらつきを低減する。
【選択図】図4

従来技術、競合技術の概要


従来、この種のディジタル・アナログ変換器では、例えば、非特許文献1が知られている。非特許文献1に示されるディジタル・アナログ変換器では、図6に示すような多数の電流源を用いた回路構成が使用され、高速および高精度の変換が実現できる。



図6は一例として、「セルマトリクス+R・2Rラダー抵抗網形」と呼ばれる14ビット、ディジタル・アナログ変換器の構成を示している。図6の方式では、上位6ビットを63個の単位電流源(I1-I63)で構成し、下位8ビットはR・2Rラダー抵抗網に8個の上位ビットと同一値を持つ電流源(IL1-IL8)を接続して構成する。なお、ディジタル・アナログ変換器の入力は2進数で表現された14ビットを1単位(1語)とする。



図6のディジタル・アナログ変換器の上位ビットの基本動作は、R・2Rラダー抵抗網全体からなる出力抵抗100に、上位6ビットの2進数が表す数に比例した電流を供給することである。例えば、上位6ビットの2進数が10進数表現で2という数を表すならば、1の電流値を持つ2個の単位電流源I1、I2の電流を出力抵抗100に流せばよい。また、上位6ビットの2進数が10進数表現で5という数を表すならば、1の電流値を持つ5個の単位電流源の電流I1~I5を出力抵抗100に流せばよい。



上位6ビット入力の2進数で表される電流を供給するには、論理回路からなるデコーダーによって入力の2進数を10進数で表現した数の分だけの電流源をオン制御する信号を発生させることで行う。なお、図2には、デコーダーは示していない。



一方、下位ビットの基本動作は次のようにして行うことができる。下位8ビットを構成する回路中には、下位8ビットの2進数入力に1対1に対応した単位電流源(IL1-IL8)が用意されている。これらの単位電流源の値は、上位ビットの単位電流源(I1-I63)の値と等しい。したがって図6に示されている単位電流源の値は全て等しいことになる。図6において、最下位ビット(LSBといって下から1ビット目)に対応する電流源はIL1であり、下から2ビット目にはIL2が、下から8ビット目(つまり14ビットの上から7番目のビット)にはIL8が対応する。



図6の構成によれば、スイッチSWL2を介して電流源IL2がR・2Rラダー抵抗網に接続された場合、IL1がスイッチSWL1を介して接続された場合に比し2倍の電圧変化がアナログ信号出力110に現れる。また電流源IL8がスイッチSWL8を介してR・2Rラダー抵抗網に接続された場合には、電流源IL1がスイッチSWL1を介して接続された場合に比し27倍の電圧変化がアナログ信号出力110に現れる。電流源IL1~IL8全てがスイッチSWL1~SWL8を介してR・2Rラダー抵抗網に接続された場合には、電流源IL1がスイッチSWL1を介して接続された場合に比し、27+26+25+24+23+22+21+1=(28-1)倍の電圧変化がアナログ信号出力110に現れる。これより、電流源IL8~IL1の8個の単位電流源は、ディジタル・アナログ変換器の下位8ビットの2進数入力の各ビットに対応して、2進の重みを持つ出力電圧をアナログ信号出力110に出力する。



上位ビットの単位電流源(I1-I63)のうちから1個の電流源がR・2Rラダー抵抗網100に接続された場合には、電流源IL1が接続された場合に比し28倍の電圧変化がアナログ信号出力110に現れるので、上位ビットの単位電流源によるアナログ信号出力110の電圧変化は、下位8ビットの8個の電流源全てが接続された場合よりも、更に電流源IL1が接続された場合の変化分だけ大きくなる。これは上位ビットの単位電流源1個が、下から9ビット目、つまり上から5ビット目の2進数重みを持つことを表している。



以上のように図6に示すディジタル・アナログ変換器は、14ビットの2進数入力に対応して変換を行う。この際、誤差が発生しないためには、上位6ビット用の63個の単位電流源および下位8ビット用の8個の単位電流源の値にばらつきの無いことが重要である。




【非特許文献1】B.Razavi “Principles of Data Conversion System Design,” IEEE Press, pp.92-93, 1995. (ISBN0-7803-1093-4)

【特許文献1】特開平9-83369号公報

【特許文献2】特開平7-202698号公報

【特許文献3】特開平8-79080号公報

【特許文献4】特開平9-18342号公報

産業上の利用分野


本発明は電流源回路に関し、ディジタル・アナログ変換器の電流源部に好適な回路構成に関するものである。特に、画像信号処理等の高速で高精度が求められるディジタル・アナログ変換器に好適である。

特許請求の範囲 【請求項1】
複数の単位電流源をマトリクス状に配列してなる電流源回路であって、
前記各単位電流源は、第1の出力端子、第2の出力端子、および制御端子を有し、
前記第1の出力端子を、入力信号に応じて開閉動作を行うスイッチを介して出力部に接続し、
前記第2の出力端子を基準電圧源に接続し、
前記制御端子にバイアス電圧を印加する構成とし、
前記マトリクス状配列において、複数の単位電流源をグループ化して電流源ブロックを形成し、
同じグループの電流源ブロック内に含まれる単位電流源の第2の出力端子を木構造かつ等長配線として接続し、
異なるグループの電流源ブロック間において、各グループの木構造の始点どうしを接続して前記基準電圧源に接続することを特徴とする、電流源回路。

【請求項2】
前記請求項1に記載のグループ化した電流源ブロックにおいて、
互いに異なるグループの電流源ブロックからそれぞれ1個の単位電流源を選択し、当該選択された単位電流源を互いに接続して1個の新たな単位電流源セルを形成することを特徴とする、電流源回路。

【請求項3】
前記請求項1又は2に記載のグループ化した電流源ブロックにおいて、
前記各グループの電流源ブロックは、木構造の始点から等しい順位にある枝部を同じ層内において等長の配線で形成し、
木構造の節部を隣接する層間で接続することによって、前記木構造の配線を層構造とすることを特徴とする、電流源回路。

【請求項4】
前記請求項1から3の何れか一つの電流源回路を備え、
前記各単位電流源に接続されるスイッチは、2進数で与えられる入力ディジタル値を10進数表現で表される数に変換した分の数だけオンとし、前記出力部から前記入力ディジタル値をアナログ変換した電圧値を出力することを特徴とするディジタル・アナログ変換器。
産業区分
  • 基本電子回路
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2007063332thum.jpg
出願権利状態 権利存続中
参考情報 (研究プロジェクト等) 中央大学 理工学部 電気電子情報通信工学科 集積回路技術研究室
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記までご連絡ください


PAGE TOP

close
close
close
close
close
close
close