TOP > 国内特許検索 > 半導体装置

半導体装置 新技術説明会

国内特許コード P10A015735
整理番号 2008-P32
掲載日 2010年8月31日
出願番号 特願2009-016547
公開番号 特開2010-176270
登録番号 特許第4524407号
出願日 平成21年1月28日(2009.1.28)
公開日 平成22年8月12日(2010.8.12)
登録日 平成22年6月11日(2010.6.11)
発明者
  • ▲高▼窪 かをり
  • ▲高▼窪 統
出願人
  • 学校法人明治大学
発明の名称 半導体装置 新技術説明会
発明の概要

【課題】低い電源電圧で駆動でき、電源電圧の変動に対して安定な基準電圧を生成するとともに、基準電圧の温度係数が製造工程におけるパラメータの変動に影響されにくい半導体装置を提供することである。
【解決手段】第1のMOSFETのドレイン端子と第2のMOSFETのソース端子とを接続し、前記第1のMOSFETのドレイン端子と前記第2のMOSFETのソース端子との端子間を出力端子とし、前記第1のMOSFETのソース端子を基準電位とし、前記第1のMOSFETのゲート端子と前記第2のMOSFETのゲート端子とを接続し、前記第1のMOSFETのゲート端子と前記第2のMOSFETのゲート端子との端子間を第1のゲート端子とし、前記第1のMOSFETの基板端子と前記第2のMOSFETの基板端子とを接続し、前記第1のMOSFETの基板端子と前記第2のMOSFETの基板端子との端子間を第1の基板端子とし、半導体装置。
【選択図】図1

従来技術、競合技術の概要


絶対温度に比例した(PTAT:Proportional To Absolute Temperature)基準電圧源は、集積回路上に温度センサやバンドギャップ基準電圧源を実現する際に必要となる重要なアナログ回路である。ところで、PTAT基準電圧源としては、弱反転状態で動作するMOSFETを利用した半導体装置として、特許文献1がある。特許文献1は、弱反転領域で動作するMOSFETのゲート端子とドレイン端子を接続してダイオード接続し、飽和する状態で動作させたMOSFETを組み合わせたPTAT基準電圧源を示している。特許文献1のPTAT基準電圧源では、PTAT基準電圧は、絶対温度及びMOSFETの形状によって決まる定数に比例し、指数動作状態における傾斜係数nに反比例する特性を示す。



しかし、近年のアナログ回路の低電源電圧化の要求にともない、基準電圧が集積回路の製造パラメータに影響されない低電源電圧駆動のPTAT基準電圧源が必要とされている。特許文献1に示されるゲート端子とドレイン端子が接続されたダイオード接続のMOSFETでは、ドレイン電圧の変化に伴ってゲート電圧も変化するために、MOSFETの動作状態はドレイン電圧により変化することになる。特に、近年の集積回路における低いしきい値のMOSFETにおいては、ドレイン電圧の設定範囲が著しく制限される。また、指数動作状態における傾斜係数nは、集積回路の製造パラメータおよびMOSFETの動作状態によって変動するパラメータであり、基準電圧の特性を劣化させるとともに、設計時の設定電圧の信頼性を劣化させる。

産業上の利用分野


本発明は、半導体装置、特に拡散電流を流す半導体素子を用いて集積回路上に構成される基準電圧源に関するものである。更に詳細に述べると、電源電圧の変動に対して安定な基準電圧源、絶対温度に比例する電圧を発生するPTAT基準電圧源、及びこの型の基準電圧源の利用に関するものである。

特許請求の範囲 【請求項1】
第1のMOSFETと第2のMOSFETを備えた半導体装置において、
前記第1のMOSFETのドレイン端子と前記第2のMOSFETのソース端子とを接続し、
前記第1のMOSFETのドレイン端子と前記第2のMOSFETのソース端子との端子間を出力端子とし、
前記第1のMOSFETのソース端子を基準電位とし、
前記第2のMOSFETのドレイン端子に所定の供給電圧を印加し、
前記第1のMOSFETのゲート端子と前記第2のMOSFETのゲート端子とを接続し、
前記第1のMOSFETのゲート端子と前記第2のMOSFETのゲート端子との端子間を第1のゲート端子とし、
前記第1のMOSFETの基板端子と前記第2のMOSFETの基板端子とを接続し、
前記第1のMOSFETの基板端子と前記第2のMOSFETの基板端子との端子間を第1の基板端子とし、
前記第1のゲート端子と前記第2のMOSFETのドレイン端子とが接続されておらず、
前記第1のMOSFETと前記第2のMOSFETとは同一構造のMOSFETであ
前記第1のゲート端子には、前記第1のMOSFET及び前記第2のMOSFETのゲート電極でのチャネル領域がフラットバンド状態から反転層が形成されない弱反転動作領域を満たす範囲の電圧が印加され、
前記第1の基板端子には、第1のMOSFETのソース側pn接合がわずかに順方向バイアスされる動作領域から逆方向バイアスされる動作領域となる範囲の電圧を印加され、 前記供給電圧には、前記第1及び第2のMOSFETがNMOSFETの場合は、前記基準電位に対して、正の電圧を印加され、
前記供給電圧には、前記第1及び第2のMOSFETがPMOSFETの場合は、前記基準電位に対して、負の電圧を印加されることを特徴とする半導体装置

【請求項2】
請求項1において、
前記第1及び第2のMOSFETがNMOSFETの場合は、前記供給電圧は、前記出力端子の出力電圧よりも所定値だけ大きく、
前記第1及び第2のMOSFETがPMOSFETの場合は、前記供給電圧は、前記出力端子の出力電圧よりも所定値だけ小さいことを特徴とする半導体装置。

【請求項3】
請求項1又は2において、
前記第1のゲート端子と前記前記第1のMOSFETのソース端子とを接続し、
前記第1の基板端子と前記第1のMOSFETのソース端子とを接続することを特徴とする半導体装置。

【請求項4】
請求項1又は2において、
第1のゲート端子と出力端子とを接続し、
前記第1の基板端子と前記第1のMOSFETのソース端子とを接続することを特徴とする半導体装置。

【請求項5】
請求項1乃至のいずれか1項において、
前記半導体装置は、PTAT電圧発生回路、又は、バイアス電圧発生回路として利用されることを特徴とする半導体装置。

【請求項6】
請求項1乃至のいずれか1項において、
前記第1のゲート端子と前記第2のMOSFETのドレイン端子と接続されておらずとは、前記第1のゲート端子と前記第2のMOSFETのドレイン端子との電位が異なっていることを特徴とする半導体装置。

【請求項7】
第1のMOSFETと第2のMOSFETを備えた半導体装置において、
前記第1のMOSFETのドレイン端子と前記第2のMOSFETのソース端子とを接続し、
前記第1のMOSFETのゲート端子と前記第2のMOSFETのゲート端子とを接続し、
前記第1のMOSFETのゲート端子と前記第2のMOSFETのゲート端子との端子間を第1のゲート端子とし、
前記第1のMOSFETの基板端子と前記第2のMOSFETの基板端子とを接続し、
前記第1のゲート端子と前記第2のMOSFETのソース端子とが接続されていない半導体装置をN個備え、(Nは2以上の整数)
k=1(kは自然数)からk=Nまでの前記半導体装置の前記第2のMOSFETのドレイン端子をそれぞれ接続し、所定の供給電圧を印加し、
k=1からk=Nまでの前記半導体装置の前記第1のMOSFETのゲート端子をそれぞれ接続し、それを基準電位とし、
k=1からk=Nまでの前記半導体装置の前記第1のMOSFETの基板端子をそれぞれ接続し、所定の電圧を印加し、
k=1からk=N-1までの前記半導体装置の前記第1のMOSFETのドレイン端子と前記第2のMOSFETのソース端子と端子間をk=2からk=Nまでの半導体装置の第1のMOSFETのソース端子に接続し、
k=Nの半導体装置の前記第1のMOSFETのドレイン端子と前記第2のMOSFETのソース端子との端子間を出力端子とし、
前記第1のMOSFETと前記第2のMOSFETとは同一構造のMOSFETであ
前記第1のゲート端子には、前記第1のMOSFET及び前記第2のMOSFETのゲート電極でのチャネル領域がフラットバンド状態から反転層が形成されない弱反転動作領域を満たす範囲の電圧が印加され、
前記第1の基板端子には、第1のMOSFETのソース側pn接合がわずかに順方向バイアスされる動作領域から逆方向バイアスされる動作領域となる範囲の電圧を印加され、 前記供給電圧には、前記第1及び第2のMOSFETがNMOSFETの場合は、前記基準電位に対して、正の電圧を印加され、
前記供給電圧には、前記第1及び第2のMOSFETがPMOSFETの場合は、前記基準電位に対して、負の電圧を印加されることを特徴とする半導体装置
産業区分
  • 送配電
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2009016547thum.jpg
出願権利状態 権利存続中
掲載中の発明について更に詳しい内容の説明を御希望の際は、お気軽にお問い合せください。


PAGE TOP

close
close
close
close
close
close
close