TOP > 国内特許検索 > 不揮発性記憶素子及びその制御方法

不揮発性記憶素子及びその制御方法

国内特許コード P100000767
整理番号 KUTLO-2010-003
掲載日 2010年6月25日
出願番号 特願2010-049389
公開番号 特開2011-187109
登録番号 特許第5454784号
出願日 平成22年3月5日(2010.3.5)
公開日 平成23年9月22日(2011.9.22)
登録日 平成26年1月17日(2014.1.17)
発明者
  • 中山 和也
  • 北川 章夫
出願人
  • 国立大学法人金沢大学
発明の名称 不揮発性記憶素子及びその制御方法
発明の概要 【課題】故障率及び消費電力を充分に小さくすることができる不揮発性記憶素子を提供する。
【解決手段】複数のメモリセルが配列された不揮発性記憶素子100であって、複数のメモリセルのそれぞれは、端子Aと端子Bとを有するインバータ部と、端子Aとビット線140との導通及び非導通を切り替える選択トランジスタ120と、端子Bとビット線141との導通及び非導通を切り替える選択トランジスタ121と、一端が端子Aに接続された固定抵抗130と、固定抵抗130の他端と信号線144との導通及び非導通を切り替える制御トランジスタ122と、一端が端子Bに接続され、固定抵抗130より高抵抗又は低抵抗となることが可能な可変抵抗131と、可変抵抗131の他端と信号線144との導通及び非導通を切り替える制御トランジスタ123とを備える。
【選択図】図1
従来技術、競合技術の概要



従来、揮発性のSRAMと可変素子とを用いて、高速動作可能で、かつ、電源を遮断した場合であっても値を保持することができる不揮発性の記憶素子の研究及び開発が行われている(例えば、非特許文献1参照)。





非特許文献1には、SRAMのメモリセルを構成するインバータ部が有する2つの端子のそれぞれに、可変素子を接続する技術が記載されている。これにより、電源を遮断する前に、インバータ部に保持された値、すなわち、2つの端子の電位によって、可変素子の抵抗値又は容量値を変化させることで、インバータ部に保持された値を2つの可変素子に保持させている。

産業上の利用分野



本発明は、不揮発性記憶素子及びその制御方法に関し、特に、高速動作可能なSRAM(Static Random Access Memory)を用いた不揮発性記憶素子及びその制御方法に関する。

特許請求の範囲 【請求項1】
複数のメモリセルが配列された不揮発性記憶素子であって、
前記複数のメモリセルのそれぞれは、
第1端子と第2端子とを有するインバータ部と、
前記第1端子と第1ビット線との間に配置され、前記第1端子と前記第1ビット線との導通及び非導通を切り替える第1選択スイッチング素子と、
前記第2端子と第2ビット線との間に配置され、前記第2端子と前記第2ビット線との導通及び非導通を切り替える第2選択スイッチング素子と、
一端が前記第1端子に接続された第1固定抵抗と、
前記第1固定抵抗の他端と信号線との間に配置され、前記第1固定抵抗の他端と前記信号線との導通及び非導通を切り替える第1制御スイッチング素子と、
一端が前記第2端子に接続され、前記第1固定抵抗より高抵抗又は低抵抗となることが可能な不揮発の可変抵抗と、
前記可変抵抗の他端と前記信号線との間に配置され、前記可変抵抗の他端と前記信号線との導通及び非導通を切り替える第2制御スイッチング素子とを備え
前記第2制御スイッチング素子は、
ゲートが第1制御線に接続され、ソース及びドレインの一方が前記可変抵抗の他端に接続され、ソース及びドレインの他方が前記信号線に接続されたnMOS(Metal Oxide Semiconductor)トランジスタと、
ゲートが第2制御線に接続され、ソース及びドレインの一方が前記可変抵抗の他端に接続され、ソース及びドレインの他方が前記信号線に接続されたpMOSトランジスタとを備え、
前記第1制御線と前記第2制御線とには、互いに異なる極性の電圧が印加される
不揮発性記憶素子。

【請求項2】
複数のメモリセルが配列された不揮発性記憶素子であって、
前記複数のメモリセルのそれぞれは、
第1端子と第2端子とを有するインバータ部と、
前記第1端子と第1ビット線との間に配置され、前記第1端子と前記第1ビット線との導通及び非導通を切り替える第1選択スイッチング素子と、
前記第2端子と第2ビット線との間に配置され、前記第2端子と前記第2ビット線との導通及び非導通を切り替える第2選択スイッチング素子と、
一端が前記第1端子に接続された第1固定抵抗と、
前記第1固定抵抗の他端と信号線との間に配置され、前記第1固定抵抗の他端と前記信号線との導通及び非導通を切り替える第1制御スイッチング素子と、
一端が前記第2端子に接続され、前記第1固定抵抗より高抵抗又は低抵抗となることが可能な不揮発の可変抵抗と、
前記可変抵抗の他端と前記信号線との間に配置され、前記可変抵抗の他端と前記信号線との導通及び非導通を切り替える第2制御スイッチング素子とを備え
前記複数のメモリセルのうち少なくとも1つのメモリセルは、さらに、
一端が前記第1固定抵抗に接続された第2固定抵抗と、
前記第2固定抵抗の他端と前記信号線との間に配置され、前記第2固定抵抗の他端と前記信号線との導通及び非導通を切り替える第3制御スイッチング素子とを備える
不揮発性記憶素子。

【請求項3】
複数のメモリセルが配列された不揮発性記憶素子の制御方法であって、
前記複数のメモリセルのそれぞれは、
第1端子と第2端子とを有するインバータ部と、
前記第1端子と第1ビット線との間に配置され、前記第1端子と前記第1ビット線との導通及び非導通を切り替える第1選択スイッチング素子と、
前記第2端子と第2ビット線との間に配置され、前記第2端子と前記第2ビット線との導通及び非導通を切り替える第2選択スイッチング素子と、
一端が前記第1端子に接続された第1固定抵抗と、
前記第1固定抵抗の他端と信号線との間に配置され、前記第1固定抵抗の他端と前記信号線との導通及び非導通を切り替える第1制御スイッチング素子と、
一端が前記第2端子に接続され、前記第1固定抵抗より高抵抗又は低抵抗となることが可能な不揮発の可変抵抗と、
前記可変抵抗の他端と前記信号線との間に配置され、前記可変抵抗の他端と前記信号線との導通及び非導通を切り替える第2制御スイッチング素子とを備え、
前記不揮発性記憶素子の制御方法は、
前記第1ビット線と前記第2ビット線とに所定の電圧を印加して、又は、所定の電流を流して、前記第1固定抵抗及び前記可変抵抗に電流を流すことで、前記第1端子と前記第2端子とに異なる電位を発生させる電位発生ステップと、
前記インバータ部に接続された電源線に電力を供給する電源投入ステップとを含む
不揮発性記憶素子の制御方法。

【請求項4】
請求項1又は2に記載の不揮発性記憶素子の制御方法であって、
前記第1ビット線と前記第2ビット線とに所定の電圧を印加して、又は、所定の電流を流して、前記第1固定抵抗及び前記可変抵抗に電流を流すことで、前記第1端子と前記第2端子とに異なる電位を発生させる電位発生ステップと、
前記インバータ部に接続された電源線に電力を供給する電源投入ステップとを含む
不揮発性記憶素子の制御方法。

【請求項5】
前記電位発生ステップでは、前記第1ビット線と前記第2ビット線とに前記所定の電圧を印加し、前記第1選択スイッチング素子と前記第2選択スイッチング素子とを導通させ、前記第1制御スイッチング素子と前記第2制御スイッチング素子とにより前記第1固定抵抗及び前記可変抵抗に流れる電流を制御することで、前記第1端子と前記第2端子とに異なる電位を発生させる
請求項3又は4記載の不揮発性記憶素子の制御方法。

【請求項6】
前記電位発生ステップでは、前記第1ビット線と前記第2ビット線とに前記所定の電流を流し、前記第1選択スイッチング素子と、前記第2選択スイッチング素子と、前記第1
制御スイッチング素子と、前記第2制御スイッチング素子とを導通させることで、前記第1端子と前記第2端子とに異なる電位を発生させる
請求項3又は4記載の不揮発性記憶素子の制御方法。

【請求項7】
前記電源投入ステップでは、前記第1ビット線と前記第2ビット線とに前記電流を流した状態で、前記電力を投入する
請求項6記載の不揮発性記憶素子の制御方法。

【請求項8】
前記不揮発性記憶素子の制御方法は、さらに、
前記電力を供給後に、前記第2端子の電位が前記第1端子の電位より高い場合に、前記信号線を前記第2端子の電位より低い電位に設定するとともに、前記第2選択スイッチング素子を非導通にし、前記第2制御スイッチング素子を導通させて、前記可変抵抗に電流を流すことで、前記可変抵抗を前記第1固定抵抗より低抵抗にする初期化ステップを含む
請求項~7のいずれか1項に記載の不揮発性記憶素子の制御方法。

【請求項9】
請求項1又は2記載の不揮発性記憶素子の制御方法であって、
前記第2端子の電位が前記第1端子の電位より高い場合に、前記可変抵抗を前記第1固定抵抗より高抵抗にし、前記第2端子の電位が前記第1端子の電位より低い場合に、前記可変抵抗を前記第1固定抵抗より低抵抗にするストアステップを含む
不揮発性記憶素子の制御方法。

【請求項10】
前記ストアステップでは、
前記第2端子の電位が前記第1端子の電位より高い場合に、前記信号線を前記第2端子の電位より低い電位に設定するとともに、前記第2制御スイッチング素子を導通させて、前記可変抵抗に電流を流すことで、前記可変抵抗を前記第1固定抵抗より高抵抗にする
請求項9記載の不揮発性記憶素子の制御方法。

【請求項11】
前記ストアステップでは、
前記第2端子の電位が前記第1端子の電位より高い場合に、前記信号線を前記第2端子の電位より低い電位に、かつ、前記第2ビット線を前記第2端子の電位以上の電位に設定するとともに、前記第2選択スイッチング素子及び前記第2制御スイッチング素子を導通させて、前記可変抵抗に電流を流す
請求項10記載の不揮発性記憶素子の制御方法。

【請求項12】
前記ストアステップでは、
前記第2端子の電位が前記第1端子の電位より低い場合に、前記信号線を前記第2端子の電位より高い電位に設定するとともに、前記第2制御スイッチング素子を導通させて、前記可変抵抗に電流を流すことで、前記可変抵抗を前記第1固定抵抗より低抵抗にする
請求項9記載の不揮発性記憶素子の制御方法。

【請求項13】
前記ストアステップでは、
前記第2端子の電位が前記第1端子の電位より低い場合に、前記信号線を前記第2端子の電位より高い電位に、かつ、前記第2ビット線を前記第2端子の電位以下の電位に設定するとともに、前記第2選択スイッチング素子及び前記第2制御スイッチング素子を導通させて、前記可変抵抗に電流を流す
請求項12記載の不揮発性記憶素子の制御方法。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2010049389thum.jpg
出願権利状態 登録
(有)金沢大学ティ・エル・オーは、金沢大学の研究者の出願特許を産業界へ技術移転することを主目的として、金沢大学の教官の出資により設立された技術移転機関です。
ご興味のある方は、下記「問合せ先」へ整理番号と共にご連絡願います。
なお、既に活用のお申し込み・お打合わせ等の段階に入っている場合もございますので、予めご承知おきください。


PAGE TOP

close
close
close
close
close
close
close