TOP > 国内特許検索 > GeSn半導体デバイスの製造方法

GeSn半導体デバイスの製造方法 コモンズ

国内特許コード P110003722
整理番号 N021P32
掲載日 2011年6月28日
出願番号 特願2006-122795
公開番号 特開2007-294778
登録番号 特許第4989101号
出願日 平成18年4月27日(2006.4.27)
公開日 平成19年11月8日(2007.11.8)
登録日 平成24年5月11日(2012.5.11)
発明者
  • 中村 芳明
  • 市川 昌和
  • 正田 明子
出願人
  • 独立行政法人科学技術振興機構
発明の名称 GeSn半導体デバイスの製造方法 コモンズ
発明の概要

【課題】不整合転位や不純物をほとんど含まず良質であり、光デバイスとして利用可能なGeSn半導体デバイスを得る。
【解決手段】シリコン基板1に形成した極薄酸化膜2上に分子線エピタキシャル法を用いてGe5とSn6とを蒸着することで、GeSn半導体のナノメーターサイズの微結晶(ナノドット)3を超高密度に形成して、GeSn半導体デバイスを得る。該半導体のドット3は不整合転位や不純物をほとんど含まず良質であり、光デバイスとして利用することができる。
【選択図】図2

従来技術、競合技術の概要


Ge及びSnからなる半導体(以下、“GeSn半導体”とする)は、Si基板上のモノリシックな多機能デバイスの実現を可能とする材料であり、その組成比によっては直接遷移型半導体となり(例えば、非特許文献1参照)、IV族半導体光デバイスとして有望視されている。このGeSn半導体は、組成比に応じてエネルギーバンドギャップが変化するため、発光波長をある程度任意に制御できる可能性も有している。

【非特許文献1】G.He,and H.A.Atwater,Interbandtransitions in SnxGe1-x alloys,Phys.Rev.Lett.79(1997)1937

産業上の利用分野


本発明は、GeSn半導体のドットを有するGeSn半導体デバイスの製造方法に関する。

特許請求の範囲 【請求項1】
単結晶Si、Ge或いはSiGeからなる基板に基板側酸化膜を形成する工程と、
該基板側酸化膜にGeとSnとを蒸着することに基づきGeSn半導体のドットを作製する工程と、
を有し、
前記GeSn半導体のドットを埋めるようにSi又はGeを蒸着してスペーサー層を形成する工程、
実施するGeSn半導体デバイスの製造方法。

【請求項2】
前記スペーサー層を形成する工程と、
該スペーサー層を熱酸化してスペーサー層側酸化膜を形成する工程と、
GeとSnとを前記スペーサー層側酸化膜に蒸着することに基づきGeSn半導体のドットを該スペーサー層側酸化膜表面に作製する工程と、
を少なくとも1サイクル実施する、請求項に記載のGeSn半導体デバイスの製造方法。

【請求項3】
前記基板は、単結晶Si、Ge或いはSiGe基板、又は、エピタキシャル成長したSi層、Ge層、或いはSiGe混晶層を有する基板である、
ことを特徴とする請求項1又は2に記載のGeSn半導体デバイスの製造方法。

【請求項4】
前記基板側酸化膜又は前記スペーサー層側酸化膜は、前記基板又は前記スペーサー層を酸素雰囲気中で熱酸化して1nm以下の厚さに形成した、
ことを特徴とする請求項1乃至3のいずれか1項に記載のGeSn半導体デバイスの製造方法。

【請求項5】
Geの蒸着を先に行い、その後、Snの蒸着を行うことにより前記GeSn半導体のドットを形成する、
ことを特徴とする請求項1乃至4のいずれか1項に記載のGeSn半導体デバイスの製造方法。

【請求項6】
Snの蒸着を先に行い、その後、Geの蒸着を行うことにより前記GeSn半導体のドットを形成する、
ことを特徴とする請求項1乃至4のいずれか1項に記載のGeSn半導体デバイスの製造方法。

【請求項7】
GeとSnを同時に蒸着することにより行うことにより前記GeSn半導体のドットを形成する、
ことを特徴とする請求項1乃至4のいずれか1項に記載のGeSn半導体デバイスの製造方法。

【請求項8】
Geの蒸着を先に行ってGeの核を形成し、その後、GeとSnを同時に蒸着することにより行うことにより前記GeSn半導体のドットを形成する、
ことを特徴とする請求項1乃至4のいずれか1項に記載のGeSn半導体デバイスの製造方法。

【請求項9】
Snの蒸着を先に行ってSnの核を形成し、その後、GeとSnを同時に蒸着することにより行うことにより前記GeSn半導体のドットを形成する、
ことを特徴とする請求項1乃至4のいずれか1項に記載のGeSn半導体デバイスの製造方法。

【請求項10】
Ge及びSnを単独で蒸着するとき、基板温度は30℃から700℃の範囲であって、エピタキシャル成長をさせるか非エピタキシャル成長をさせるかに応じて調整する、
ことを特徴とする請求項5,6,8,9のいずれか1項に記載のGeSn半導体デバイスの製造方法。

【請求項11】
Snの蒸着を行うときの基板温度は30℃から300℃の範囲である、
ことを特徴とする請求項5に記載のGeSn半導体デバイスの製造方法。

【請求項12】
Ge及びSnを同時に蒸着させるとき、基板温度は30℃から300℃の範囲とする、
ことを特徴とする請求項7乃至9に記載のGeSn半導体デバイスの製造方法。

【請求項13】
前記GeSn半導体は直接遷移型半導体である、
ことを特徴とする請求項10乃至12に記載のGeSn半導体デバイスの製造方法。

【請求項14】
前記蒸着は、分子線エピタキシャル法、スパッタ法又は化学気相成長法により行う、
ことを特徴とする請求項1乃至13のいずれか1項に記載のGeSn半導体デバイスの製造方法。

【請求項15】
GeSn半導体におけるGe:Snの組成比は下式に示す通りである、
ことを特徴とする請求項1乃至14のいずれか1項に記載のGeSn半導体デバイスの製造方法。
【数式1】



【請求項16】
Ge:Snの速度比は下式に示す通りである、
ことを特徴とする請求項12に記載のGeSn半導体デバイスの製造方法。
【数式2】



【請求項17】
前記GeSn半導体の組成比、及び該半導体のドットサイズを調整することにより、該半導体のエネルギーバンドギャップを適正範囲にして、光通信に利用可能な半導体デバイスを製造する、
ことを特徴とする請求項1乃至16のいずれか1項に記載のGeSn半導体デバイスの製造方法。

【請求項18】
前記エネルギーバンドギャップの適正範囲は0.6eVから0.9eVの範囲である、
ことを特徴とする請求項17に記載のGeSn半導体デバイスの製造方法。

【請求項19】
Ge及びSnの蒸着後、蒸着中或いは蒸着前に原子状の水素を前記基板に供給する、
ことを特徴とする請求項1乃至18のいずれか1項に記載のGeSn半導体デバイスの製造方法。

【請求項20】
エレクトロルミネッセンスデバイスを製造する、
ことを特徴とする請求項1乃至19のいずれか1項に記載のGeSn半導体デバイスの製造方法。
産業区分
  • 固体素子
  • 固体素子
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2006122795thum.jpg
出願権利状態 権利存続中
参考情報 (研究プロジェクト等) CREST 高度情報処理・通信の実現に向けたナノファクトリーとプロセス観測 領域
ライセンスをご希望の方、特許の内容に興味を持たれた方は、問合せボタンを押してください。


PAGE TOP

close
close
close
close
close
close
close