TOP > 国内特許検索 > フィルタ及びフィルタの構成方法

フィルタ及びフィルタの構成方法 コモンズ

国内特許コード P110004202
整理番号 A221P52
掲載日 2011年7月8日
出願番号 特願2008-183043
公開番号 特開2010-021959
登録番号 特許第4989575号
出願日 平成20年7月14日(2008.7.14)
公開日 平成22年1月28日(2010.1.28)
登録日 平成24年5月11日(2012.5.11)
発明者
  • 寅市 和男
  • 諸岡 泰男
出願人
  • 独立行政法人科学技術振興機構
発明の名称 フィルタ及びフィルタの構成方法 コモンズ
発明の概要

【課題】 入力タップ数、遅延回路及び乗算器が少なく、所望の特性を確実に得ることができる、周波数分離性の優れた狭帯域FIRフィルタ等のフィルタ及びフィルタの設計システム・設計方法・設計プログラムを提供する。
【解決手段】 フィルタ係数C-M、C-M+1、・・・、CのN(=2M+1)個の乗算器1(-M)、1(-M+1)、・・・、1(M)と、1サンプル分遅延するN-1(=2M)個の遅延素子2(-M+1)、2(-M+2)、・・・、2(M)と、N-1(=2M)個の加算器3(-M+1)、3(-M+2)、・・・、3(M)と、Mサンプル分遅延する遅延回路4を備える。各乗算器のフィルタ係数Cをフルーエンシ標本化函数を用いて定めることで、伝達関数H(z)のフィルタが実施される。
【選択図】 図9

従来技術、競合技術の概要


従来技術として、例えば、非特許文献1には、低折返しマルチレベルFIRフィルタのための非最大間引きフィルタバンクの設計と実装について開示されている。
また、非特許文献2には、低折返し雑音で所望周波数特性を実現するフィルタバンクが開示されている。
さらに、非特許文献3には、完全再構成非最大間引きコサイン変調フィルタバンクの一実現法が開示されている。
その他にも、特許文献1には、サンプリングに使用するクロックの周期の1/2単位よりも細かな単位で遅延時間を設定できるようにしたFIRフィルタが開示されている。
また、特許文献2には、実数値を持つ信号に対する最大間引きフィルタバンクと、その特別の場合であるコサイン変調フィルタバンクを効率的に実現することができるフィルタバンク及びフィルタリング方法が開示されている。




【非特許文献1】河野、高沢他 「低折返しマルチレベルFIRフィルタのための非最大間引きフィルタバンクの設計と実装」 計測自動制御学会東北支部 第229回研究集会(2006.6.9) 資料番号 229-8 p1-11

【非特許文献2】高沢、阿部他 「低折返し雑音で所望周波数特性を実現するフィルタバンク」 計測自動制御学会東北支部 第215回研究集会(2004.5.27) 資料番号 215-7 p1-10

【非特許文献3】伊丹、渡部他 「完全再構成非最大間引きコサイン変調フィルタバンクの一実現法」 電子情報通信学会論文誌 A Vol.J83-A No.9 pp.1037-1046 2000年9月

【特許文献1】特開2006-20191号公報

【特許文献2】特開2001-102931号公報

産業上の利用分野


本発明は、フィルタ及びフィルタの構成方法に係り、特に、信号のノイズ除去及び特定周波数帯の信号のみを通過させる、区分多項式函数の区間内分割値によるFIR(Finite Impulse Response:有限インパルス応答)フィルタ、FIRフィルタの構成方法に関する。

特許請求の範囲 【請求項1】
入力信号と予め定められた係数とを乗算する第0~第N-1の乗算器と、
前記第0~第N-2の乗算器のそれぞれに接続した第0~第N-2の加算器と、
信号を1サンプル遅延させる第1~第N-1の遅延素子であって、前記第1~第N-2の遅延素子は前記第1~第N-2の加算器の出力を入力し、前記第N-1の遅延素子は前記第N-1の乗算器出力を入力とし、各前記加算器は接続される前記乗算器の出力と前段の前記遅延素子の出力を加算して次段の前記遅延素子の入力信号を生成する、前記第1~第N-1の遅延素子と
を備え、
前記第0の加算器の出力を入力信号のフィルタ信号として出力する構成とし、
サンプリング周波数ω、通過域周波数ωと、阻止周波数ωとから決まるタイムスケーリング係数で、有限台の区分的多項式で構成されるフルーエンシ標本化函数を時間分割し、その時間分割した標本点における函数の値を前記第0~第N-1の乗算器のフィルタ係数C(k=-M~M)として構成し、
前記第0~第N-1の乗算器のフィルタ係数Cを次式のように定めることにより伝達関数H(z)のフィルタ特性を有するフィルタ。
【数式1】


ここに、
【数式2】




【請求項2】
前記タイムスケーリング係数は、ω/(ω+ω)で表されることを特徴とする請求項1に記載のフィルタ。


【請求項3】
設計仕様となる理想アナログフィルタ特性H(jω)として次式の台形特性を与えたことを特徴とする請求項1又は2に記載のフィルタ。

【数式3】


【数式4】



【請求項4】
前記フルーエンシ標本化函数は、次式で与えられることを特徴とする請求項1乃至3のいずれかに記載のフィルタ。
【数式5】




【請求項5】
記フルーエンシ標本化函数を区間[-2、2]の有限区間の函数とし、前記フルーエンシ標本化函数の前記標本点における函数の値は、t=-2で0、t=-3/2で-1/16、t=-1/2で9/16、t=0で1、t=1/2で9/16、t=3/2で-1/16、t=2で0 であることを特徴とする請求項4に記載のフィルタ。


【請求項6】
入力信号をMサンプル遅延する遅延回路と、
前記遅延回路からの出力信号を入力信号とし、入力信号と予め定められた係数とを乗算する第0~第N-1の乗算器と、
前記第0~第N-2の乗算器のそれぞれに接続した第0~第N-2の加算器と、
該第1~第N-2の加算器の出力を1サンプル遅延させる第1~第N-2の遅延素子と、前記第N-1の乗算器の出力を1サンプル遅延させる第N-1の遅延素子であって、前記第0~第N-2の加算器は接続される前記乗算器の出力と前段の前記遅延素子の出力を加算して次段の前記遅延素子の入力信号を生成する、前記第1~第N-1の遅延素子と
を備え、
前記第0の加算器の出力を入力信号のフィルタ信号として出力する構成とし、
サンプリング周波数ω、通過域周波数ωと、阻止周波数ωとから決まるタイムスケーリング係数で、有限台の区分的多項式で構成されるフルーエンシ標本化函数を時間分割し、その時間分割した標本点における函数の値を前記第0~第N-1の乗算器のフィルタ係数C(k=-M~M)として構成し、
前記第0~第N-1のフィルタ係数を下記式における前記フィルタ係数C(k=-M~M)のように定めることにより伝達関数H(z)のフィルタ特性を有するフィルタ。

【数式6】



ここに、
【数式7】




【請求項7】
入力信号をMサンプル遅延する遅延回路と、
前記遅延回路からの出力信号を入力し、それぞれ順次1サンプルずつ遅延して一連の遅延サンプル値を得るための第1~第N-1の遅延素子と、
前記遅延回路からの出力信号及び前記第1~第N-1の遅延素子の各出力信号と予め定められたフィルタ係数とをそれぞれ乗算する第0~第N-1(ここで、N=2M+1)の乗算器と、
前記第0~第N-1の乗算器からの出力信号を全て加算する加算器と
を備え、
サンプリング周波数ω、通過域周波数ωと、阻止周波数ωとから決まるタイムスケーリング係数で、有限台の区分的多項式で構成されるフルーエンシ標本化函数を時間分割し、その時間分割した標本点における函数の値を前記第0~第N-1の乗算器のフィルタ係数C(k=-M~M)として構成し、
前記第0~第N-1のフィルタ係数を下記式における前記フィルタ係数C(k=-M~M)のように定めることにより伝達関数H(z)のフィルタ特性を有するフィルタ。
【数式8】


ここに、
【数式9】




【請求項8】
入力信号と予め定められた係数とを乗算する第0~第N-1の乗算器と、
前記第0~第N-2の乗算器のそれぞれに接続した第0~第N-2の加算器と、
該第1~第N-2の加算器の出力を1サンプル遅延させる第1~第N-2の遅延素子と、前記第N-1の乗算器の出力を1サンプル遅延させる第N-1の遅延素子であって、前記第0~第N-2の加算器は接続される前記乗算器の出力と前段の前記遅延素子の出力を加算して次段の前記遅延素子の入力信号を生成する、前記第1~第N-1の遅延素子と
を備え、
前記第0の加算器の出力を入力信号のフィルタ信号として出力する構成としたフィルタの構成方法であって、
サンプリング周波数ω、通過域周波数ωと、阻止周波数ωとから決まるタイムスケーリング係数で、有限台の区分的多項式で構成されるフルーエンシ標本化函数を時間分割し、その時間分割した標本点における函数の値を前記第0~第N-1の乗算器のフィルタ係数C(k=-M~M)として構成し、
前記第0~第N-1の乗算器のフィルタ係数Cを次式のように定めることにより伝達関数H(z)のフィルタ特性を有するフィルタの構成方法。
【数式10】


ここに、
【数式11】




【請求項9】
前記タイムスケーリング係数は、ω/(ω+ω)で表されることを特徴とする請求項8に記載のフィルタの構成方法。

【請求項10】
設計仕様となる理想アナログフィルタ特性H(jω)として次式の台形特性を与えたことを特徴とする請求項8又は9に記載のフィルタの構成方法。
【数式12】


【数式13】




【請求項11】
前記フルーエンシ標本化函数は、2次のC-typeであり、次式で与えられることを特徴とする請求項8乃至10のいずれかに記載のフィルタの構成方法。
【数式14】
産業区分
  • 伝送回路空中線
国際特許分類(IPC)
画像

※ 画像をクリックすると拡大します。

JP2008183043thum.jpg
出願権利状態 権利存続中
参考情報 (研究プロジェクト等) CREST 情報社会を支える新しい高性能情報処理技術 領域
ライセンスをご希望の方、特許の内容に興味を持たれた方は、問合せボタンを押してください。


PAGE TOP

close
close
close
close
close
close
close