TOP > 国内特許検索 > 半導体素子の製造方法

半導体素子の製造方法 コモンズ

国内特許コード P110004893
整理番号 P20060186
掲載日 2011年8月18日
出願番号 特願2006-254012
公開番号 特開2008-078274
登録番号 特許第4997502号
出願日 平成18年9月20日(2006.9.20)
公開日 平成20年4月3日(2008.4.3)
登録日 平成24年5月25日(2012.5.25)
発明者
  • 八百 隆文
  • ▲チョ▼ 明煥
出願人
  • 国立大学法人東北大学
発明の名称 半導体素子の製造方法 コモンズ
発明の概要

【課題】基板上に半導体成長促進層を介して選択成長したLED等の半導体素子を基板及び半導体成長促進層から容易に分離できるようにすること。
【解決手段】基板上に下地層を形成する工程と、上記下地層上に、上記下地層が複数の独立した素子形成領域となるように選択的にパターニングされた区画領域を構成するとともに、エッチング溶液注入口となる注入口領域を構成するマスク層を形成する工程と、上記素子形成領域上に半導体層を1層以上形成して、そこに所望の半導体素子を形成する工程と、半導体素子の側面を被覆する工程と、上記注入口領域を除く全面に、金属支持層を形成する工程と、注入口領域からエッチング液を注入して、上記マスク層及び上記下地層を除去する工程と、区画領域上の金属支持層から半導体素子を分離し、半導体素子チップを得る工程とを備えた、半導体素子の製造方法。
【選択図】図11

従来技術、競合技術の概要


LED、トランジスタ、ダイオード等の半導体素子の製造方法として、基板上にバッファ層を介して半導体層を形成し、そこに複数個の半導体素子を作り込み、最後にレーザー、エッチング、ダイシング等の手段により個々のチップに分割する手法が採られている。



半導体素子として垂直型LEDを例にとれば、垂直型LEDはLLO(レーザーリフト)に基づいて作製されている。これはサファイア基板上にLED構造を形成後、GaNのバンドギャップより短い波長を持つレーザー光を照射することによって、サファイア基板との界面に存在するGaN膜がレーザー光を吸収し、GaとNに分解することによってサファイア基板とLED構造を分離させる方法である。分離されたLED構造に、上下部に電極を形成して垂直型LED構造を実現する。



LLOは、分離時に使用する高出力レーザーによってLED構造あるいはGaN薄膜にダメージを与え、また、チップの大きさが大きくなるにつれクラックが発生しやすい等の問題点がある。



また上記垂直型LEDに限らず、このように基板上にバッファ層を介して半導体層を形成した後、個々のチップに分割する従来の半導体素子の製造方法では、LLO等の分離手段を採用しているため、特性の良い半導体素子チップを得るのは困難であった。




【非特許文献1】Comparison of p-Side Down and p-Side Up GaN Light-Emitting Diodes Fabricated by Laser Lift-Off, Chen-Fu CHU, Chang-Chin YU, Hao-Chun CHENG, Chia-Feng LIN and Shing-Chung WANG, Jpn. J. Appl. Phys. Vol. 42 (2003) pp. L147-L150

【非特許文献2】Study of GaN light-emitting diodes fabricated by laser lift-off technique, Chen-Fu Chu, Fang-I Lai, Jung-Tang Chu, Chang-Chin Yu, Chia-Feng Lin, Hao-Chung Kuo, and S. C. Wang, J. Appl. Phys. Vol. 95, No. 8, 3916-3921 (2004)

産業上の利用分野


本発明は、LED、トランジスタ、ダイオード等の半導体素子の製造方法に関する。

特許請求の範囲 【請求項1】
基板上に下地層を形成する工程と、上記下地層上に、上記下地層が複数の独立した素子形成領域となるように選択的にパターニングされた区画領域を構成するとともに、エッチング溶液注入口となる注入口領域を構成するマスク層を形成する工程と、上記素子形成領域上に半導体層を1層以上形成して、そこに所望の半導体素子を形成する工程と、半導体素子の側面を被覆する工程と、上記注入口領域を除く全面に、金属支持層を形成する工程と、注入口領域からエッチング液を注入して、上記マスク層及び上記下地層を除去する工程と、区画領域上の金属支持層から半導体素子を分離し、半導体素子チップを得る工程とを備えた、半導体素子の製造方法。

【請求項2】
基板上に結晶成長促進層を形成する工程と、上記結晶成長促進層上に、結晶成長阻止のためのマスク層であって、上記結晶成長促進層が複数の独立した素子形成領域となるように選択的にパターニングされた区画領域を構成するとともに、エッチング溶液注入口となる注入口領域を構成するマスク層を形成する工程と、上記素子形成領域上に半導体結晶層を1層以上成長させて、そこに所望の半導体素子を形成する工程と、半導体素子の側面を被覆する工程と、上記注入口領域を除く全面に、金属支持層を形成する工程と、注入口領域からエッチング液を注入して、上記マスク層及び上記結晶成長促進層を除去する工程と、区画領域上の金属支持層から半導体素子を分離し、半導体素子チップを得る工程とを備えた、半導体素子の製造方法。

【請求項3】
上記金属支持層は、注入口領域を除く全面に形成されたシード金属を介してメッキにより形成されていることを特徴とする請求項1又は2に記載の半導体素子の製造方法。

【請求項4】
上記複数の独立した素子形成領域は、上記基板上に繰り返しパターンをなすように配置されていることを特徴とする請求項1乃至3のいずれか1項に記載の半導体素子の製造方法。

【請求項5】
上記注入口領域は、基板上に複数個均等に設けられていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体素子の製造方法。
産業区分
  • 固体素子
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2006254012thum.jpg
出願権利状態 権利存続中
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記「問合せ先」までご連絡ください。


PAGE TOP

close
close
close
close
close
close
close