TOP > 国内特許検索 > 抵抗変化型不揮発性記憶素子の多値書き込み回路

抵抗変化型不揮発性記憶素子の多値書き込み回路

国内特許コード P120006402
整理番号 2010-062
掲載日 2012年1月4日
出願番号 特願2011-178591
公開番号 特開2013-041649
登録番号 特許第5765808号
出願日 平成23年8月17日(2011.8.17)
公開日 平成25年2月28日(2013.2.28)
登録日 平成27年6月26日(2015.6.26)
発明者
  • 北川 章夫
  • 中山 和也
  • 吉本 裕平
  • 半田 貴也
出願人
  • 国立大学法人金沢大学
発明の名称 抵抗変化型不揮発性記憶素子の多値書き込み回路
発明の概要 【課題】簡素で、かつ、高速に、自立的に多重書き込みを回避した書き込みをすることができる抵抗変化型不揮発性記憶素子の書き込み回路を提供する。
【解決手段】抵抗変化素子2に対する書き込み回路1であって、抵抗変化素子2が高抵抗状態にある場合にだけ抵抗変化素子2を低抵抗状態に遷移させるための電圧を抵抗変化素子2に印加し、抵抗変化素子2が低抵抗状態にある場合にだけ抵抗変化素子2を高抵抗状態に遷移させるための電圧を抵抗変化素子2に印加する。
【選択図】図1
従来技術、競合技術の概要


抵抗変化素子(ReRAM)に代表される抵抗変化型の不揮発性記憶素子(以下、単に「不揮発性記憶素子」ともいう。)は、大容量化、高速動作、低消費電力及びビットコストが低い等の利点を備えるので、次世代の新型の不揮発性記憶素子として期待され、様々な開発が続けらている。



このような不揮発性記憶素子は、高抵抗状態(例えば、論理値「1」)と低抵抗状態(例えば、論理値「0」)の少なくとも2つの抵抗状態のいずれかをとり、正の電圧パルス及び負の電圧パルスが印加されたときに、その電圧パルスの極性に応じて、一方の抵抗状態から他方の抵抗状態に遷移する性質を有する。たとえば、不揮発性記憶素子が高抵抗状態(以下、「リセット状態」ともいう。)にある場合に、その不揮発性記憶素子の一端を基準に他端に対して一定の正電圧をもつパルス(以下、「セットパルス」ともいう。)を印加する(以下、「セットする」ともいう。)と、その不揮発性記憶素子は、低抵抗状態(以下、「セット状態」)に遷移する。一方、その不揮発性記憶素子が低抵抗状態(「セット状態」)にある場合に、その不揮発性記憶素子の一端を基準に他端に対して一定の負電圧をもつパルス(以下、「リセットパルス」ともいう。)を印加する(以下、「リセットする」ともいう。)と、その不揮発性記憶素子は、高抵抗状態(「リセット状態」)に遷移する。



このような特性を有する不揮発性記憶素子に対して、いま、セット状態に書き込みたいケースを想定する。もっとも単純な書き込み方法として、その不揮発性記憶素子の抵抗状態に拘わらず、その不揮発性記憶素子に対してセットパルスを印加することが考えられる。しかしながら、このような書き込み方法では、既にセット状態にある不揮発性記憶素子に対してセットパルスを印加するという多重書き込みが行われてしまう可能性がある。セット状態にある不揮発性記憶素子に対してセットパルスを印加したり、その逆に、リセット状態にある不揮発性記憶素子に対してリセットパルスを印加したりするという多重書き込みは、不揮発性記憶素子に対して不要なエネルギーを印加することによる消費電力の増大を引き起こすだけでなく、不揮発性記憶素子に対して電気的ストレスがかかることによる不揮発性記憶素子の特性劣化(書き換え回数の減少等)を引き起こしてしまう。



そこで、従来、このような多重書き込みを避ける技術が提案されている(例えば、特許文献1参照)。図12は、従来の書き込み方法の手順を示すフローチャートである。ここでは、不揮発性記憶素子に対する書き込みに際して、まず、その不揮発性記憶素子の抵抗状態を読み出し(S1)、書き込む必要(つまり、抵抗状態を反転させる必要)があるか否かを判定し(S2)、書き込む必要がある場合にのみ(S2でYes)、不揮発性記憶素子への書き込みを行う(S3)。たとえば、不揮発性記憶素子をセットする場合には、まず、その不揮発性記憶素子の抵抗状態を読み出し(S1)、読み出した結果に応じて、その不揮発性記憶素子がリセット状態にあるか否かを判断し(S2)、リセット状態にある場合にだけ(S2でYes)、その不揮発性記憶素子にセットパルスを印加する(S3)。これにより、多重書き込みが回避される。

産業上の利用分野


本発明は、抵抗変化型の不揮発性記憶素子の多値書き込み回路に関する。

特許請求の範囲 【請求項1】
抵抗変化型の不揮発性記憶素子を、第1抵抗値と前記第1抵抗値よりも大きな第2抵抗値との間の抵抗値に設定する多値書き込み回路であって、
前記第1抵抗値をもつ参照抵抗を有し、前記不揮発性記憶素子の一端に接続され、前記不揮発性記憶素子が前記第1抵抗値よりも小さな抵抗値をもつ場合に、前記一端に第1電圧を印加し、前記不揮発性記憶素子が前記第1抵抗値よりも大きな抵抗値をもつ場合に、前記一端に前記第1電圧よりも低い第2電圧を印加する第1書き込み回路と、
前記第2抵抗値をもつ参照抵抗を有し、前記不揮発性記憶素子の他端に接続され、前記不揮発性記憶素子が前記第2抵抗値よりも小さな抵抗値をもつ場合に、前記他端に前記第2電圧を印加し、前記不揮発性記憶素子が前記第2抵抗値よりも大きな抵抗値をもつ場合に、前記他端に前記第1電圧を印加する第2書き込み回路とを備え、
前記不揮発性記憶素子は、前記一端に第1電圧が印加され、かつ、前記他端に第2電圧が印加された場合に、抵抗値が高抵抗化され、前記一端に第2電圧が印加され、かつ、前記他端に第1電圧が印加された場合に、抵抗値が低抵抗化される性質を有する
多値書き込み回路。

【請求項2】
抵抗変化型の不揮発性記憶素子を、第1抵抗値と前記第1抵抗値よりも大きな第2抵抗値との間の抵抗値に設定する多値書き込み回路であって、
前記不揮発性記憶素子の一端に接続され、前記不揮発性記憶素子が前記第1抵抗値よりも小さな抵抗値をもつ場合に、第1電圧を前記一端に印加するとともに出力端子から出力し、前記不揮発性記憶素子が前記第1抵抗値よりも大きな抵抗値をもつ場合に、前記第1電圧よりも低い第2電圧を前記一端に印加するとともに出力端子から出力する第1書き込み回路と、
前記不揮発性記憶素子が前記第2抵抗値よりも小さな抵抗値をもつ場合に、前記第2電圧を出力端子から出力し、前記不揮発性記憶素子が前記第2抵抗値よりも大きな抵抗値をもつ場合に、前記第1電圧を出力端子から出力する第2書き込み回路と、
前記不揮発性記憶素子の他端に接続された少なくとも2つのスイッチ素子とを備え、
前記2つのスイッチ素子の一つは、前記第1書き込み回路の出力端子から前記第1電圧が出力されたときに、前記第2電圧を前記他端に印加し、
前記2つのスイッチ素子の他の一つは、前記第2書き込み回路の出力端子から前記第1電圧が出力されたときに、前記第1電圧を前記他端に印加し、
前記不揮発性記憶素子は、前記一端に第1電圧が印加され、かつ、前記他端に第2電圧が印加された場合に、抵抗値が高抵抗化され、前記一端に第2電圧が印加され、かつ、前記他端に第1電圧が印加された場合に、抵抗値が低抵抗化される性質を有する
多値書き込み回路。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2011178591thum.jpg
出願権利状態 登録
(有)金沢大学ティ・エル・オーは、金沢大学の研究者の出願特許を産業界へ技術移転することを主目的として、金沢大学の教官の出資により設立された技術移転機関です。
ご興味のある方は、下記「問合せ先」へ整理番号と共にご連絡願います。
なお、既に活用のお申し込み・お打合わせ等の段階に入っている場合もございますので、予めご承知おきください。


PAGE TOP

close
close
close
close
close
close
close