TOP > 国内特許検索 > 物理乱数発生器

物理乱数発生器 新技術説明会

国内特許コード P120006722
整理番号 SHINGI20120117
掲載日 2012年2月27日
出願番号 特願2011-082473
公開番号 特開2012-220968
登録番号 特許第5787311号
出願日 平成23年4月4日(2011.4.4)
公開日 平成24年11月12日(2012.11.12)
登録日 平成27年8月7日(2015.8.7)
発明者
  • 山梨 裕希
  • 杉浦 達郎
出願人
  • 国立大学法人横浜国立大学
発明の名称 物理乱数発生器 新技術説明会
発明の概要 【課題】高速の物理乱数を安定に発生する物理乱数発生器を提供する。
【解決手段】周期パルスが入力され、遅延時間揺らぎを有する出力信号を出力する第1の遅延回路と、該第1の遅延回路の前記出力信号が入力される第1入力端及び他の信号が入力される第2入力端を有し、前記第1入力端及び前記第2入力端へ入力される信号の到達時刻の時間差に応じて“1”または“0”の信号を確率的に出力する論理回路とを備えた物理乱数発生器であって、前記他の信号と前記周期パルスとは同期関係を有し、前記論理回路は、前記出力信号の到達時刻と前記他の信号の到達時刻との時間差が所定の値(反応時間差:Th)のときに確率50%で“1”の信号を出力する。
【選択図】図1
従来技術、競合技術の概要


現代の情報社会のインフラとしてネットワークが必須であり、そこではデジタル信号で情報が蓄積され配信される。この情報の安全性を確保するためのデータの暗号化等に乱数が必要とされている。乱数には、その発生方法によって疑似乱数と真性乱数がある。



通常は発生が容易な疑似乱数が用いられている。疑似乱数はハードウエアのレジスタと帰還用論理を組み合わせた論理回路またはソフトウエアプログラムでCPUを使って予め定めた論理にしたがって発生される(特許文献1を参照)。



しかし、疑似乱数は、人為的に定めた論理により発生されるため発生規則が推定される可能性があり、真の暗号化には不向きである。したがって、データの取り扱いの安全性を高めるには人為的な発生規則を使わない真性乱数が好ましい。



真性乱数を発生するためには、本質的にランダムな自然界の現象を基にして発生される物理乱数を利用することが考えられる。物理乱数発生器としては、熱に伴う予測不可能な原子や分子の動きから生じる熱雑音を利用したものが実用化されている(特許文献2を参照)。



ここで、物理乱数の応用範囲として機密文章暗号化プログラムやゲーム機械さらに電子認証、数値シミュレーション(モンテカルロ法)等々の日常生活に密着した様々な使用を考慮すると、パーソナルコンピュータや携帯端末機器等で物理乱数を利用できるようにするための簡易な構成の物理乱数発生器が求められる。



簡易な物理乱数発生器であるためには、省電力、小型化が求められ、さらに近年のデジタル信号処理の高速化に伴って高速化が必要である。



上記の要求を満足するために、超電導を用いて超高速、低消費電力の単体素子で動作する乱数発生素子が研究されている(特許文献3)。



超電導素子として単一磁束量子素子(SFQ素子)が注目されている。SFQ素子は、超電導材からなる超電導リング(インダクタンス)と、この超電導リングの一部に設けられた、ごく薄い絶縁膜からなるジョセフソン接合とで構成されており、磁束量子を情報担体としている。



SFQ素子で情報担体となる単一磁束量子(SFQ)は、量子化された磁束の最小単位(Φ0=h/2e=2.07×10-15Weber、ただし、hはプランク定数、eは電子の電荷)である。この単一磁束量子(SFQ)は非常に小さい物理量であり、これを情報の1ビットに対応させることで高性能な演算回路を構成することができる。



SFQ素子では、SFQの動きを制御するために、ジョセフソン接合とインダクタンスとを含む超電導閉ループを形成する。該閉ループで磁束量子Ф0を保持可能にする場合には、ジョセフソン接合の臨界電流をIcで表すと、L・IcがФ0の1.5倍程度になるように設計パラメータを定める。また、SFQを伝搬させる場合は、L・IcがФ0の0.5倍程度に設計パラメータを定める。



このSFQを情報担体とするSFQ素子を用いることで、100ギガヘルツ以上の超高速動作と、ゲートあたり数マイクロワット(μW)以下の低消費電力特性を特徴とする論理回路を実現することができる。



ここで、本願発明者は、SFQ素子が外部からの電流、磁界に対して非常に高感度であることに着目してSFQ素子による超電導比較回路を用いた物理乱数発生器(以下比較器型物理乱数発生器と略記する)を開発・報告している(非特許文献1を参照)。この比較器型物理乱数発生器は、図18に示すように、熱雑音源を直接SFQ素子による比較器に接続したもので、従来の半導体回路を用いた乱数発生器に比べると増幅器による帯域制限を受けることがない。



しかしながら、上記比較器型乱数発生器は、図19に示すように、制御電流に対する1レベルの信号(以下「“1”」ともいう。)の発生確率特性の傾斜が急峻(「傾きが大きい」ともいう)で、“1”の発生確率が0から1または1から0へと変化する際の制御電流Ictlの差(これを「グレイゾーン幅」という。)が狭い。そのため、0レべルの信号(以下「“0”」ともいう。)と1レベルの信号の発生確率を安定に制御するためにはSFQ素子の制御電流の値を精密に保持する必要がある。また、外部電圧の変動に非常に敏感で、動作が安定しないという問題があった。ここで、“0”、“1”を電圧、電流へ対応させるとき電圧の高低、電流の大小へ対応させる関係は任意である。

産業上の利用分野


本発明は、遅延回路の遅延時間の時間揺らぎに基づいて乱数を発生する物理乱数発生器であり、より詳細には、超電導単一磁束量子(Single Flux Quantum、以下、「超電導SFQ」ともいう。)による遅延線の遅延時間揺らぎ(以下、「タイミングジッタ」ともいう。)に基づいて乱数を発生する物理乱数発生器に関する。

特許請求の範囲 【請求項1】
周期パルスが入力され、遅延時間揺らぎを有する出力信号を出力する第1の遅延回路と、該第1の遅延回路の前記出力信号が入力される第1入力端及び他の信号が入力される第2入力端を有し、前記第1入力端及び前記第2入力端へ入力される信号の到達時刻の時間差に応じて“1”または“0”の信号を確率的に出力する論理回路とを備えた物理乱数発生器であって、
前記他の信号と前記周期パルスとは同期関係を有し、前記論理回路は、前記出力信号の到達時刻と前記他の信号の到達時刻との時間差が所定の値(反応時間差:Th)のときに確率50%で“1”の信号を出力することを特徴とする物理乱数発生器。

【請求項2】
前記論理回路にAND回路が備えられ、前記第1入力端及び前記第2入力端が前記AND回路の入力へ接続され、前記第1の遅延回路の遅延時間は、動作時に前記論理回路から出力される“1”の発生確率が50%になるように設定されていることを特徴とする請求項1に記載の物理乱数発生器。

【請求項3】
前記第1の遅延回路が可変遅延回路とされることを特徴とする請求項1または2に記載の物理乱数発生器。

【請求項4】
前記第2入力端に第2の遅延回路が接続され、前記第1及び第2の遅延回路の少なくとも一つが可変遅延回路とされることを特徴とする請求項1または2に記載の物理乱数発生器。

【請求項5】
前記第1の遅延回路は複数のSFQ素子を直列接続したジョセフソン伝送路で構成され、前記AND回路は一つの超電導リングにSFQの通過する2個の入力用と1個の出力用のジョセフソン素子を有するSFQ素子を含む複数のSFQ素子により構成されていることを特徴とする請求項乃至4いずれか1項に記載の物理乱数発生器。

【請求項6】
前記論理回路がフリップフロップ回路を備えることを特徴とする請求項乃至4いずれか1項に記載の物理乱数発生器。
産業区分
  • 演算制御装置
  • 記憶装置
  • 入出力装置
  • 計算機応用
  • その他情報処理
  • その他通信
  • 電信
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2011082473thum.jpg
出願権利状態 登録
参考情報 (研究プロジェクト等) 2012年1月17日(火) 横浜国立大学・東海大学・横浜市立大学 新技術説明会
※ 掲載特許について詳しくお知りになりたい方はHPの「お問い合わせ」ページにてお問い合わせください。


PAGE TOP

close
close
close
close
close
close
close