TOP > 国内特許検索 > 適応フィルタ

適応フィルタ 新技術説明会

国内特許コード P120006768
整理番号 SHINGI20120110
掲載日 2012年3月1日
出願番号 特願2010-047322
公開番号 特開2011-182349
登録番号 特許第5570250号
出願日 平成22年3月4日(2010.3.4)
公開日 平成23年9月15日(2011.9.15)
登録日 平成26年7月4日(2014.7.4)
発明者
  • 高橋 強
  • 恒川 佳隆
出願人
  • 地方独立行政法人 岩手県工業技術センター
  • 国立大学法人岩手大学
発明の名称 適応フィルタ 新技術説明会
発明の概要 【課題】準奇対称性を利用することにより、ハーフメモリアルゴリズムに基づく適応フィルタと比較して更に収束速度の向上を図ることのできる適応フィルタを提供すること。
【解決手段】誤差信号出力回路600は、所望信号d(k)とフィルタ出力y(k)の差分である正誤差信号e(k)と、その反転信号である負誤差信号-e(k)の二種類の誤差信号を生成して、適応関数空間回路200に出力する。適応関数空間回路200は、正誤差信号e(k)を受けて、第1更新対象要素を更新すると共に、負誤差信号-e(k)を受けて、第1更新対象要素と準奇対称の関係にある第2更新対象要素を更新する。
【選択図】図1
従来技術、競合技術の概要



この種の適応フィルタは、例えば、非特許文献1及び非特許文献2に開示されている。





非特許文献1は、入力信号の表現形式を2の補数形式とすることで推定精度及び収束速度の大幅に改善された適応フィルタについて開示している。また、非特許文献1には、分散演算処理に用いられる複数の部分積から構成される適応関数空間を複数に分割することにより(マルチメモリブロック構造)、収束速度の更なる向上を図ると共に低消費電力化及び低ハードウェア量化を達成してなる適応フィルタについても開示している。





非特許文献2は、2の補数形式表現の入力信号を処理する適応フィルタの適応関数空間に準奇対称性が成立することを見出し、その準奇対称性を利用して、前述の非特許文献1に開示された適応フィルタを改善してなるものである。ここで、準奇対称性とは、ビット反転の関係にあるアドレスで指定される部分積が互いに異符号であり且つ近似的に等しい絶対値を有することをいう。準奇対称性を利用すると、適応関数空間の領域を約半分にする一方で収束速度の向上を図ることができる。

産業上の利用分野



本発明は、分散演算処理に基づくことにより乗算器を用いずに構成された適応フィルタに関する。

特許請求の範囲 【請求項1】
2の補数形式にて表現された入力信号s(k)を受けてアドレスベクトルを出力するアドレスベクトル生成部を有する入力レジスタと、
複数の部分積を格納すると共に前記アドレスベクトルで指定された部分積を出力する適応関数空間回路であって、前記複数の部分積のうちの直前のアドレスベクトルで指定された部分積と誤差信号に基づいて前記直前のアドレスベクトルで指定された部分積を更新する機能を有する適応関数空間回路と、
前記適応関数空間回路から出力された部分積をシフト加算してフィルタ出力y(k)として出力するシフト加算器と、
前記誤差信号を所望信号d(k)と前記フィルタ出力y(k)とから生成し前記適応関数空間回路に出力する誤差信号出力回路と
を備える適応フィルタであって、
前記誤差信号出力回路は、前記所望信号d(k)と前記フィルタ出力y(k)の差分である正誤差信号e(k)と当該正誤差信号e(k)の反転信号である負誤差信号-e(k)の二種類の前記誤差信号を生成して、前記適応関数空間回路に出力するものであり、
前記適応関数空間回路は、前記部分積のうちの直前のアドレスベクトルで指定された部分積である第1更新対象要素と前記正誤差信号e(k)に基づいて前記第1更新対象要素を更新すると共に、前記直前のアドレスベクトルとビット反転の関係にあるアドレスベクトルにて指定されうる第2更新対象要素と前記負誤差信号-e(k)に基づいて前記第2更新対象要素を更新する
適応フィルタ。

【請求項2】
請求項1記載の適応フィルタであって、
前記適応関数空間回路は、
前記アドレスベクトルを受けてアドレス信号を生成するアドレスデコーダと、
前記部分積の一部を夫々格納するための複数のラッチ素子と、
アドレス信号に従って、前記ラッチ素子に格納されているデータを選択的に出力する出力計算用出力側セレクタと、
前記第1更新対象要素に対する読み出し及び書き込みを可能とする第1更新動作用出力側セレクタ及び第1更新動作用入力側セレクタと
前記第2更新対象要素に対する読み出し及び書き込みを可能とする第2更新動作用出力側セレクタ及び第2更新動作用入力側セレクタと
を備えており、2以上の前記ラッチ素子に対して同時に読み出し/書き込み可能となるように構成されている
適応フィルタ。

【請求項3】
請求項2記載の適応フィルタであって、
前記入力レジスタは、前記入力信号s(k)を受けて、更新用アドレスベクトルを生成する更新用アドレスベクトル生成部を更に有しており、
前記適応関数空間回路は:
前記更新用アドレスベクトルを受けて更新アドレス信号を生成して、前記第1更新動作用出力側セレクタと前記第1更新動作用入力側セレクタとに出力する更新用アドレスデコーダと;
前記更新アドレス信号を反転して更新用出力側反転アドレス信号を生成して、前記第2更新動作用出力側セレクタに出力する出力側反転アドレス信号生成部と;
前記更新アドレス信号を反転して更新用入力側反転アドレス信号を生成して、前記第2更新動作用入力側セレクタに出力する入力側反転アドレス信号生成部と;
前記第1更新動作用出力側セレクタから読みだされた前記第1更新対象要素と前記正誤差信号e(k)とから更新値を算出して前記第1更新動作用入力側セレクタを介して前記第1更新対象要素の更新を行う第1更新回路と;
前記第2更新動作用出力側セレクタから読みだされた前記第2更新対象要素と前記負誤差信号-e(k)とから更新値を算出して前記第2更新動作用入力側セレクタを介して前記第2更新対象要素の更新を行う第2更新回路と;
を更に備えている、
適応フィルタ。

【請求項4】
請求項3記載の適応フィルタであって、
前記適応関数空間回路は、
前記第1更新動作用出力側セレクタから読みだされた前記第1更新対象要素をラッチし、ラッチ後の第1更新対象要素を前記第1更新回路に出力する第1要素ラッチと、
前記第2更新動作用出力側セレクタから読みだされた前記第2更新対象要素をラッチし、ラッチ後の第2更新対象要素を前記第2更新回路に出力する第2要素ラッチと、
前記更新用アドレスデコーダから前記更新アドレス信号を受けてラッチし、ラッチ後の更新アドレス信号を前記第1更新動作用入力側セレクタ及び前記入力側反転アドレス信号生成部に出力するアドレスラッチと
を更に備えており、
前記第1要素ラッチ、前記第2要素ラッチ及び前記アドレスラッチにより、前記フィルタ出力y(k)を算出するための出力計算処理と前記正誤差信号e(k)及び前記負誤差信号-e(k)に基づいた更新処理とを互いに分離して行えるようにした適応フィルタ。

【請求項5】
請求項3又は請求項4記載の適応フィルタであって、
前記アドレスベクトル生成部は、前記入力信号s(k)の最上位ビットのみを反転して得られる一部反転信号を最下位ビットから処理することにより前記アドレスベクトルを生成するものであり、
前記更新用アドレスベクトル生成部は、前記入力信号s(k)の最上位ビットのみを反転して得られる一部反転信号を当該最上位ビットから処理することにより前記更新用アドレスベクトルを生成するものである
適応フィルタ。

【請求項6】
請求項2乃至請求項5のいずれかに記載の適応フィルタであって、
前記適応関数空間回路は、複数の適応関数空間モジュールとバイナリツリー加算器とから構成されるものであり、
前記適応関数空間モジュールの夫々は、前記複数のラッチ素子と、前記出力計算用出力側セレクタと、前記第1更新動作用出力側セレクタ及び前記第1更新動作用入力側セレクタと、前記第2更新動作用出力側セレクタ及び前記第2更新動作用入力側セレクタとを備えており、
前記バイナリツリー加算器は、前記複数の適応関数空間モジュールの前記出力計算用出力側セレクタからの出力を受けて前記部分積を出力するものである
適応フィルタ。

【請求項7】
請求項1記載の適応フィルタであって、
前記入力レジスタは、前記入力信号s(k)を受けて、該入力信号s(k)の最上位ビットのみを反転して得られる信号から前記アドレスベクトルを生成する
適応フィルタ。

【請求項8】
2の補数形式にて表現された入力信号s(k)に対して、所望信号d(k)に基づいて適応的に変化させたフィルタ係数を乗算して得られるようなフィルタ出力y(k)を出力する適応フィルタであって複数の部分積を格納した適応関数空間を利用して分散演算することにより乗算することなく加算のみで前記フィルタ出力y(k)を出力する適応フィルタにおいて、
前記適応関数空間に格納されている前記複数の部分積のうち、直前の前記入力信号s(k)から生成されたアドレスベクトルで指定された部分積と当該アドレスベクトルとビット反転の関係にあるアドレスベクトルにて指定されうる部分積との2組の部分積と、所望信号d(k)とフィルタ出力y(k)との差分から得られる相補信号に基づいて前記2組の部分積を更新することにより、収束速度の向上が図られた適応フィルタ。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2010047322thum.jpg
出願権利状態 登録
参考情報 (研究プロジェクト等) 2012年1月10日(火) 岩手大学・一関工業高等専門学校 新技術説明会
岩手大学地域連携推進センターでは、岩手大学における知的財産の創出・管理・活用のマネジメントをしております。上記の特許等にご興味がありましたら、下記問い合わせ先にご相談ください。


PAGE TOP

close
close
close
close
close
close
close