TOP > 国内特許検索 > 不揮発性半導体記憶素子とその製造方法

不揮発性半導体記憶素子とその製造方法 新技術説明会

国内特許コード P120008134
整理番号 08037
掲載日 2012年11月1日
出願番号 特願2008-306887
公開番号 特開2010-129990
登録番号 特許第5578641号
出願日 平成20年12月1日(2008.12.1)
公開日 平成22年6月10日(2010.6.10)
登録日 平成26年7月18日(2014.7.18)
発明者
  • 中島 安理
出願人
  • 国立大学法人広島大学
発明の名称 不揮発性半導体記憶素子とその製造方法 新技術説明会
発明の概要 【課題】構造が簡単で、素子サイズを縮小でき、高集積化に適し、且つ欠陥の起こりにくい不揮発性半導体記憶素子を提供する。
【解決手段】不揮発性半導体記憶素子10は、1ビット又は多ビット分のデータを記憶する素子であり、チャネル領域14を挟んで配置されたソース領域12とドレイン領域13と、ゲート絶縁膜15,18と、保護絶縁膜20に埋設され、チャネル領域14上に並んで配置され、ソース領域12及びドレイン領域13に対向しない複数の浮遊ゲート電極16,17と、ゲート絶縁膜15,18上に、チャネル領域14に対向して配置されたコントロールゲート19と、を備える。各浮遊ゲート電極16,17は、物理的或いは電気的にチャネル幅と同等かそれ以上の大きさを有する。
【選択図】図1
従来技術、競合技術の概要



不揮発性の半導体記憶素子として、他から絶縁された浮遊ゲートを備えるEEPROM,フラッシュメモリなどが知られている。これらの半導体記憶素子は、浮遊ゲートに蓄積される電荷の量に応じて閾値が変化し、この閾値の変化により、データを記憶する。





浮遊ゲートの電荷の注入および浮遊ゲートからの電荷の引き出しは、薄く形成されたトンネル絶縁膜を介して行われる。





従来の半導体記憶素子では、初期欠陥、経年劣化等によりトンネル絶縁膜が劣化し、浮遊ゲートへの電荷の蓄積が困難となることがある。





この問題を解決するため、特許文献1は、2つの浮遊ゲートを備える不揮発性半導体素子を開示する。

この不揮発性半導体素子は、一方の浮遊ゲートの蓄積電荷が失われても、他方の浮遊ゲートの蓄積電荷により、記憶データを保持できる。





【特許文献1】

許第3264365号公報

産業上の利用分野



この発明は、フラッシュメモリ、EEPROM等の電気的に書き込み・消去可能な不揮発性半導体記憶素子とその製造方法に関する。

特許請求の範囲 【請求項1】
チャネル領域を介して配置されたソース領域とドレイン領域と、
少なくとも前記チャネル領域を覆って形成された第1のゲート絶縁膜と、
前記第1のゲート絶縁膜上に、前記チャネル領域に対向し、互いに絶縁されており、前記ソース領域及び前記ドレイン領域上を避けてチャネル長方向に直列に並んで形成された複数の浮遊ゲート電極と、
前記複数の浮遊ゲート電極上に形成され、前記第1のゲート絶縁膜と共に前記複数の浮遊ゲート電極を相互に絶縁すると共に他から絶縁する第2のゲート絶縁膜と、
前記第2のゲート絶縁膜上に、前記チャネル領域に対向して配置されたゲート電極と、
を備え、
前記複数の浮遊ゲート電極は、それぞれ、前記チャネル領域の幅と電気的に等しいかより広く、チャネル幅全体に渡って形成されている、
不揮発性半導体記憶素子。

【請求項2】
前記複数の浮遊ゲート電極は、前記チャネル上で、同一レベルに配置されており、
前記第1のゲート絶縁膜の表面は、平坦に形成されている、
ことを特徴とする請求項1に記載の不揮発性半導体記憶素子。

【請求項3】
前記チャネル領域から前記複数の浮遊ゲート電極への電子の注入および注入した電子の引き抜きを行い、前記複数の浮遊ゲート電極の電子の蓄積状態を揃える記憶制御手段を更に備えることを特徴とする請求項1又は2に記載の不揮発性半導体記憶素子。

【請求項4】
少なくとも3つの前記浮遊ゲート電極が、前記チャネル長方向に並んで形成されている、
請求項1乃至3のいずれか1項に記載の不揮発性半導体記憶素子。

【請求項5】
ソース領域、チャネル領域、及びドレイン領域の上に、第1のゲート絶縁膜を形成する工程と、
前記第1のゲート絶縁膜上に、導体層又は半導体層を形成する工程と、
前記導体層又は半導体層をパターニングすることにより、同一層レベルに配置され、それぞれチャネル領域に対向し且つ前記ソース領域及び前記ドレイン領域上を避けて配置され、チャネル長方向に直列に並び、それぞれ、前記チャネル領域の幅と電気的に等しいかより広く、チャネル幅全体に渡って形成された複数の浮遊ゲート電極を形成する工程と、
前記複数の浮遊ゲート電極をそれぞれを覆う第2のゲート絶縁膜を形成する工程と、
前記第2のゲート絶縁膜上に前記チャネル領域に対向するゲート電極を形成する工程と、
を備えることを特徴とする不揮発性半導体記憶素子の製造方法。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2008306887thum.jpg
出願権利状態 登録


PAGE TOP

close
close
close
close
close
close
close