TOP > 国内特許検索 > ヒステリシス制御装置

ヒステリシス制御装置 コモンズ

国内特許コード P120008299
掲載日 2012年11月21日
出願番号 特願2009-066246
公開番号 特開2010-220435
登録番号 特許第5532640号
出願日 平成21年3月18日(2009.3.18)
公開日 平成22年9月30日(2010.9.30)
登録日 平成26年5月9日(2014.5.9)
発明者
  • 佐藤 輝被
出願人
  • 国立大学法人 大分大学
発明の名称 ヒステリシス制御装置 コモンズ
発明の概要 【課題】ノイズに対して強く、応答性を損なわずに高周波数化に対応することができ、被制御物の小型化および軽量化を可能にするヒステリシス制御装置を提供する。
【解決手段】波形生成手段である抵抗21,24からの電圧信号vを比較手段25の反転入力端子に供給し、しきい値生成手段である抵抗22,23からの電圧信号vを比較手段25の非反転入力端子に供給する。このようなヒステリシス制御装置1において、比較手段25からの出力を微分した信号を、抵抗22,23からの電圧信号vとして比較手段25の非反転入力端子に供給する微分手段22,31を設けている。
【選択図】図1
従来技術、競合技術の概要



従来、スイッチング制御により電源装置の出力電圧を安定化するフィードバック制御装置として、例えば本願出願人が提案した特許文献1には、負荷電流の急激な変動に対する応答速度の高速化に応えるために、ヒステリシス特性を有する比較手段を組み込んだヒステリシス制御装置が開示されている。また別な特許文献2には、電源装置における出力電圧の変化を検出し、この検出電圧をヒステリシス特性を有する比較回路に入力して基準電圧と比較し、当該比較回路からの比較結果に基づき、スイッチング制御回路へのフィードバック信号を生成させるヒステリシス制御装置が提案されている。





ここで、従来のヒステリシス制御装置101の回路例を図8に示す。同図において、11は例えば電源装置(図示せず)の出力電圧を分圧して得た検出電圧vを生成する第1の電源であり、また12は基準電圧としての指令電圧vを生成する第2の電源である。これらの電源11,12の他端は何れも接地される。ヒステリシス制御装置101は、抵抗21,22,23と、キャパシタ(コンデンサ)24と、ヒステリシス特性を有する比較手段25とにより構成され、比較手段25の出力端子と第1の電源11の一端との間に、抵抗21とキャパシタ24の直列回路が接続され、第2の電源12の一端と比較手段25の出力端子との間に、別な抵抗22,23の直列回路が接続されると共に、抵抗21とキャパシタ24の接続点が比較手段25の反転入力端子に接続され、さらに抵抗22,23の接続点が比較手段25の非反転入力端子に接続される。そして、接地ラインを基準として出力端子26にパルス状のPWM信号vPWMが出力される。なお、図8には示していないが、当該PWM信号vPWMは電源装置の駆動手段に供給され、この駆動手段から電源装置のスイッチング素子に対し、出力電圧の変動に応じたパルス導通幅を有する駆動信号が与えられることで、当該出力電圧の安定化が図られるようになっている。





図9は、前記ヒステリシス制御装置101における各部の動作波形を示している。同図において、vPWMは比較手段25の出力端子に発生するPWM信号の電圧であり、vは比較手段25の非反転入力端子における電圧であり、さらにvは比較手段25の反転入力端子における電圧である。





比較手段25は周知のように、その非反転入力端子の電圧v+が反転入力端子の電圧v-を上回ると、出力端子の電圧vPWMがL(低)レベルからH(高)レベルに切換わり、非反転入力端子の電圧vが反転入力端子の電圧v-を下回ると、出力端子の電圧vPWMがHレベルからLレベルに切換わる。ここでは特に、抵抗22,23の直列回路が第2の電源12と比較手段25の出力端子との間に接続している関係で、比較手段25の出力端子の電圧vPWMがHレベルの場合に、抵抗22,23の接続点ひいては比較手段25の非反転入力端子における電圧vは一定の第1しきい値となり、比較手段25の出力端子の電圧vPWMがLレベルの場合に、比較手段25の非反転入力端子における電圧vが前記第1しきい値よりも低い一定の第2しきい値となる。





一方、比較手段25の反転入力端子における電圧vは、比較手段25の出力端子の電圧vPWMがHレベルの場合に、抵抗21を通してキャパシタ24が充電され、時間tの経過と共に上昇する。この電圧vが比較手段25の非反転入力端子における第1しきい値の電圧vに達すると、比較手段25の出力端子の電圧vPWMがHレベルからLレベルに転じる。比較手段25の出力端子の電圧vPWMがLレベルになると、キャパシタ24からの電荷は抵抗21を通して放電され、比較手段25の反転入力端子における電圧vは時間tの経過と共に下降する。この電圧vが比較手段25の非反転入力端子における第2しきい値の電圧vに達すると、比較手段25の出力端子の電圧vPWMがLレベルから再びHレベルに転じる。こうした動作を繰り返すことにより、比較手段25の反転入力端子における電圧vは三角波状に変化すると共に、電源装置の出力電圧すなわち検出電圧v1の変動に応じてそのパルス導通幅が増減するPWM信号vPWMが、ヒステリシス制御装置101の出力端子26に生成される。

産業上の利用分野



本発明は、PWM(パルス幅変調)発生器を必要とする電子機器や電源装置などに適用されるヒステリシス制御装置に関する。

特許請求の範囲 【請求項1】
抵抗(21)とキャパシタ(24)の直列回路で構成し、被制御物の検出電圧(v)に応じてその傾きが変化する電圧信号(v)を生成する波形生成手段と、
指令電圧(v)を設定する指令電圧設定手段(12)と、
反転入力端子から入力した波形生成手段(21,24)からの電圧信号(v)、非反転入力端子から入力したしきい値生成手段からの電圧信号(v)比較て、高レベルまたは低レベルの信号を出力する比較手段(25)を備え、
前記しきい値生成手段は、前記比較手段(25)の出力と前記指令電圧設定手段(12)との間に接続して、前記比較手段の出力に応じた異なるレベルの第1しきい値または第2しきい値の電圧信号(v)を生成するヒステリシス制御装置において、
前記被制御物は、スイッチング素子(43,44)のスイッチング動作により負荷(48)に直流出力電圧を供給する電源装置(41)であり、
前記被制御物の検出電圧(v



)は、前記電源装置(41)の出力電圧(v



)を検出したものであり、
前記比較手段(25)からの出力信号を前記スイッチング素子(43,44)の駆動信号として供給する駆動手段(45)を備え、
前記しきい値生成手段は、第1の抵抗(22)と前記第2の抵抗(23)の直列回路で構成され、前記第1の抵抗(22)と前記第2の抵抗(23)との接続点が前記比較手段(25)の非反転入力端子に接続され、
前記比較手段(25)からの出力を微分した信号を、前記しきい値生成手段(22,23)からの電圧信号(v)として前記比較手段(25)の非反転入力端子に供給する微分手段を設け、
前記微分手段は、前記比較手段(25)の出力側に接続したキャパシタ(31)とそのキャパシタ(31)に接続した前記第1の抵抗(22)との直列回路で構成したことを特徴とするヒステリシス制御装置。
国際特許分類(IPC)
Fターム
画像

※ 画像をクリックすると拡大します。

JP2009066246thum.jpg
出願権利状態 登録
ライセンスをご希望の方、特許の内容に興味を持たれた方は、下記「問合せ先」まで直接お問い合わせください。


PAGE TOP

close
close
close
close
close
close
close